JPS60227457A - 集積回路パツケ−ジ - Google Patents

集積回路パツケ−ジ

Info

Publication number
JPS60227457A
JPS60227457A JP60040963A JP4096385A JPS60227457A JP S60227457 A JPS60227457 A JP S60227457A JP 60040963 A JP60040963 A JP 60040963A JP 4096385 A JP4096385 A JP 4096385A JP S60227457 A JPS60227457 A JP S60227457A
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
circuit package
lead
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60040963A
Other languages
English (en)
Inventor
リチヤード・ミユーリング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Augat Inc
Original Assignee
Augat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Augat Inc filed Critical Augat Inc
Publication of JPS60227457A publication Critical patent/JPS60227457A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、集積回路パッケージ、特に、格子状にピン
を配列したチップ会キャリアのモールドパッケージング
に関するものである。
（従来の技術） いわゆるデュアル・イン・ライン・プラスチック・パッ
ケージ（ＤＩＰｓ）は、集積回路を収納するものとして
広く使用されており、これを＠造するには、エツジで支
持したリードフレームを成形金型にインサートしてプラ
スチック成形するものである。　このようなプラスチッ
ク成形体においては、リードフレーム本体は、モールド
され、リードフレームの端部がパッケージがら外方へ突
出している。　このようなパッケージの内部中央には、
集積回路が内装されている。　集積回路■ｃは、ワイヤ
ボンドされて、パッケージの中央キャビティに伸びてい
るトレースの端部においてパッドと接触し、パッケージ
は、カバーにより密封されている。ついで、リード部分
は、パッケージの面に対し、直角に曲げられ、このよう
に曲げられた部分がパッケージに対し、直角に形成され
たビンを構成する。　このような成形技術では、ビンを
プラスチック・パッケージの端縁にそって配列させるこ
とはできるが、リードフレームは、フレームのエツジ部
分で櫛状に支持されているため、内部に向は配列させる
ようにモールド成形することは不可能である。
大容量集積回路（べり・ラージ・スケールｔＣ）（ＶＳ
ＬＩＣｓ）にとり、重要なことは、リードの数を増加さ
せることであり、このためには、パッケージに対し直角
に伸びるビンを複数列の配列で配置し、例えば、複数列
または同心円ある゛いは同心状のリングの１１２で配置
することが望ましい。　しかしながら、これまでの打ち
抜きリードフレームは、エツジ部分において支持されて
いる関係上、ピンの増設には不向きのものである。
従来、グリッド状のビン配列のチップキャリヤを製造す
るには、セラミックパッケージが用いられており、セラ
ミックベースの上にタングステンリードまたはトレース
配列され、これらの外部側端部に設番プたポンディング
パッドに直角に曲げられた銅合金リードが接合され、こ
れらリードによりピンを形成する構造になっている。　
そして、前記したセラミックベースに、トレースをパタ
ーン化した層をもつしラミック層を重ね、前記セラミッ
クベースのリード配列の内側に、もう一つのリード配列
を二重に形成するもので、前記トレース端部には、ポン
ディングパッドが形成されている。　これらの端部は、
前記セラミックベースのリードのリング状になっている
ポンディングパッドの外側に位置する１、　ピンを構成
する直角に曲げられたリードは、前記したポンディング
パッドを介してハンダ付けされて所定のピン配列となる
ものであるが、これらのピンは、単純な曲げ加工により
成形されていないばかりか、セラミックパッケージのト
レースパターンが複層であり、チップのワイヤボンディ
ングのためのポンディングパッドがパッケージ内におい
て、上下方向のレベル位置を異にする点から望ましくな
い欠点がある。
さらにワイヤボンディングのためのハンダ付【ノは、予
知できなパス抵抗を有し、これまた望ましくないものと
なる。
さらにまた、前記セラミックパッケージの代りにグラス
エポキシ・パッケージも用いられているが、この構造に
おいては、ヒラミック層の代りにプリント回路ボードを
使用するものであり、リードが該ボードにハンダ付１ノ
されてピンを形成するようになっている。　このグラス
エポキシ・パッケージにおいては、プリント回路ボード
にプリントされたトレースは、銅を素材とする比較的薄
い２または３オンスのもので、グラスエポキシ・ボード
にラミネートされた銅の層をエツチング処理によって形
成したものである。　したがって、前記トレースにおけ
るパス抵抗は、比較的高くなる欠点がある。　さらに、
グラスエポキシ・パッケージまたはセラミック・パッケ
ージの場合、リードフレームは、−切用いられていない
。
このような現状において、要望されているものは、リー
ドのピンが三列になって配列されているようなコンベン
ショナルなデュアル・イン・ライン・パッケージではな
く、ピンの配列が十重二十重のように、例えば、四重配
列の同心リングの態様で設けられているピン配列をもつ
パッケージが望まれている。
セラミック・パッケージの基本的欠点は、きわめて高価
であり、パッケージを大型化すればするほど、製造する
ことが困難となることである。また、セラミック・パッ
ケージにおいて、ピンを増設すればするほど、タングス
デンリードが細くなり、その結果パス抵抗の増大を余儀
なくされ、集積回路が機能しなくなる欠点がある。
また、セラミックは、誘電係数が高く、これにより二つ
の欠点を有する。　その一つは、セラミックを用いる場
合には、Ｍ’Ｓ係数が高いため、誘電係数の低い素材と
の間におけるディレィの相違が回路エレメントにおける
ディレィの主たるものとなり、したがって、中間接続の
パス長さをミニマムなものとすることが重要なる。　プ
ロバレージョン・ディレィがＩｎｓ以下であるエミッタ
結合ロジック（ＦＣＬ）回路は、使用可能になっている
が、中間接続部分（インターコネクション）のすべてが
アルミナセラミックに配設されていると、１５．２４ｃ
ｍ（６インチ）のストリップライン状の中間接続部分の
ディレィは、１．６ｎｓという禁止値になる。　これが
エポキシグラス・プリント回路の場合であると、同じ状
態でのディレィは、１．Ｉｎｓとなり、セラミックの場
合、回路ディレィは約１．５倍となってしまう。
つぎに、現行の射出成形による旧［モールドパッケージ
の製造面における問題点を検討してみると、射出成形工
程に先立ちリードフレームが金型内にインサートされる
が、インサートされるリードフレームは、それぞれ反対
側から支持されており、成形後にリードがパッケージに
対し、直角に曲げられる。　しかしながら、ピンの配列
を少なくとも王朝または二重リング配列とするような場
合には、これらピンを形成するリードフレームそれぞれ
をフラットな状態、すなわち単一面となるようにインサ
ートすることができず、ピン部分が互いに重なり合って
しまう。
従来技術においては、すでにパッケージ化された集積回
路をインターコネクトするための技術が種々開発されて
いる。　例えば、すでにパッケージ化された集積回路の
接続に用いる中間コネクタを備えたパック゛−ジなどが
それであるが、このような技術は、きわめて実施化に難
があり、コスト高となるものであるが、すでにパッケー
ジ化されたダイを特殊なピン配列に適用するようになっ
ている。　この技術の一例は、米国特許第３７８９３４
１号に開示されており、これによれば、プラスチックフ
レームによりリードがカプセル化されている。
この技術で注目すべき点は、チップが付設され、ワイヤ
ボンドされているキレリアにリードがボンドされている
ことである。　また、集積回路は、基板にすでにボンド
されていて、中間接続手段は、後処理により設置ノられ
る点である。　この技術によるデバイスは、デュアル・
イン・ラインのものであり、パッケージの四方の面すべ
てに、リードが突出してこない。
また、米国特許第３８９２３１２号においては、ずでか にマウントされたデバイスをパッケージする手段として
のＤＩＬ集積回路パッケージ用ワンピース構造プラスデ
ックモールド・キャリアが開示しである。　この特許も
また、ＤＩＬデバイスに関するもので、リードがパッケ
ージの四方の面において垂直に形成されたものではない
。　この特許の主たる目的は、集積回路モジュールをイ
ンサートした口ＩＬパッケージ・キャリアの提供であっ
て、該キャリアは、一体化された前記モジュールの機能
を損なうような圧力またはストレスをリードに与えない
ようになっている。　この手段としては、前記モジュー
ルとパッケージとの接続を切断自在とする手段、すなわ
ち、基板にソケット方式で装着されるチップ・キＣリア
が中間接続手段として用いられている。
前記した二つの特許のものは、いずれもリードが装着面
に対し、直角に曲げられているが、この曲げ処理は、装
着の後に行なわれている。
さらに、米国特許第４１９５１９３号には、プラスチッ
ク・チップ・キャリアに関するパッケージが開示されて
いる。　この特許においても、ピンの曲げ加工は、モー
ルディングの後に行なわれている。
この構造においては、リードは、すべてパッケージの周
側面に位置し、これによりピンが一列になって周側面に
設けられている。　このようにリードは、周側面仝而に
位置しているが、ピンの配列は、−・列である。　この
特許のパッケージは、面装着タイプであって、リードは
、パッケージから直角に突き出ているものではなく、周
側面をカールしていて、ボードの面に直かに取付りられ
るようになっている。　したがって、このＪ、うな構造
のものは、プリント回路基板のメッキされた孔やＩＣソ
ケットに挿入するピンを設置することができない。　こ
のようなリードなし面のパッケージは、パッケージの周
側面にポンディングパッドを設置ノなければならず、ピ
ンの数が増えるにつれ、増加するリード数に合わせるた
めに、周側面を拡大しなければならない。　この構成は
、ピンを基板の孔にハンダ付けするパッケージと対照的
である。
しかしながら、ピン配列パッケージとの主な相違は、ピ
ン配列パッケージにおいては、パッケージの周縁から内
側に向けてピン配列を動かすことによりピン配列の数を
増加することができ、これによって、より狭い面の中に
インプット・アウトプッ１−（１０）端子またはリード
を設置することができることである。　面装着デバイス
の他の問題は、該デバイスと基板との熱膨張係数の相違
であって、コンタクト・パッドを基板のパッドに直接ハ
ンダ付けすると、これらの接合部分にス］・レスが集中
することになる。
リードフレームとプラスチック・カプセル化についての
米国特許は、第３３９１３８２．３６５２９７４．３６
７８３８５．３９３０１１５．３９６３３１５．４０２
６４１２．４１４４６４８．４２５２８６４．４３２９
６４２．４３５８１７３．４３８７３８８号などがある
。　これらの特許には、すべてリードフレームの支持は
、エツジ部分において行なわれており、この発明のよう
な中央支持構成は、開示されていない。
（発明の要約） この発明は、前記した従来の技術と異なり、リードフレ
ームによりピン部分を構成するための処理を成形加工前
の前処理として行なうものである。
この発明によれば、リードフレームのづべては、インサ
ートされた金型内において、中央部分で支持されるもの
であり、この点従来の技術と対照的である。　そして、
このようなインサート方式により、ワンショット射出に
よって、モールディングが可能となる。　以下に述べる
実施例においては、二組のリードフレームが、それぞれ
の中央部分に位置するセントラル・キャリアを介して重
ねられ、一体化されている。　各リードは、セントラル
・キ１！リア（トロコイド状）から放射状または櫛歯状
に突出し、一方のリードフレームの各リードは、他方の
リードフレームの各リードとセンζクル・キャリアの厚
み分だ１ノ、高く位置するよう・にオフセットされてお
り、前記のように二組のものを重ねたとき、上下位置の
関係となるリードフレームのそれぞ一社のリード各々が
、面一、寸なわち、単一面を構成するようになっている
。このようなリードフレームのベアは、それぞれ別々に
スタンピング加工により、適当な金属シートブランクか
ら成形されるもので、この成形の時点では、それぞれの
リードフレームは、フラットな状態にあり、このような
フラットなものの端部を直角に立ち上げてピンを形成し
、中央に設けられたセントラル・キャリアの部分が重な
るように合体し、該キャリア部分を接合すると、互いの
リードが単一面で櫛歯状に入り込んだ構造のリードフレ
ーム・ペア一体化構造のものが得られる。　ついで、こ
れを射出成形金型にインサートするが、インサートに当
たっては、前記セントラル・キャリア部分を下型の型面
の中央に設番ノだ凸部に載置し、このセントラル・キャ
リアに形成されている窓部には、樹脂が注入されないよ
うにするとともに、前記直角に立ち上がっているピン部
分を成形上型の孔に挿通するようにして、型を閉じるも
のであって、前記孔の入口部分は、ピラミッド状に凹ま
されており、これらんじよ部分にピラミッド状の凸部が
成形されるようになっている。　このようにして、リー
ドフレーム（二組）を金型にインサー１へして射出成形
を行なうと、ワンショット成形により、リードフレーム
（二組）をモールドし、ピンが一方の面から突出したパ
ッケージが成形される。　そして、このような成形体の
窓部の一方の面にダイを装るしたヒートシンクを取付け
、他方の面をカバーにより被覆すると、ＩＣモールドパ
ッケージが製造される。　なお、グイとリードのワイヤ
ボンディングは、カバーの取付番ノ前に行なわれ、また
、モールドされるリードフレームの組数は、二組、三組
または、それ以上の組である。カバーの被着においては
、カバーがプラスチックであると、完全密封は、理論的
には、不可能であるが、エポキシ系接着剤や超音波ウェ
ルディングなどの手段で、プラスチック・パッケージ・
ハウジングに接着、溶着させることによりバーマチック
なシールが可能である。なお、セントラル・キャリ“ア
は、金型から取り出し後に切除されるものである。
（実施例） 第１図に示す一実施例においては、ワンショットのプラ
スチック成形加工により成形された格子状配列のピンパ
ッケージ１０が図示されている。
このピンパッケージにおいては、外側のリング状配列の
ピン１２が内側のリング状配列のピン１４をを囲み、こ
れらピンの各々は、一体構造のピラミッド状に傾斜した
支−持部１６から突出している。　また、前記パッケー
ジには、カバー１８とリム２０が設けてあり、該リムに
は、突起２２が一体に形成されている。
第２図は、第１図のパッケージを逆転して示したもので
、パッケージの上部には、ヒートシンクが一体に嵌め込
まれた状態で設けである。
第１図に示すピンパッケージを成形する一例としては、
第３図に示すようなリードフレーム構造体３０が部材と
して用いられる。　このリードフレーム構造体は、図示
のように、中央にトロイダル形状のリードフレーム・キ
ャリア３２．３４を備え、これらキャリアは、互いに重
ね合わされている。
これらのリードフレーム・キャリアそれぞれからリード
３６．３８が突出し、それぞれのリードは、互い違いに
櫛の歯状に入りこんでいる。　図示から明らかなように
、前記キャリア３４からのリードは、断面鍵形に折曲さ
れており、リニド３６の面とり一ド３８の面どが面一に
なるようになっている。　リード３６．３８の端部４０
．４２は、ともに直角に曲成され、ピンを構成している
。　これらリードの加工は、以下に述べる成形■稈の前
加工として行なわれる。
第４図は、前記したリードフレーム構造体の分解図であ
り、リードフレーム構造体を構成する一方のり一ド３８
とキャリア３２は、ｎいの面がＡノセッ１〜しておらず
、他方のリード３６と１ヤリア３４は、互いの面が曲成
部４４を境としてオフレットしている。
第５図は、両者が合体した状態を示すもので、キャリア
３２がキャリア３４の上に重ね合わされると、前記曲成
部４４によりリード３６の面とり一ド３８の面が面一と
なる。
第６図は、上側となるリードフレームがブランクから打
ち抜かれ、周縁キャリア５０により保形されている状態
を示し、第７図は、下側となるリードフレームがブラン
クから打ち抜かれ、周縁キャリア５２により保形されて
いる状態を示す。
第８図に示すＪ：うに、下側となるリードフレームの周
縁キャリア５２は、点線５６の折曲線５６にそって曲成
され、断面鍵形に曲成される。
下側となるリードフレームの周縁キャリアも第９図に示
されるように、切断される。　リードフレーム３６の端
部４０とリードフレーム３８の端部４２とは、ともに直
角に曲成されるが、前者は、一点鎖線５８にそって上向
きに曲成され、少者は、一点鎖線６０にそって上向きに
曲成されて第３図に示すような重合組み付けの構成とさ
れるものである。
第１０図に示すように、第３図のスタッキングされたリ
ードフレーム構造体３０は、成形金型にインサートされ
るもので、これを具体的に説明すると、該構造体３０は
、成形金型の一方（底部側）の型６４の型面に形成され
た台部６２に載置され、位置決めピンにより位置決めさ
れると、一方のリードの端部４２が面取りされたスロッ
ト６６に挿入可能の位置となり、他方のリードの端部４
０も面取りされ１＝スロツト６８に挿入可能の位置とな
る。　これらスロワ１−６６．６８は、成形金型の他方
の型７０（上側の型）に形成されているもので、該スロ
ットの面取りは、円錐形またはピラミッド状に仕上げら
れている。
前記スロット６６．６８それぞれは、型１０に形成され
た孔７２．７４と連通し、型開めの際、前記端部４２．
４０がこれらの孔にぴったり嵌合する。　前記したスロ
ットは、上型、下型のいずれにも形成しておくことがで
き、前記端部を下向きにして成形することもできる。
第１１図は、第１０図に示した成形金型により、−回（
ワンショッ］・）の射出成形で成形された一体構造のパ
ッケージハウジングの構造を説明したもので、このパッ
ケージハウジングは、中央に窓部８０を有し、リード３
６．３８の端部８２．８４がリップ部８６に露出してい
る。　このリップ部の端面は、窓部８０にマウントされ
るダイの接触パッドとなる。
射出成形により、窓部８０の片側の面に四部８８が形　
成され、この凹部にカバーまたはキャップ１８が嵌合す
る。　該キャップ１８の外周縁９０には、リップが設け
てあり、これがパッケージハウジング１０の段部９２に
係止される。　ヒートシンク２４が前記ハウジング１０
の凹部９４に嵌合し、前記窓部８０の反対面に位置する
もので、前記キャリア３ｏは、窓部８゜の周側縁９８に
そって切除されること、図示のとおりである。
ヒートシンク２４は、熱伝導性が高い素材、例えば、銅
またはアルミニュウムにより形成されていて、プラスチ
ックを再溶融させる超音波接合または接着剤使用の接着
により凹部９４に接合される。
また、カバー１８は、前記パッケージハウジングと同じ
ようにプラスチックスを素材とし、超音波ウェルディン
グにより段部９２に接合され、この接合部は、プラスチ
ックスの再溶融によりハーメチック的に密封される。
ついで、第１２図に示すように、ダイ　１００がワイヤ
１０２を介してリードの端部８２．８４とワイヤボンデ
ィングされる。　図から明らかなように、ダイ１００は
、ヒートシンク２４の上に載置され、カッ＼−１８がパ
ッケージハウジング１０に施蓋、密封されて、パッケー
ジが得られる。
第１３図は、第１２図のワイヤボンディングの状態を上
方から俯隊した図であり、カバー１８は、部分的に切除
されている。　この図から明らｌ）Ｘなように、リード
フレームは、方形陣の形で外側に配列された列１２と、
方形陣の形で内側に配列されたダ１１４とからなり、こ
れらは、単一面に配置されて０ること、前記のとおりで
ある。
前記実施例においては、パッケージ内におけるリードフ
レームは、単一面上で同心状に配置１された二本のリン
グを構成するピンを備えているものであるが、ピンによ
る同心状配列のリングの数を増設することも可能であり
、これは、リードフレームを多段に組み込み、さらに、
射出成形工程を段階的に行なうことにより実施できる。
　これには、まず、第１２図のアッセンブリからダイ、
ワイヤボンディング、シーリングを除いたアッセンブリ
から出発するもので、このアッセンブリ番よ、第１４図
に示されている。
第１４図のアッセンブリ　１０４は、第１２図のものと
基本的には、同じものであるが、第１２図のものに設け
れているヒートシンク嵌合用凹部が設置られていない。
　このようなアッセンブリを成形することは、金型内の
インサートを変更するだけでよく、ヒートシンク嵌合用
凹部を設けない理由【よ、すでに配置したリードフレー
ム（二組）に近接して、さらに、つぎのり一ドフレーム
を配置できるようにするためである。　第１４図のアッ
センブリにおいては、単一面Ｖに配置のリードフレーム
１０６．１０８から立ち上がったピンが同心状に配列１
１０されており、これら配列のピン各々は、前記したよ
うにプラスチック成形体に植設された状態になっている
。
第１５図は、列１２０を構成するピン１１４を備えたリ
ードフレーム１１２を示すもので、これらのリードフレ
ームのピンは、第１２図に示したリードフレームのピン
を囲むように配置され、別工程の成形により、前記アッ
センブリと一体に成形される。
また、前記したリードフレームを第２のリードフレーム
の中央寄りに配置し、それぞれのピンを同心状に配列さ
せ、全体の寸法をあまり変えずに成形することもでき、
いずれにおいてもピンの植設密度を増加゛することがで
きる。　第１５図に示す第２のリードフレーム（第１４
図のアッセンブリのリードフレームの下側に配置される
もの）は、それぞれのリードフレームを中央において保
持する作用をなすリング状のセン１〜ラルキヤリア１１
６を備えている（第１６図）。　このような第２のリー
ドフレームは、第１４図に示した成形渋みのアッセンブ
リ　１０４の下側に配置されて成形金型内にインサート
され、射出成形工程の完了によって、プラスチックス成
形体１２２に包囲され、アッセンブリ　１０４と緊密に
一体化される。　ピン１１４は、前記した単一レベルの
リードフレームをパックしたパツケジと同様に、ピラミ
ッド状の突起部１２４（プラスチックス成形体１２２の
一部）から突出している。　これらピンの配列１？０は
、すでに形成されたピンの配列１１０の外側に位置する
。
第１７図のものは、第１６図のアッセンブリにヒートシ
ンク１３０が設けられ、それにダイ　１３４が載置され
、ワイヤ１３６．１３８を介してリードフレームの端部
１４０．１４２にワイヤボンディングされている。　図
からも明らかむように、第１７図のものは、内側のリン
グ状のピンをさらにリング状のピンで外側から囲むよう
にして、ピンの植設密度が増えるように構成されている
。　さらに、第１７図のものにおいては、ヒートシンク
に載置されたダイの接触パッドと、配置レベルが異なる
リードフレームとがワイヤボンドされている。
成形に使用されるプラスチックス累月は、誘電係数が低
いもので、例えば、エンプラとして知られているボリフ
エネレン・サルファイド樹脂（Ｐｏ１ｙｐｈｅｎｅｌｅ
ｎｅ　５ｕｌｆｉｄｅ）テあつ−Ｃ１誘電係数がセラミ
ックの６．５〜１０．０よりも低い４．０のものが用い
られる。　ここで、リードフレームの一例を説明すると
、リードフレームは、厚さが約０．０１５ｃｍ（０，０
０６インチ）の銅により成形されており、パス抵抗が低
いのみならず、各ピンを支持するピラミッド状支持体に
よりインターリード抵抗が高くなるもので、ピラミッド
状支持体ｔよ、互いに露出されたピン同志の電気パス長
さを増加させる。
また、リードフレームをカプセル状に包囲するプラスチ
ックス成形体素材の低導電係数によりクロストークをほ
ぼなくすことができる。　ピンのグリッド構成には、何
列ものリング状のピン配列が可能であり、この発明にお
いては、配 列されるピンリングの数は、任意である。　さらに、こ
の発明において重要な点は、各々のリードフレームがベ
ントされたピンをもつリードフレームが、中央のキャリ
ア（後加工により切除）を介して一体に集合し、このよ
うな集合体の構成によりワンシ１ットの射出成形によっ
てリードフレーム・パッケージが成形される点である。
　また、前記集合体の構成によって、射出成形工程の前
処理として、ピン部分の曲成加工が行なわれる。
この発明方法によれば、ピンをグリッド状に配置するた
めのハンダ付け、接合、ブレージング加工を不要どし、
きわめて能率的かつ経済的である。
前記した実施例番よ、この発明の一例であり、この発明
を限定するものではなく、特許請求の範囲に記載された
技術的範囲を逸脱しに【い変形などは、すべて、この発
明に包含されるものである。
（発明の効果） この発明によれば、リードフレームのモールドにより、
リードフレームとして比較的厚さの厚い銅合金リード素
材が使用可能であり、これによって、薄いプリント・パ
ターンのリードを用いるセラミックやガラス・パッケー
ジに比較し、パス抵抗が激減し、また、ピンの根元がピ
ラミッド状の突起部に埋設されるので、リード間の抵抗
が増え、クロストークの弊害も激減１−る。　さらに、
パッケージ素材としてのプラスチック又は、誘電係数が
、低く、プロパゲーション・ディレィを１ナノセコンド
（１０億分の一セコンド）（Ｉｎｓ）以下にすることが
でき、同時にクロストークを除くことができ、従来のセ
ラミック・パッケージからは期待できない作用、効果を
奏するものである。
【図面の簡単な説明】
第１図は、ピンがグリッド状に配置の、キャップまたは
カバーが被着されたチップ・キレリア・パッケージを底
面方向から見た斜視図、第２図は、ヒートシンクが・シ
ールされた第１図のパッケージを上方から見た斜視図、 第３図【よ、それぞれのリードフレームの端部が曲成さ
れてピンが形成されているリードフレーム二組を中央の
キャリア部分において重ね、一体化したものを示す斜視
図、 第４図は、互いに重ね合わされて一体化される前記リー
ドフレーム二組の部分を示す分解斜視図、第５図は、第
４図において分解して示したリードフレーム二組の部分
を中央のキャリヤ部分を介しでスタッキングした状態を
示す斜視図、第６図は、第３図のリードフレームの内、
上側にスタッキングされるリードフレームを形成する工
程にお１プるブランクシートからの打ち抜き態様を示１
平面図、 第７図は、第３図のリードフレームの内、下側にスタッ
キングされるリードフレームを形成づる工程におけるブ
ランクシートからの打ち抜き態様を示す平面図、 第８図は、第７図のリードフレームの外側のキャリアを
切除した状態の平面図、 第９図は、第６図のリードフレームの外側のキャリアを
切除した状態の平面図、 第１０図は、スタッキングした状態の二組のリードフレ
ームを成形金型内にインサートし、パッケージモールド
を行なう射出成形工程に備えるための状態を示す断面図
、 第１１図は、モールドされたパックージハウジングにキ
ャップ（カバー）とヒートシンクを付設したパッケージ
の一部断面分解斜視図、 第１２図は、第１１図のパッケージの断面図、第１３図
は、第１２図のパッケージの一部切断底面図、 第１４図は、別個のリードフレームと一体化されるため
のリードフレームをモールドしたパッケ−ジハウジング
の断面図、 第１５図は、第１４図のパッケージハウジングに一体化
するリードフレームの断面図、 第１６図は、リードフレームを多段に配置、一体化し、
ヒートシンクとダイとを設置する前の状態のパッケージ
ハウジングの断面図、 第１７図は、第１６図のパッケージハウジングにおいて
、複数のリードフレームが多段に配置され、多段状態で
ワイヤボンディングが行なわれたパッケージの断面図で
ある。 １０・・・・・・ピンパッケージ　１２．１４・・・・
・・ピン１６・・・・・・支持部　１８・・・・・・カ
バー　２０・・・・・・リム２２・・・・・・突起　３
０・・・・・・リードフレーム構造体３２．３４・・・
・・・リードフレーム・キャリア３６．３８・・・・・
・リード　４０．４２・・・・・・リードの端部４４・
・・・・・曲成部 ５０・・・・・・周縁キャリア　５６・・・・・・折曲
線６４・・・・・・成形金型の一方（底部側）の型６２
・・・・・・台部　６６．６８・・・・・・スロット７
０・・・・・・成形金型の使方の型（上側の型）７２．
７４・・・・・・孔　８０・・・・・・リードの窓部８
２．８４・・・・・・リードの端部　８６・・・リード
リップ部８８・・・・・・凹部　９０・・・・・・キャ
ップの外周縁９２・・・・・・パッケージハウジングの
段部２４・・・・・・ヒートシンク　９４・・・・・・
ハウジングの凹部１００・・・・・・ダイ　１０２・・
・・・・ワイヤ１０４・・・・・・アッセンブリ １０６．１０８．１１２・・・・・・リードフレーム１
１０・・・・・・配列　１１４・旧・・ピン　１２０・
・・・・・列１２２・・・・・・プラスチックス成形体
１２４・・・・・・ピラミッド状の突起部１３０・・・
・・・ピー１〜シンク　１３４・・・・・・ダイ１３６
．１３８・・・・・・ワイＡ７ １よＩＪＸ］　名 ｎりＩ Ｆｉｇ、２

Claims (17)

    【特許請求の範囲】
  1. （１）底面に対し垂直に突出した複数本のピンが同心状
    の複数の列を構成していることを特徴とづるプラスチッ
    クモールドによる集積回路パッケージ。
  2. （２）ワンショットの射出成形により成形される特許請
    求の範囲第１項記載の集積回路パッケージ。
  3. （３）中央部分で支持されたリードフレーム群を成形金
    型にインサートして得られた特許請求の範囲第２項記載
    の集積回路パッケージ。
  4. （４）トロイド状のキャリアで支持されたリードフレー
    ム群を成形金型にインサートし、成形後に前記キャリア
    が除去される特許請求の範囲第３項記載の集積回路パッ
    ケージ。
  5. （５）トロイド状の主１１リアで重ね合わされて支持さ
    れたリードフレーム群を成形金型にインサートし、成形
    後に前記キャリアが除去される特許請求の範囲第４項記
    載の集積回路パッケージ。
  6. （６）一方のリードフレーム群のリード部分が他方のリ
    ードフレーム群のリード部分よりもＦ下方向において高
    さが異なるように形成されている特許請求の範囲第５項
    記載の集積回路パッケージ。
  7. （７）少なくとも二つのリードフレーム群が櫛歯状に重
    なり合っている特許請求の範囲第３項記載の集積回路パ
    ッケージ。
  8. （８）突出したピンの基部がプラスチック成形体のテー
    パー状突起部に埋設されている特許請求の範囲第１項記
    載の集積回路パッケージ。
  9. （９）中央に窓部を有し、この窓部に一方の面にダイを
    載置したヒートシンクが嵌着され、他方の面にカバーが
    被着され、前記ダイは、埋設したリードフレーム群と電
    気的に接続する接点パッドを有する特許請求の範囲第１
    項記載の集積回路パッケージ。
  10. （１０）前記カバーは、プラスチックであり、前記パッ
    ケージに超音波溶着されている特許請求の範間第９項記
    載の集積回路パッケージ。
  11. （１１）リードフレーム群の各リードフレームのビンが
    挿入される孔を有する一対の分割金型内に、中央部分が
    キ１Ｊリアで支持されているリードフレーム群を少なく
    とも一対、該キャリアを重ね合わせてインサートし、前
    記キャリアを含む中央部分と、前記孔に挿入されたビン
    部分を除く前記リードフレーム群全体を射出成形により
    プラスチックモールドし、露出した中央のキャリアを切
    除した後、この中央部分に残された窓部の片面に支持体
    を取付け、該支持体に接触パッドをもつ電子部材を載置
    し、この電子部材と前記モールドされたリードフレーム
    それぞれとを電気的に接続し、前記電子部材を覆うカバ
    ーを前記窓部の他の面に設置することを特徴とする集積
    回路パッケージの’Ｉｆ造方法。
  12. （１２）前記ピンを受ける孔にテーパーが付されている
    特許請求の範囲第１１項記載の方法。
  13. （１３）前記リードフレーム群の各リードフレームの端
    部が同心状に配置のピンを構成している特許請求の範囲
    第１１項記載の方法。
  14. （１４）前記支持体は、高い熱伝導性を有し、ヒートシ
    ンクを構成する特許請求の範囲第１１項記載の方法。
  15. （１５）前記カバーの素材どモールド素材がプラスチッ
    クスである特許請求の範囲第１１項記載の方法。
  16. （１６）前記カバーは、前記プラスチックモールド成形
    体にプラスチック再溶融により一体化されている特許請
    求の範囲第１１項記載の方法。
  17. （１７）前記中央のキャリアは、窓部を備え、この窓部
    に嵌まる凸部が前記成形金型の一方の分割金型の型面に
    形成されている特許請求の範囲第１１項記載の方法。
JP60040963A 1984-03-01 1985-03-01 集積回路パツケ−ジ Pending JPS60227457A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/585,010 US4677526A (en) 1984-03-01 1984-03-01 Plastic pin grid array chip carrier
US585010 1984-03-01

Publications (1)

Publication Number Publication Date
JPS60227457A true JPS60227457A (ja) 1985-11-12

Family

ID=24339700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60040963A Pending JPS60227457A (ja) 1984-03-01 1985-03-01 集積回路パツケ−ジ

Country Status (4)

Country Link
US (1) US4677526A (ja)
EP (1) EP0155044A3 (ja)
JP (1) JPS60227457A (ja)
CA (1) CA1229933A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189742A (ja) * 1986-02-14 1987-08-19 Matsushita Electric Works Ltd ピングリツドアレイ
JPS62189743A (ja) * 1986-02-14 1987-08-19 Matsushita Electric Works Ltd 配線回路体
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure
JP2019140334A (ja) * 2018-02-14 2019-08-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4965227A (en) * 1987-05-21 1990-10-23 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4816426A (en) * 1987-02-19 1989-03-28 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
WO1988006395A1 (en) * 1987-02-19 1988-08-25 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
GB2209867B (en) * 1987-09-16 1990-12-19 Advanced Semiconductor Package Method of forming an integrated circuit chip carrier
US5152057A (en) * 1987-11-17 1992-10-06 Mold-Pac Corporation Molded integrated circuit package
US5168432A (en) * 1987-11-17 1992-12-01 Advanced Interconnections Corporation Adapter for connection of an integrated circuit package to a circuit board
US5438481A (en) * 1987-11-17 1995-08-01 Advanced Interconnections Corporation Molded-in lead frames
US5184285A (en) * 1987-11-17 1993-02-02 Advanced Interconnections Corporation Socket constructed with molded-in lead frame providing means for installing additional component such as a chip capacitor
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
US5046971A (en) * 1988-12-14 1991-09-10 Olin Corporation Terminal pins for flexible circuits
FR2647958A1 (en) * 1989-05-30 1990-12-07 Thomson Composants Militaires Plastic housing for integrated circuit with staggered grids on two levels and method of manufacture
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
KR100192871B1 (ko) * 1989-09-28 1999-06-15 기타지마 요시도시 리드프레임 및 그 제조방법
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US4943846A (en) * 1989-11-09 1990-07-24 Amp Incorporated Pin grid array having seperate posts and socket contacts
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
AU6966391A (en) * 1989-11-22 1991-06-13 Tactical Fabs, Inc. High density multichip package
US5008734A (en) * 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
US5159750A (en) * 1989-12-20 1992-11-03 National Semiconductor Corporation Method of connecting an IC component with another electrical component
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
IT220657Z2 (it) * 1990-10-30 1993-10-08 Marelli Autronica Dispositivo elettronico comprendente un circuito integrato montato su una basetta isolante.
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
US5586388A (en) * 1991-05-31 1996-12-24 Nippondenso Co., Ltd. Method for producing multi-board electronic device
JP2705368B2 (ja) * 1991-05-31 1998-01-28 株式会社デンソー 電子装置
JP2765278B2 (ja) * 1991-05-31 1998-06-11 株式会社デンソー 電子装置の製造方法
US5646827A (en) * 1991-05-31 1997-07-08 Nippondenso Co., Ltd. Electronic device having a plurality of circuit boards arranged therein
DE69227066T2 (de) * 1991-05-31 1999-06-10 Denso Corp., Kariya, Aichi Elektronische Vorrichtung
US5403784A (en) * 1991-09-03 1995-04-04 Microelectronics And Computer Technology Corporation Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
US5824950A (en) * 1994-03-11 1998-10-20 The Panda Project Low profile semiconductor die carrier
US6339191B1 (en) 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
KR970010676B1 (ko) * 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5597643A (en) * 1995-03-13 1997-01-28 Hestia Technologies, Inc. Multi-tier laminate substrate with internal heat spreader
KR0156622B1 (ko) * 1995-04-27 1998-10-15 문정환 반도체 패키지,리드프레임 및 제조방법
US5790378A (en) * 1995-09-22 1998-08-04 National Semiconductor Corporation High density integrated circuit package including interposer
US6125039A (en) * 1996-07-31 2000-09-26 Taiyo Yuden Co., Ltd. Hybrid module
US5952716A (en) * 1997-04-16 1999-09-14 International Business Machines Corporation Pin attach structure for an electronic package
US6544820B2 (en) 1997-06-19 2003-04-08 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US5879965A (en) 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6016256A (en) * 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
US6078102A (en) * 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
US6141869A (en) 1998-10-26 2000-11-07 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
US6307258B1 (en) 1998-12-22 2001-10-23 Silicon Bandwidth, Inc. Open-cavity semiconductor die package
DE19959345C1 (de) * 1999-12-09 2001-04-05 Micronas Gmbh Verfahren zum Einkapseln eines Sensors
US6751860B2 (en) 2000-02-22 2004-06-22 The Furukawa Electric Co., Ltd. Method of making of electronic parts mounting board
DE10038120A1 (de) * 2000-08-04 2001-10-18 Infineon Technologies Ag Systemträger zum Verpacken von Halbleiterchips zu elektronischen Bauteilen und Verfahren zur Herstellung von Systemträgern und elektronischen Bauteilen
US6657870B1 (en) * 2001-10-01 2003-12-02 Lsi Logic Corporation Die power distribution system
US8395253B2 (en) * 2004-01-28 2013-03-12 International Rectifier Corporation Hermetic surface mounted power package
US20060151869A1 (en) * 2005-01-10 2006-07-13 Franz Gisin Printed circuit boards and the like with improved signal integrity for differential signal pairs
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP5763887B2 (ja) * 2010-02-24 2015-08-12 千住金属工業株式会社 銅カラム及びその製造方法
US20120113671A1 (en) * 2010-08-11 2012-05-10 Sridhar Sadasivan Quantum dot based lighting
US9936579B2 (en) * 2013-02-01 2018-04-03 Apple Inc. Low profile packaging and assembly of a power conversion system in modular form
NL2010379C2 (nl) 2013-03-01 2014-09-03 Besi Netherlands B V Mal, drager met te omhullen elektronische componenten, drager met omhulde elektronische componenten, gesepareerd omhulde elektronisch component en werkwijze voor het omhullen van elektronische componenten.
USD719537S1 (en) * 2013-05-08 2014-12-16 Mitsubishi Electric Corporation Semiconductor device
US10043763B2 (en) * 2015-12-19 2018-08-07 Skyworks Solutions, Inc. Shielded lead frame packages
US11410844B2 (en) * 2019-09-13 2022-08-09 Honeywell International Inc. Enclosure for ion trapping device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3118016A (en) * 1961-08-14 1964-01-14 Texas Instruments Inc Conductor laminate packaging of solid-state circuits
US3216089A (en) * 1961-10-23 1965-11-09 Lockheed Aircraft Corp Method of connecting electrical components to spaced frame containing circuits and removing the frames
US3270399A (en) * 1962-04-24 1966-09-06 Burroughs Corp Method of fabricating semiconductor devices
DE1909480C2 (de) * 1968-03-01 1984-10-11 General Electric Co., Schenectady, N.Y. Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips
US3627901A (en) * 1969-12-19 1971-12-14 Texas Instruments Inc Composite electronic device package-connector unit
US3676748A (en) * 1970-04-01 1972-07-11 Fuji Electrochemical Co Ltd Frame structures for electronic circuits
US3762039A (en) * 1971-09-10 1973-10-02 Mos Technology Inc Plastic encapsulation of microcircuits
US4012766A (en) * 1973-08-28 1977-03-15 Western Digital Corporation Semiconductor package and method of manufacture thereof
US4204317A (en) * 1977-11-18 1980-05-27 The Arnold Engineering Company Method of making a lead frame
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US4342069A (en) * 1979-07-02 1982-07-27 Mostek Corporation Integrated circuit package
US4303934A (en) * 1979-08-30 1981-12-01 Burr-Brown Research Corp. Molded lead frame dual in line package including a hybrid circuit
US4393581A (en) * 1980-01-22 1983-07-19 Amp Incorporated Method of forming leads on a lead frame
DE3011730C2 (de) * 1980-03-26 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Gehäuse für elektrische Bauelemente, Bauelementegruppen oder integrierte Schaltungen
JPS582054A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
DE3303165C2 (de) * 1982-02-05 1993-12-09 Hitachi Ltd Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern
US4750031A (en) * 1982-06-25 1988-06-07 The United States Of America As Represented By The United States National Aeronautics And Space Administration Hermetically sealable package for hybrid solid-state electronic devices and the like
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189742A (ja) * 1986-02-14 1987-08-19 Matsushita Electric Works Ltd ピングリツドアレイ
JPS62189743A (ja) * 1986-02-14 1987-08-19 Matsushita Electric Works Ltd 配線回路体
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure
US5100498A (en) * 1988-06-17 1992-03-31 Ngk Insulators, Ltd. Method of producing a minutely patterned structure
JP2019140334A (ja) * 2018-02-14 2019-08-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US4677526A (en) 1987-06-30
CA1229933A (en) 1987-12-01
EP0155044A3 (en) 1986-12-10
EP0155044A2 (en) 1985-09-18

Similar Documents

Publication Publication Date Title
JPS60227457A (ja) 集積回路パツケ−ジ
US5262927A (en) Partially-molded, PCB chip carrier package
EP0352429B1 (en) High power, pluggable tape automated bonding package
US5434750A (en) Partially-molded, PCB chip carrier package for certain non-square die shapes
US6703696B2 (en) Semiconductor package
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US5198964A (en) Packaged semiconductor device and electronic device module including same
US7880282B2 (en) Semiconductor package with integrated heatsink and electromagnetic shield
US4961107A (en) Electrically isolated heatsink for single-in-line package
US5152057A (en) Molded integrated circuit package
JPH11150225A (ja) リードフレームベースの垂直相互接続パッケージ
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US5296737A (en) Semiconductor device with a plurality of face to face chips
US4012768A (en) Semiconductor package
US4278991A (en) IC Package with heat sink and minimal cross-sectional area
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
US6051784A (en) Semiconductor package
US6111315A (en) Semiconductor package with offset die pad
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JP3466354B2 (ja) 半導体装置
JPS60254646A (ja) 半導体装置
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP2642074B2 (ja) ボールグリッドアレイ型半導体装置およびその製造方法