JPS60225188A - コンピユ−タシステム - Google Patents
コンピユ−タシステムInfo
- Publication number
- JPS60225188A JPS60225188A JP59080885A JP8088584A JPS60225188A JP S60225188 A JPS60225188 A JP S60225188A JP 59080885 A JP59080885 A JP 59080885A JP 8088584 A JP8088584 A JP 8088584A JP S60225188 A JPS60225188 A JP S60225188A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- character
- circuit
- crt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ＣＲＴコントローラによりビデオＲＡ Ｍの
アドレスを指定し、これによりビデオＲＡＭからはその
指定に対応したデータをパラレルに出力させ、そのパラ
レルデータをデータ変換回路によりシリアルデータに変
換し、そのシリアルデータをラスクスキャン型ＣＲＴ表
示装置のＣＲＴ画面上に表示するようにしたコンピュー
タシステムに関する。
アドレスを指定し、これによりビデオＲＡＭからはその
指定に対応したデータをパラレルに出力させ、そのパラ
レルデータをデータ変換回路によりシリアルデータに変
換し、そのシリアルデータをラスクスキャン型ＣＲＴ表
示装置のＣＲＴ画面上に表示するようにしたコンピュー
タシステムに関する。
（従来技術）
第１図は、従来例のパーソナルコンピュータシステムの
概略ブロック図である。符号１は、ビデオＲＡ Ｍ ２
のアドレスを指定するアドレス信号を該ビデオＲＡ Ｍ
２に与えるＣＲＴコントローラであり、２は図示しな
いＣＲＴ画面りに表示されるキャラクタデータか格納さ
れ、前記ＣＲＴコントローラ１からのアドレス信号によ
りその格納データが読み出されるビデオＲＡ Ｍであり
、３は前記ビデオＲＡ Ｍ２からのパラレルデータをシ
リアルデータに変換して図示しないＣＲＴ表示装置へ出
力するデータ変換回路としてのシフトレンスタである。
概略ブロック図である。符号１は、ビデオＲＡ Ｍ ２
のアドレスを指定するアドレス信号を該ビデオＲＡ Ｍ
２に与えるＣＲＴコントローラであり、２は図示しな
いＣＲＴ画面りに表示されるキャラクタデータか格納さ
れ、前記ＣＲＴコントローラ１からのアドレス信号によ
りその格納データが読み出されるビデオＲＡ Ｍであり
、３は前記ビデオＲＡ Ｍ２からのパラレルデータをシ
リアルデータに変換して図示しないＣＲＴ表示装置へ出
力するデータ変換回路としてのシフトレンスタである。
ここで、水平方向のキャラクタ単位は、１画素がＣＲＴ
画面上８×８ドツト構成の場合は、８ドツトである。こ
の構成にｊ）いて、ビデオＲＡＭ ２には、ＣＲＴ画面
トのデータの表示位置に対応して該データが格納されて
いる。したがって、ＣＲＴ画面−Ｌでデータをドツト単
位（画素単位）で水平方向スクロールさせる場合、ビデ
オＲＡＭ２に書き込まれているデータの内容をそのスク
ロールに対応させてすべて書き替える必要がある。この
書き替えは、従来ではソフトウェアにより行なうように
なっていた。ところが、このような書き替えはこのソフ
トウェアを実行するＣＰＵに太きな負担かかがり、また
水平方向スクロールの速度も遅くなるという欠点があっ
た。
画面上８×８ドツト構成の場合は、８ドツトである。こ
の構成にｊ）いて、ビデオＲＡＭ ２には、ＣＲＴ画面
トのデータの表示位置に対応して該データが格納されて
いる。したがって、ＣＲＴ画面−Ｌでデータをドツト単
位（画素単位）で水平方向スクロールさせる場合、ビデ
オＲＡＭ２に書き込まれているデータの内容をそのスク
ロールに対応させてすべて書き替える必要がある。この
書き替えは、従来ではソフトウェアにより行なうように
なっていた。ところが、このような書き替えはこのソフ
トウェアを実行するＣＰＵに太きな負担かかがり、また
水平方向スクロールの速度も遅くなるという欠点があっ
た。
（目的）
本発明は、上述の事情に鑑みてなされたものであって、
ビデオＲＡＭの内容を書き替える必要をなくし、ＣＰＵ
に負担をかけることなくしかも水平方向スクロールを高
速度で′実行できるようにす ′ることを目的とする。
ビデオＲＡＭの内容を書き替える必要をなくし、ＣＰＵ
に負担をかけることなくしかも水平方向スクロールを高
速度で′実行できるようにす ′ることを目的とする。
（実施例）
以下、本発明を図面に示す実施例１こ基づいて詳細に説
明する。第２図は、この実施例に係るパーソナルコンピ
ュータシステムの概略ブロック図である。この実施例で
は、う又タスキャンへｑ ｃ ＋＜ ′ｒ表示装置を備
えたパーソナルコンピュータシステムに適用される。１
はビデオＲＡ Ｍ ２のアドレスを指定するアドレス信
号を該ビデオＲＡ ｈｌ ２にＪｊえるＣ ＲＴコント
ローラである。このＣＲｉ’シコンローラ１とビデオＲ
Ａ Ｍ ２との間１こ、アドレス変換回路４を設けてい
る。ここで、このビデオＲＡ Ｍ ２は、パターンＲＡ
Ｍやカラー１＜、＼ｈ１を総称するものであり、これ
には、ＣＲＴ画面上に表示されるキャラクタデ・−夕か
、該ＣＲＴ画面の構成に対応して形成されたアドレスに
格納されている。
明する。第２図は、この実施例に係るパーソナルコンピ
ュータシステムの概略ブロック図である。この実施例で
は、う又タスキャンへｑ ｃ ＋＜ ′ｒ表示装置を備
えたパーソナルコンピュータシステムに適用される。１
はビデオＲＡ Ｍ ２のアドレスを指定するアドレス信
号を該ビデオＲＡ ｈｌ ２にＪｊえるＣ ＲＴコント
ローラである。このＣＲｉ’シコンローラ１とビデオＲ
Ａ Ｍ ２との間１こ、アドレス変換回路４を設けてい
る。ここで、このビデオＲＡ Ｍ ２は、パターンＲＡ
Ｍやカラー１＜、＼ｈ１を総称するものであり、これ
には、ＣＲＴ画面上に表示されるキャラクタデ・−夕か
、該ＣＲＴ画面の構成に対応して形成されたアドレスに
格納されている。
キャラクタ単１）γは、ＣＲ’ｒ画面ｂ ８ Ｘ ｒニ
ドメトで１画素か形成されている場合は、水平方向にヒ
；ドツトである。
ドメトで１画素か形成されている場合は、水平方向にヒ
；ドツトである。
アドレス変換回路４は、具体的には第３図）こ示す構成
を有する。第３図において、５は水平表示文字数１１に
対応した出力を与える水平表示文字数レノスタ、６は図
示しないＣＰ ｔｌがらデータバスを介してＣＲｉ’画
面上のキャラクタの水平方向スクロール量１こついての
データが与えられ、これにより水平方向スクロール量の
データを出力するスクロール量設定しジ久夕、７は水平
表示文字数レノスタ５からの出力と、スクロール量設定
しノスタ６からのスクロール量にとを加減算する加減算
回路である。この加減算回路７は、キャラクタをＣＲ１
画面上左方向にスクロールするときは加減算値−（ｎ−
ｋ）を出力し、逆にキャラクタをＣＲ′ｒ画面１−右方
向にスクロールするときは加減算値＋（ｎ＋Ｉ＋）を出
力する。しはマルチプレクサである。
を有する。第３図において、５は水平表示文字数１１に
対応した出力を与える水平表示文字数レノスタ、６は図
示しないＣＰ ｔｌがらデータバスを介してＣＲｉ’画
面上のキャラクタの水平方向スクロール量１こついての
データが与えられ、これにより水平方向スクロール量の
データを出力するスクロール量設定しジ久夕、７は水平
表示文字数レノスタ５からの出力と、スクロール量設定
しノスタ６からのスクロール量にとを加減算する加減算
回路である。この加減算回路７は、キャラクタをＣＲ１
画面上左方向にスクロールするときは加減算値−（ｎ−
ｋ）を出力し、逆にキャラクタをＣＲ′ｒ画面１−右方
向にスクロールするときは加減算値＋（ｎ＋Ｉ＋）を出
力する。しはマルチプレクサである。
このマルチプレクサ８は、スクロール量設定しノスタ６
からの出力にと、加減算回路７がらの加減算値−（＋＋
−Ｉｔ）、 ＋ （ｎ十ｋ）とを切り替えて出力する
ものである。この場合、このマルチプレクサ８は、後述
の加算制御回路１０がらの切り替え制御信号に応答して
切り替えの動作をする。９は比較器であり、この比較器
９は、キャラクタカウンタ１１からのカウント値が水平
表示文字数レノスタ５からの出力１１と一致したか否か
を比較し、一致したときは・致出力を加算制御回路１０
に与える。加算制御回路１１は、加算回路１２の加算動
作の制御のための制御信号とマルチプレクサ８の切り替
えのための制御信号とをそれぞれ加算回路１２とマルチ
プレクサ８と１こ与える。キャラクタカウンタ１１には
画面表示時期を制御するタイミング信号がＶえられるＬ
ＯＡ Ｄ端子と、キャラクタクロ。
からの出力にと、加減算回路７がらの加減算値−（＋＋
−Ｉｔ）、 ＋ （ｎ十ｋ）とを切り替えて出力する
ものである。この場合、このマルチプレクサ８は、後述
の加算制御回路１０がらの切り替え制御信号に応答して
切り替えの動作をする。９は比較器であり、この比較器
９は、キャラクタカウンタ１１からのカウント値が水平
表示文字数レノスタ５からの出力１１と一致したか否か
を比較し、一致したときは・致出力を加算制御回路１０
に与える。加算制御回路１１は、加算回路１２の加算動
作の制御のための制御信号とマルチプレクサ８の切り替
えのための制御信号とをそれぞれ加算回路１２とマルチ
プレクサ８と１こ与える。キャラクタカウンタ１１には
画面表示時期を制御するタイミング信号がＶえられるＬ
ＯＡ Ｄ端子と、キャラクタクロ。
りが与えられるＣＫ端子とを備える。加算回路１２の一
方の入力ＷＩＳ Ａには、ＣＲＴコントローラ１からア
ドレス信号が与えられ、また辿力の入力部［３には、マ
ルチプレクサ８がら加算値が与えられる。
方の入力ＷＩＳ Ａには、ＣＲＴコントローラ１からア
ドレス信号が与えられ、また辿力の入力部［３には、マ
ルチプレクサ８がら加算値が与えられる。
この実施例は、ビデオＲＡ Ｍ ２の後段にデータ変換
回路５を備えている。このデータ変換回路５は、具体的
には第４図に示す構成を有している。
回路５を備えている。このデータ変換回路５は、具体的
には第４図に示す構成を有している。
即も、ビデオＲＡＭ２からのパラレルデータをシリアル
データに変換する第１シフトレノスタ１．（と、第１シ
フトレノスタ１３の出力をパラレルに変換する第２シフ
）レン又夕１４と、前記両シフトレジスタ１３．１４か
らの出力からデータを選択するデータセレクタ１５と、
ドントシ７ト量設定しンスタ１６とを有する。このドッ
Ｙシフト量設定レジスタ１６は、図示しないＣＰＵがら
のデータによりデータセレクタ１５のセレクト入力端子
にド・ントシ７Ｆ量のデータを与える。データセレクタ
１５は、第１シフトレノスタ１３からの出力を基準にし
てドントシ７Ｆ量設定しンスタ１６のド、）シフト量に
対応して第２シフトレノスタ１ ＝１からの出力を選択
する。選択されたデータは、このデータセレクタ１５か
ら図示しないＣＲＴ表示装置に与えられる。このように
して、このデータ変換回路５は、ビデオＲＡ ｋｌ ２
がらのパラレルデータをシリアルデータに変換するとと
もに、ド。
データに変換する第１シフトレノスタ１．（と、第１シ
フトレノスタ１３の出力をパラレルに変換する第２シフ
）レン又夕１４と、前記両シフトレジスタ１３．１４か
らの出力からデータを選択するデータセレクタ１５と、
ドントシ７ト量設定しンスタ１６とを有する。このドッ
Ｙシフト量設定レジスタ１６は、図示しないＣＰＵがら
のデータによりデータセレクタ１５のセレクト入力端子
にド・ントシ７Ｆ量のデータを与える。データセレクタ
１５は、第１シフトレノスタ１３からの出力を基準にし
てドントシ７Ｆ量設定しンスタ１６のド、）シフト量に
対応して第２シフトレノスタ１ ＝１からの出力を選択
する。選択されたデータは、このデータセレクタ１５か
ら図示しないＣＲＴ表示装置に与えられる。このように
して、このデータ変換回路５は、ビデオＲＡ ｋｌ ２
がらのパラレルデータをシリアルデータに変換するとと
もに、ド。
トシフト量に応してキャラクタデータをドツト単位でシ
フトさせるものであり、そのシフト量が１キャラクタ分
１こなるごとに、前記加算回路１２の他方の人力部すへ
Ｊｊえらｉｚる加算値に含まれるｋを＋１するようにア
ドレス変換回路４に出力するようになっている。
フトさせるものであり、そのシフト量が１キャラクタ分
１こなるごとに、前記加算回路１２の他方の人力部すへ
Ｊｊえらｉｚる加算値に含まれるｋを＋１するようにア
ドレス変換回路４に出力するようになっている。
次に、動作を第５図のタイムチャートを参照しながら説
明する。第５図（１）はキャラクタカウンタ１１のＬ
（’） Ａ Ｄ端子に与えられる画面表示時期タイミン
グ信号の波形図であり、第５図（２）は、同しくキャラ
クタカウンタ１１のＣＫ端子に与えられるクロックの波
形図である。第５図（１）のハイレベルの期間は、画面
表示時期を示している。
明する。第５図（１）はキャラクタカウンタ１１のＬ
（’） Ａ Ｄ端子に与えられる画面表示時期タイミン
グ信号の波形図であり、第５図（２）は、同しくキャラ
クタカウンタ１１のＣＫ端子に与えられるクロックの波
形図である。第５図（１）のハイレベルの期間は、画面
表示時期を示している。
第５図（３）は加算回路１２の一方の人力部Ａに与えら
れるＣＲＴコントローラ１からのアドレス信号であり、
第５図（４）ないしく１１）は、加杓４回路１２の他方
の入力部Ｂ１こ与えられる加算値の各信号である。第５
図（４）から第５図（１１）の内、第５図（４）（８）
はスクロールをしないときに加算回路１２の他方の入力
部Ｂに与えられる加算値の信号であり、第５図（５）な
いしく７）および第５図（９）ないしく１１）はスクロ
ールをするときに加算回路１２の他方の人力部［３に与
えられる加算値の信号である。第５Ｍ（３）の１φＪ、
Ｉ １１１’ｎ −２ｌ・・・は加算回路１２の一方の
人力部Ａに与んられるＣＲＴコントローラ１からのアド
レス信号のアドレス値であり、第５図（４）ないし第５
図（１１）中の［φＪ、Ｉ １１．ｒ−ｎＪ＋・・・は
、加算回路１２の他方の人力部Ｂに１ｊんられる加算値
を示している。また、第５図（４）ないし第５図（７）
まではデータをＣＲＴ画面上左方向へスクロールすると
きのものであり、第５図（δ）ないし第５図（１１）は
デ゛−タをＣＩ＜ Ｔ画面−Ｌ右方向へスクロールする
ときのものである。二のような関係において、加算回路
１２の一方の人力部Ａには、Ｉｊｉｉ記ＣＲＴコントロ
ーラ、１−からのアドレス信号のアドレス値が与えられ
る。これに対し、該加算１回路１２の他方の入力部Ｆ３
には、次のようにして加算値＼が与えられる。
れるＣＲＴコントローラ１からのアドレス信号であり、
第５図（４）ないしく１１）は、加杓４回路１２の他方
の入力部Ｂ１こ与えられる加算値の各信号である。第５
図（４）から第５図（１１）の内、第５図（４）（８）
はスクロールをしないときに加算回路１２の他方の入力
部Ｂに与えられる加算値の信号であり、第５図（５）な
いしく７）および第５図（９）ないしく１１）はスクロ
ールをするときに加算回路１２の他方の人力部［３に与
えられる加算値の信号である。第５Ｍ（３）の１φＪ、
Ｉ １１１’ｎ −２ｌ・・・は加算回路１２の一方の
人力部Ａに与んられるＣＲＴコントローラ１からのアド
レス信号のアドレス値であり、第５図（４）ないし第５
図（１１）中の［φＪ、Ｉ １１．ｒ−ｎＪ＋・・・は
、加算回路１２の他方の人力部Ｂに１ｊんられる加算値
を示している。また、第５図（４）ないし第５図（７）
まではデータをＣＲＴ画面上左方向へスクロールすると
きのものであり、第５図（δ）ないし第５図（１１）は
デ゛−タをＣＩ＜ Ｔ画面−Ｌ右方向へスクロールする
ときのものである。二のような関係において、加算回路
１２の一方の人力部Ａには、Ｉｊｉｉ記ＣＲＴコントロ
ーラ、１−からのアドレス信号のアドレス値が与えられ
る。これに対し、該加算１回路１２の他方の入力部Ｆ３
には、次のようにして加算値＼が与えられる。
即ち、１個のキャラクタかＣＲＴ画面上左方向へスクロ
ールすると外は、第５図（５）に示すように加算回路１
２の他方の入力部）うにはスクロール量設定しノスタ６
がらのに＝１とするスクロール量１か、マルチプレクサ
８を介して与えられることにより、ＣＲＴ画面の水平方
向画面表示期間における左端部から１１−１個目のキャ
ラクタまでに対応して加算値Ｘ＝１にし、次に１１個目
のキャラクタに−）いては加減算回路７がらの出力であ
る−（Ｉ＋ −１）かマルチプレクサ８を介して加算回
路１２の他方の人力部Ｂに加算値Ｘ＝−（ｎ−１）とし
て−うえられる。したかって、ＣＲＴコントローラ１が
らのアドレス値が第５図（３）のように巨ＩＪＪＩＩ、
・・・Ｉｎ −２１，Ｉｎ −Ｉ Ｊ汀１１Ｊであった
場合に、加算回路１２がらビデオＲＡ Ｍ ２に与えら
れるアドレス値は、「１」汀２−１．・・・ｌ−ｎ −
］ Ｌｆｎｌ、Ｉ” 、１となる。これにより、ビデオ
ＲＡＭ ２はデータの、１）き替えなしに、水平方向に
１キヤラクタだけスクロールさせるためのアドレスが指
定され、Ｃ： Ｈ１画面上には水平方向に１キヤラクタ
たけスクロールされる。次に、２キヤラクタ分左方向へ
スクロールするときは同じく第５Ｍ（６）に示すよう；
こ前記左端部からｎ−２個目のキャラクタまでを加算値
＼＝２にし、１１−１個目のキャラクタ以降を加算値＼
＝−（ｎ−２）にする。そうすると、加算回路１２の他
方の入力部Ｂにはスクロール量設定しノスタ６からのに
＝２とするスクロール量２が、マルチプレクサ８を介し
て与えられることにより、ＣＲ１画面の水平方向画面表
示期間における左端部から１１−２個目のキャラクタま
でに対応して加算値Ｘ＝２にし、次に１１−１個目のキ
ャラクタについては加減算回路７からの出力であるー（
ｎ−２）がマルチプレクサ；）を介して加算回路１２の
他方の人力部［３に加算値Ｘ−−Ｃ１１−２）として与
えられる。
ールすると外は、第５図（５）に示すように加算回路１
２の他方の入力部）うにはスクロール量設定しノスタ６
がらのに＝１とするスクロール量１か、マルチプレクサ
８を介して与えられることにより、ＣＲＴ画面の水平方
向画面表示期間における左端部から１１−１個目のキャ
ラクタまでに対応して加算値Ｘ＝１にし、次に１１個目
のキャラクタに−）いては加減算回路７がらの出力であ
る−（Ｉ＋ −１）かマルチプレクサ８を介して加算回
路１２の他方の人力部Ｂに加算値Ｘ＝−（ｎ−１）とし
て−うえられる。したかって、ＣＲＴコントローラ１が
らのアドレス値が第５図（３）のように巨ＩＪＪＩＩ、
・・・Ｉｎ −２１，Ｉｎ −Ｉ Ｊ汀１１Ｊであった
場合に、加算回路１２がらビデオＲＡ Ｍ ２に与えら
れるアドレス値は、「１」汀２−１．・・・ｌ−ｎ −
］ Ｌｆｎｌ、Ｉ” 、１となる。これにより、ビデオ
ＲＡＭ ２はデータの、１）き替えなしに、水平方向に
１キヤラクタだけスクロールさせるためのアドレスが指
定され、Ｃ： Ｈ１画面上には水平方向に１キヤラクタ
たけスクロールされる。次に、２キヤラクタ分左方向へ
スクロールするときは同じく第５Ｍ（６）に示すよう；
こ前記左端部からｎ−２個目のキャラクタまでを加算値
＼＝２にし、１１−１個目のキャラクタ以降を加算値＼
＝−（ｎ−２）にする。そうすると、加算回路１２の他
方の入力部Ｂにはスクロール量設定しノスタ６からのに
＝２とするスクロール量２が、マルチプレクサ８を介し
て与えられることにより、ＣＲ１画面の水平方向画面表
示期間における左端部から１１−２個目のキャラクタま
でに対応して加算値Ｘ＝２にし、次に１１−１個目のキ
ャラクタについては加減算回路７からの出力であるー（
ｎ−２）がマルチプレクサ；）を介して加算回路１２の
他方の人力部［３に加算値Ｘ−−Ｃ１１−２）として与
えられる。
したかって、ＣＲＴコントローラーがらのアドレス値が
第５し１（３）のよう１こＦｔｌＬｒｌＪ、・・・［ｎ
−２１、Ｉｎ −］ Ｌｆｎｌで゛あった場合に、加算
回路１２からビデオＲＡ Ｍ ２に与えられるアドレス
値は、ｒ２Ｊ、ｆ３Ｌ・・・ｒｉｌｌ、「０」汀１」と
なる。これによ！）、ビデオＲＡ Ｍ ２はデータの書
き替えなし１こ、水平方向ｉこ２キヤラクタたけスクロ
ールさせるためのアドレスか指定され、ＣＲＴ画面上に
は水平方向に２．８ヤラクタたけスクロールされる。以
下、同様にして行なう。これらを一般的に表わすと、ｋ
個のキャラクタかＣＲＴ画面上左方向ヘスクロを 一ルするときに、ＣＲ１画面の水平方向における左端部
からｎ−に個目（ただし、１１は水玉表示文字数。
第５し１（３）のよう１こＦｔｌＬｒｌＪ、・・・［ｎ
−２１、Ｉｎ −］ Ｌｆｎｌで゛あった場合に、加算
回路１２からビデオＲＡ Ｍ ２に与えられるアドレス
値は、ｒ２Ｊ、ｆ３Ｌ・・・ｒｉｌｌ、「０」汀１」と
なる。これによ！）、ビデオＲＡ Ｍ ２はデータの書
き替えなし１こ、水平方向ｉこ２キヤラクタたけスクロ
ールさせるためのアドレスか指定され、ＣＲＴ画面上に
は水平方向に２．８ヤラクタたけスクロールされる。以
下、同様にして行なう。これらを一般的に表わすと、ｋ
個のキャラクタかＣＲＴ画面上左方向ヘスクロを 一ルするときに、ＣＲ１画面の水平方向における左端部
からｎ−に個目（ただし、１１は水玉表示文字数。
以下、同じ）のキャラクタまでを加算値ｋにし、ｎ−（
ｋ−１）個Ｉ］以降のキャラクタは加算値−０１−ｋ）
にする。前記とは逆１こに個のキＶラクタがＣＲ１’画
面、、ｌ−，Ａｉ 方向へスクロールするときに、ＣＲ
Ｔ画面」二の水平方向における左端部からに個１」まで
のキャラクタには加算、値＋輸−ｋ）にし、（ｌｔ＋１
）個目以降のキャラクタには加算値−ｋにする各加算。
ｋ−１）個Ｉ］以降のキャラクタは加算値−０１−ｋ）
にする。前記とは逆１こに個のキＶラクタがＣＲ１’画
面、、ｌ−，Ａｉ 方向へスクロールするときに、ＣＲ
Ｔ画面」二の水平方向における左端部からに個１」まで
のキャラクタには加算、値＋輸−ｋ）にし、（ｌｔ＋１
）個目以降のキャラクタには加算値−ｋにする各加算。
値をする。
したかって、この実施例によれば前記データ変換回路５
とアドレス変換回路４とによりド／ ） ｌ−位のデー
タのシフトと、キャラクタ単１ヶのスクロールとを組み
合わせてＣＲＴ画面ｌ−の水平方向のスクロールか可能
となった。
とアドレス変換回路４とによりド／ ） ｌ−位のデー
タのシフトと、キャラクタ単１ヶのスクロールとを組み
合わせてＣＲＴ画面ｌ−の水平方向のスクロールか可能
となった。
（効果）
以」−のように、本発明１こよればＣＲＴコントローラ
とビデオＲＡ Ｍとの間にアドレス変換回路を設け、前
記アドレス変換回路は、加算回路を備え、この加算回路
の一方の入力部には前記ＣＲＴコントローラからのアド
レス信号のアドレス値を：ノえ、また該加算回路の他方
の入力部には、ｋ個のキャラクタかＣＲＴ画面上左方向
へスクロールするときに、ＣＲＴ画面の水平方向ｉこお
ける左端部から１１−に個目（たたし、１１は水平表示
文字数。以下、同し）のキャラクタまでを加算値ｋにし
、ｎ−（ｋ−１）個［Ｉ以降のキャラクタは加算値−（
ｎ−ｋ）にし、同しくに個のキャラクタかＣＲＴ画面上
右方向へスクロールするとぎに、ＣＲＴ画面１−の水平
方向における左端部からに個目までのキャラクタには加
算値＋（ｎ−ｋ）ｌこし、（に＋１）個］１以降のキャ
ラクタには加算値−ｋにする各加算値をｌｊ−見るもの
であり、また前記データ変換回路は、ビデオＲＡ Ｍか
らのパラレルデータをシリアルデータに変換するととも
に、ド／トシ７ト量に応してキャラクタデータをドント
単位でシフトさせるものであり、その／フト量か１キヤ
ラクタ号になることに、にｊ記データ変換回路から前記
加算回路の他方の入力部・＼旬えられる加算値に含まＪ
するｋを＋１するようにしたので、ビデオＲＡ Ｍの内
容を書き替える必要をなくし、ＣＰＵに負担をかけるこ
となくしからスクロールを高速度で裏打させることかで
きるようになった。
とビデオＲＡ Ｍとの間にアドレス変換回路を設け、前
記アドレス変換回路は、加算回路を備え、この加算回路
の一方の入力部には前記ＣＲＴコントローラからのアド
レス信号のアドレス値を：ノえ、また該加算回路の他方
の入力部には、ｋ個のキャラクタかＣＲＴ画面上左方向
へスクロールするときに、ＣＲＴ画面の水平方向ｉこお
ける左端部から１１−に個目（たたし、１１は水平表示
文字数。以下、同し）のキャラクタまでを加算値ｋにし
、ｎ−（ｋ−１）個［Ｉ以降のキャラクタは加算値−（
ｎ−ｋ）にし、同しくに個のキャラクタかＣＲＴ画面上
右方向へスクロールするとぎに、ＣＲＴ画面１−の水平
方向における左端部からに個目までのキャラクタには加
算値＋（ｎ−ｋ）ｌこし、（に＋１）個］１以降のキャ
ラクタには加算値−ｋにする各加算値をｌｊ−見るもの
であり、また前記データ変換回路は、ビデオＲＡ Ｍか
らのパラレルデータをシリアルデータに変換するととも
に、ド／トシ７ト量に応してキャラクタデータをドント
単位でシフトさせるものであり、その／フト量か１キヤ
ラクタ号になることに、にｊ記データ変換回路から前記
加算回路の他方の入力部・＼旬えられる加算値に含まＪ
するｋを＋１するようにしたので、ビデオＲＡ Ｍの内
容を書き替える必要をなくし、ＣＰＵに負担をかけるこ
となくしからスクロールを高速度で裏打させることかで
きるようになった。
第１Ｍは従来例の回路図、第２図は本発明の回路図、第
３Ｍは第２図のアドレス変換回路の基体的回路図、第４
図はデータ変換回路の具体的ｌｌｌ路図、第５図はこの
実施例の動作説明に供するタイムチャートである。 １はＣＲＴコントローラ、２はビデオＩ＜ｊＸべ１．４
はアドレス変換回路、５）はデータ変換回路５出願人
シャープ株式会社 代理ｋ 弁理士 岡１）和六
３Ｍは第２図のアドレス変換回路の基体的回路図、第４
図はデータ変換回路の具体的ｌｌｌ路図、第５図はこの
実施例の動作説明に供するタイムチャートである。 １はＣＲＴコントローラ、２はビデオＩ＜ｊＸべ１．４
はアドレス変換回路、５）はデータ変換回路５出願人
シャープ株式会社 代理ｋ 弁理士 岡１）和六
Claims (1)
- （１）ラスクスキャン型のＣＲＴ表示装置の該ＣＲ′Ｆ
画面」−に表示されるキャラクタデータか、該ＣＲＴ画
面の構成に対応して形成されたアドレスに格納されてい
るビデオＲＡ Ｍと、このビデオＲＡＭのアドレスを指
定して該ビデオＲＡ Ｍから１１１ｊ記データを出力さ
せるＣＲＴコントローラと、１１１１記ビデオＲＡ Ｍ
からのパラレルデータをシリアルデータに変換してＣＲ
Ｔ表示装置へ出力するデータ変換回路とを含むコンピュ
ータシステム；こおいて、前記ＣＲＴコントローラとビ
デオＲＡ Ｍとの間にアドレス変換回路を設け、前記ア
ドレス変換回路は、加算回路を備え、この加算回路の一
方の人力部には前記ＣＲＴフントローラからのアドレス
信号のアドレス値を与え、また該加算回路の他方の入力
部には、ｋ個のキャラクタかＣＲＴ画面」ニガ方向へス
クロールするときに、ＣＲＴ画面の水平方向における左
端部から１１−に個目（ただし、ｎは水モ表示文字数。 以下、同し）のキャラクタまでを加算値ｋにし、ｎ−（
ｋ−１）個目以降のキャラクタは加算値−（ｎ−ｋ）に
し、同しくに個のキャラクタがＣＲＴ画面上右方向へス
クロールするとぎに、ＣＲＴ画面上の水平方向における
左端部からに個目までのキャラクタには加算値＋（ｎ−
ｋ）にし、（ｋ＋１）個目以降のキャラクタには加算値
−ｋにする各加算値を与えるものであり、また前記デー
タ変換回路は、ビデオＲＡへ１からのパラレルデータを
シリアルデータに変換するとともに、ド・、トシフト量
に応してキャラクタデータをドツト単位でシフトさせる
もので゛あり、そのシフト量が１キャラクタ分になるご
とに、前記データ変換回路からｉ１ｊ記加算回路の池方
の入力部へ与えられる加算値に含まれるｋを＋１するも
のである、フンピユータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59080885A JPS60225188A (ja) | 1984-04-20 | 1984-04-20 | コンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59080885A JPS60225188A (ja) | 1984-04-20 | 1984-04-20 | コンピユ−タシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60225188A true JPS60225188A (ja) | 1985-11-09 |
| JPH0232638B2 JPH0232638B2 (ja) | 1990-07-23 |
Family
ID=13730795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59080885A Granted JPS60225188A (ja) | 1984-04-20 | 1984-04-20 | コンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60225188A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62127936A (ja) * | 1985-11-29 | 1987-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 情報表示装置 |
-
1984
- 1984-04-20 JP JP59080885A patent/JPS60225188A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62127936A (ja) * | 1985-11-29 | 1987-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 情報表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0232638B2 (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473391B1 (en) | Display of scrolling background images composed of characters | |
| JPS6344687A (ja) | 画像表示装置 | |
| JPS61277991A (ja) | スムース・スクロール方法 | |
| JPS60225188A (ja) | コンピユ−タシステム | |
| JPS643271B2 (ja) | ||
| JP3270029B2 (ja) | 画像再生装置及びそれを用いた携帯電子機器 | |
| JPS63212989A (ja) | 画面合成表示方式 | |
| KR930000996B1 (ko) | 그래픽 콘트롤러 | |
| JPS6363089A (ja) | 強調表示装置 | |
| JPS6218595A (ja) | 表示装置 | |
| KR950005801B1 (ko) | 그래픽 시스템의 영상데이타 전송 회로 | |
| JPS61138294A (ja) | ビデオｒａｍアクセス制御方式 | |
| JPS59116788A (ja) | 映像信号制御装置 | |
| JPH0683300A (ja) | パレット制御回路 | |
| JPS63133192A (ja) | 表示装置の表示制御回路 | |
| JPS60153087A (ja) | 画面修飾方法 | |
| JPH06301365A (ja) | 画像再生装置 | |
| JPS61262793A (ja) | 表示デ−タの縦横変換方法 | |
| JPS61241790A (ja) | 表示装置 | |
| JPS63301091A (ja) | ビデオデ−タ伝送方式 | |
| JPS63236082A (ja) | 表示メモリ制御回路 | |
| JPH01298397A (ja) | 画像処理装置 | |
| JPS61102895A (ja) | メモリ制御回路 | |
| JPS6334585A (ja) | デイスプレイ装置 | |
| JPS6217791A (ja) | パラレル／シリアル変換制御方式 |