JPS60215226A - 自動電源制御器 - Google Patents
自動電源制御器Info
- Publication number
- JPS60215226A JPS60215226A JP59072144A JP7214484A JPS60215226A JP S60215226 A JPS60215226 A JP S60215226A JP 59072144 A JP59072144 A JP 59072144A JP 7214484 A JP7214484 A JP 7214484A JP S60215226 A JPS60215226 A JP S60215226A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- pattern
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は端末の電源を自動的に制御する自動電源制御器
に関する２゜ （従来技術） 従来、この種の自動電源制御器は第１図に示すように、
モデム１と端末３の間ｒｃあって、モデム１と端末３と
の間の制御インタクツエース線５を監視し、その信号が
、ホストコンビ具−夕からＯＮされることによって端末
３の電源をＯＮとしている。
に関する２゜ （従来技術） 従来、この種の自動電源制御器は第１図に示すように、
モデム１と端末３の間ｒｃあって、モデム１と端末３と
の間の制御インタクツエース線５を監視し、その信号が
、ホストコンビ具−夕からＯＮされることによって端末
３の電源をＯＮとしている。
具体例を第３図に示す。第３図（ａ）は専用通信回線の
場合の接続を示し、自動電源制御器２は、モデム１から
の制御インタフェース線５の中の１つで、あるＣＤ（キ
ャリア検出）信号がＯＮとなった時に端末３の電源をＯ
Ｎとする。即ちホストコンビーータ８は、Ｒ８（送信要
求）信号をＯＮとすることによってホストゴンピエータ
Ｂ側のモデム１のキャリアを送出せしめこれを端末３側
のモデム１が検出してＣＤ信号をＯＮとし端末３の電源
をＯＮとすることができる。
場合の接続を示し、自動電源制御器２は、モデム１から
の制御インタフェース線５の中の１つで、あるＣＤ（キ
ャリア検出）信号がＯＮとなった時に端末３の電源をＯ
Ｎとする。即ちホストコンビーータ８は、Ｒ８（送信要
求）信号をＯＮとすることによってホストゴンピエータ
Ｂ側のモデム１のキャリアを送出せしめこれを端末３側
のモデム１が検出してＣＤ信号をＯＮとし端末３の電源
をＯＮとすることができる。
又、゛第３図（ｂ）の回線交換による公衆通信網１０の
場合には自動電源制御器２は、モデム１からのｃｌ被呼
表示虐号がＯＮとなった時に端末３の電源をＯＮとする
。即ちホストコ／ピユータは端末３に向って発呼するこ
とによって端末３゛の電源をＯＮとすることができる。
場合には自動電源制御器２は、モデム１からのｃｌ被呼
表示虐号がＯＮとなった時に端末３の電源をＯＮとする
。即ちホストコ／ピユータは端末３に向って発呼するこ
とによって端末３゛の電源をＯＮとすることができる。
しかし、第３図（Ｃ）に示したような回線交換によらな
いパケット交換網３０を介してはホストコンピュータ８
からの制御インタフェース線による指示によって端末３
側のモデム１の信号を制御することが不可能であシ、パ
ケット交換網１０を通して、ホストコンピュータ８から
端末３の電源をＯＮにすることはで＠ないという欠点が
ある。
いパケット交換網３０を介してはホストコンピュータ８
からの制御インタフェース線による指示によって端末３
側のモデム１の信号を制御することが不可能であシ、パ
ケット交換網１０を通して、ホストコンピュータ８から
端末３の電源をＯＮにすることはで＠ないという欠点が
ある。
（発明の目的）
本発明はホストコンビエータから送信される。
データを、受信／解析し、予め、指示されたシーケンス
データと一致した場合に端末の電源をＯＮにすることに
よシパケット交換網においても使用できる自動電源制御
器を提供することにある。
データと一致した場合に端末の電源をＯＮにすることに
よシパケット交換網においても使用できる自動電源制御
器を提供することにある。
（発明の構成）
本発明の装置は、特定のシーケンスパターンを格納する
格納手段と、外部から供給されるシーケンスパターンと
前記特定のシーケンスパターンとを比較し一致したとき
に一致信号を発生する比較手段と、前記一致信号の供給
に応答して端末への電源供給を制御する制御手段とを含
んで構成される。
格納手段と、外部から供給されるシーケンスパターンと
前記特定のシーケンスパターンとを比較し一致したとき
に一致信号を発生する比較手段と、前記一致信号の供給
に応答して端末への電源供給を制御する制御手段とを含
んで構成される。
（実施例）
次に本発明の実施例について図面を参照して説明する。
第２図は本発明の一実施例を示すブロック図である。第
２図の自動電源制御器はモデム１と端末３とを結ぶ送受
信データ線１５を本器内に取如込み、受信データを監視
する為に必要な信号をバッファアンプ２１を通して受け
て、通信回線４上のデータからホストコンビエータから
の送信データを再生する回線同期用ロジ、り回路２２と
、その回線同期用ロジック回路２２に対して回線仕様（
同期、非同期、ＨＤＬＣ，同期パターン、回線速度等）
を指示するスイッチ１２と、キーボード１３よシ予め入
力される。ホストコンピュータからの受信シーケンスパ
ターン１４と比較する為の比較シーケンスパターンを格
納する比較シーケンスパターン格納部２５と、回線同期
用ロジック回路２２から信号線２６を通して、１文字受
信の通知を受け、そのタイミングで回線同期用ロジック
回路２２から、その受信゛文字を受取り、比較シーケン
スパターン格納部２５から、対応するパターンを受取っ
て、各々を比較し最後に終結符号を受けた時に、今まで
受信した。ホストコンピュータからのデータが、比較シ
ーケンスパターン格納部２５に格納されているとものと
一致した場合に信号線２９をＯＮとする受信シーケンス
パターン比較回路２３と、信号線２９がＯＮとなった時
に電源入力線３３からの入力電力を電源線７へ供給する
電源制御部２４とから構成される。
２図の自動電源制御器はモデム１と端末３とを結ぶ送受
信データ線１５を本器内に取如込み、受信データを監視
する為に必要な信号をバッファアンプ２１を通して受け
て、通信回線４上のデータからホストコンビエータから
の送信データを再生する回線同期用ロジ、り回路２２と
、その回線同期用ロジック回路２２に対して回線仕様（
同期、非同期、ＨＤＬＣ，同期パターン、回線速度等）
を指示するスイッチ１２と、キーボード１３よシ予め入
力される。ホストコンピュータからの受信シーケンスパ
ターン１４と比較する為の比較シーケンスパターンを格
納する比較シーケンスパターン格納部２５と、回線同期
用ロジック回路２２から信号線２６を通して、１文字受
信の通知を受け、そのタイミングで回線同期用ロジック
回路２２から、その受信゛文字を受取り、比較シーケン
スパターン格納部２５から、対応するパターンを受取っ
て、各々を比較し最後に終結符号を受けた時に、今まで
受信した。ホストコンピュータからのデータが、比較シ
ーケンスパターン格納部２５に格納されているとものと
一致した場合に信号線２９をＯＮとする受信シーケンス
パターン比較回路２３と、信号線２９がＯＮとなった時
に電源入力線３３からの入力電力を電源線７へ供給する
電源制御部２４とから構成される。
次に第２図の自動電源制御器の動作について説明する。
まずスイッチ１２によシ回線同期用ロジック回路２２に
対して回線仕様＝同期、同期パターン：５ＹＮ（１６）
１６と指示され、又、キーボード１３よシ比較シーケン
スパターン＝ｐＯＷＯＮの５文字が比較シーケンスパタ
ーン格納部２５に格納されている状態でホストコンピュ
ータから、受信シーケンスパターン１４を受けた場合受
信シーケンスパターン比較回路２３は１回線間期用ロジ
ック回路２２を通して、順番に、ｐ、 ０． Ｗ、 Ｏ
，Ｎ と受けて、それを順次比較シーケンスパターン格
納部２５に格納されているデータと比較する。そして。
対して回線仕様＝同期、同期パターン：５ＹＮ（１６）
１６と指示され、又、キーボード１３よシ比較シーケン
スパターン＝ｐＯＷＯＮの５文字が比較シーケンスパタ
ーン格納部２５に格納されている状態でホストコンピュ
ータから、受信シーケンスパターン１４を受けた場合受
信シーケンスパターン比較回路２３は１回線間期用ロジ
ック回路２２を通して、順番に、ｐ、 ０． Ｗ、 Ｏ
，Ｎ と受けて、それを順次比較シーケンスパターン格
納部２５に格納されているデータと比較する。そして。
回線同期用ロジック回路２２から終結符号（ＥＴＸ（０
３）Ｘａ） ’に受けた時にそれ以前のホストコンピュ
ータから受けたデータと比較シーケンスパターン格納部
２５に格納されているデータとが一致しているときには
信号線２９をＯＮとし、それによ多端末３の′電源をＯ
Ｎとする。
３）Ｘａ） ’に受けた時にそれ以前のホストコンピュ
ータから受けたデータと比較シーケンスパターン格納部
２５に格納されているデータとが一致しているときには
信号線２９をＯＮとし、それによ多端末３の′電源をＯ
Ｎとする。
かくして、制御インタフェース線５を使用せず送受信デ
ータ線１５を使用しこれによシ受信される特定のシーケ
ンスパターンによシ自動的に電源を投入することができ
、回線交換でないデータ交換を行なうパケット交換網に
おいても使用できることとなる。
ータ線１５を使用しこれによシ受信される特定のシーケ
ンスパターンによシ自動的に電源を投入することができ
、回線交換でないデータ交換を行なうパケット交換網に
おいても使用できることとなる。
本実施例では電源の投入のみについて説明したが本発明
はこれに限るものでなく電源の切断にも適用でき、また
特定シーケンスパターンの数をふやすことにより種々の
複数の制御もできることは自明である。
はこれに限るものでなく電源の切断にも適用でき、また
特定シーケンスパターンの数をふやすことにより種々の
複数の制御もできることは自明である。
（発明の効果）
本発明には特定パターンの受信データによ多制御するこ
とによりホストコンピュータと端末装置とが互いにパケ
ット交換網においてもホストコンビ二一タから自動的に
電源を制御でき格段の省力化ができるという効果がある
。
とによりホストコンピュータと端末装置とが互いにパケ
ット交換網においてもホストコンビ二一タから自動的に
電源を制御でき格段の省力化ができるという効果がある
。
第１図は従来の自動電源制御器と端末およびモデムとの
接続図、第２図は本発明の一実施例を示すブロック図、
第３図（ａ）、 （ｂ）および（Ｃ）は回線網と自動電
源制御器との接続図である。 １・・・・・・そデム、２，２０・・・・・・自動電源
制御器。 ３・・・・・・端末％４・・・・・・通信回線、５・・
・・・・制御インタフェース線、７・・・・・・電源線
、８・・・・・・ホストコンピュータ、９，１１・・・
・・・網制御器、１０・・・・・・公衆通信網、１２、
・・・・・・スイッチ、１３・・・・・・キーボード。 １４・・・・・・受信シーケンスパターン、１５・・・
・・・送受信データ線、２１・・・・・・バッファアン
プ、２２・・・・・・回線同期用ロジ、り回路、２３・
・・・・・受信シーケンスパターン比較回路、２４・・
・・・・電源制御部、２５比較シ一ケンスパターン格納
部、２６．２７．２８゜２９、３１．３２・・・・・・
接続線、３０・・・・・・ノくケ、ト交換網、３３・・
・・・・電源入力線。
接続図、第２図は本発明の一実施例を示すブロック図、
第３図（ａ）、 （ｂ）および（Ｃ）は回線網と自動電
源制御器との接続図である。 １・・・・・・そデム、２，２０・・・・・・自動電源
制御器。 ３・・・・・・端末％４・・・・・・通信回線、５・・
・・・・制御インタフェース線、７・・・・・・電源線
、８・・・・・・ホストコンピュータ、９，１１・・・
・・・網制御器、１０・・・・・・公衆通信網、１２、
・・・・・・スイッチ、１３・・・・・・キーボード。 １４・・・・・・受信シーケンスパターン、１５・・・
・・・送受信データ線、２１・・・・・・バッファアン
プ、２２・・・・・・回線同期用ロジ、り回路、２３・
・・・・・受信シーケンスパターン比較回路、２４・・
・・・・電源制御部、２５比較シ一ケンスパターン格納
部、２６．２７．２８゜２９、３１．３２・・・・・・
接続線、３０・・・・・・ノくケ、ト交換網、３３・・
・・・・電源入力線。
Claims (1)
- 【特許請求の範囲】 特定のシーケンスパターンを格納する格納手段と。 外部から供給されるシーケンスパターンと前記特定のシ
ーケンスパターンとを比較し一致したときに一致信号２
ｉ−発生する比較手段と。 前記一致信号の供給に応答して端末への電源供給を制御
する制御手段とを含むことを特徴とする自動電源制御器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072144A JPS60215226A (ja) | 1984-04-11 | 1984-04-11 | 自動電源制御器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072144A JPS60215226A (ja) | 1984-04-11 | 1984-04-11 | 自動電源制御器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60215226A true JPS60215226A (ja) | 1985-10-28 |
Family
ID=13480780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072144A Pending JPS60215226A (ja) | 1984-04-11 | 1984-04-11 | 自動電源制御器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60215226A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8566466B2 (en) | 2002-06-10 | 2013-10-22 | Nxp B.V. | Method and system for switching between subnetwork operation and full network operation |
-
1984
- 1984-04-11 JP JP59072144A patent/JPS60215226A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8566466B2 (en) | 2002-06-10 | 2013-10-22 | Nxp B.V. | Method and system for switching between subnetwork operation and full network operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863653B2 (ja) | 通信装置内蔵マイクロコンピュータ | |
| JPS60215226A (ja) | 自動電源制御器 | |
| JPH11259184A (ja) | 外部インタフェース回路 | |
| JPS62147834A (ja) | 時分割多重伝送システム | |
| JP2893897B2 (ja) | シリアル入出力装置 | |
| JPH06112959A (ja) | 電源制御装置 | |
| JPS6367944A (ja) | 通信制御装置 | |
| JPS5917751A (ja) | デ−タ通信方式 | |
| CA1286788C (en) | Data flow control arrangement for local area network | |
| JP2530361B2 (ja) | 端末機器インタフェ―ス装置 | |
| JPH0630506B2 (ja) | シリアル通信装置 | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| JPH02143793A (ja) | 端末機器インタフェース装置 | |
| JPS6313385B2 (ja) | ||
| JPS6367945A (ja) | 通信制御装置 | |
| JPH0746807B2 (ja) | 時分割多重伝送システム | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPS62123541A (ja) | 受信デ−タバッファ制御方式 | |
| JPH0581173A (ja) | システムバス間ステータス情報転送装置 | |
| KR940005008A (ko) | 에프디디아이(fddi)브리지 시스템에서 프레임 스트리핑 방법 및 회로 | |
| JPH08321838A (ja) | 特定フレームを検出する情報伝送装置 | |
| KR19980057210A (ko) | I²c 버스의 인터럽트 발생 장치 | |
| JPH10177547A (ja) | シリアルデータ通信回路 | |
| JPH09326811A (ja) | 終端抵抗設定装置 | |
| JPS6236935A (ja) | 同期制御切替方式 |