JPS6367944A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複数のネットワーク網に接続され、該接続ネッ
トワーク網の一つを選択してデータ通信を行なう通信制
御装置に接続に関するものである。

［従来の技術］ 公衆通信回線網には、電話回線網以外にも様々な回線網
がある。例えば、国内のパケット交換網であるＤＤＫ−
Ｐ、国際間のパケット交換網であるＶ　ｅｎｕｓ　−Ｐ
　、専用線として利用できる高速ディジタル回線網等で
ある。

従来の複数のネットワーク網に接続され、該接続ネット
ワーク網の一つを選択してデータ通信を行なう通信制御
装置の構成を第７図に示す。

第７図において、１はＲＯＭ３に格納された制御手順に
基づいて本装置全体の制御を司どる中央処理部（以下ｒ
ｃＰＵＪと称す）、２は通信制御部５とＲＡＭ４間にお
いてダイレクト・メモリ・アクセス方式によるデータ転
送制御を行なうＤＭＡＣ，３はリード・オンリ・メモリ
（以下ｒＲＯＭＪと称す）、４はランダム・アクセス・
メモリ（以下ｒＲＡＭＪと称す）、５は例えばｒＡＤＬ
ｃＪ、ｒＨＤＬｃＪ、ｒＭＰｃｃＪ等の伝送制御手順に
従うデータリンクを司どる通信制御部である。６はマル
チプレクサであり、マルチプレクサ６は通信制御部５よ
りの制御信号１４に従いインタフェース回路Ａ−Ｃ（７
，９，１１）のうち１つを選択し、選択したインタフェ
ース回路よりの全ての信号線と、通信制御部５よりの全
ての信号線とを互いに電気的に接続し、非選択のインタ
フェース回路よりの信号線とは離接させるものである。

７は通信制御部５とそデムＡ８を介して接続されるネッ
トワークＡとのインタフェースを司どるインタフェース
回路Ａ、９は通信制御部５とモデムＢＩＯを介して接続
されるネットワークＢとのインタフェースを司どるイン
タフェース回路Ｂ１１１は通信制御部５とモデムＣＩ２
を介して接続されるネットワークＣとのインタフェース
を司どるインタフェース回路Ｃである。

この様にインタフェース回路を各ネットワーク（網）に
合わせて、接続ネットワーク数だけ備え、マルチプレク
サ６によりそのうちの１つを選択し、通信制御部５と接
続する。これによって、用途、費用、時間、場所等の条
件により、最も適した網を選択して通信ができる。

［発明が解決しようとする問題点］ しかし、以上の構成では接続可能なネットワークシステ
ムを追加しようとしてもインタフェース回路及びモデム
の増設だけでは対処できず、マルチプレクサ６の内部回
路変更又は追加が必要となる。このため、実質的に後で
接続ネットワークを追加することは困難であった。この
増設する場合の構成を第８図に示す。図の斜線部分がマ
ルチプレクサ６の追加部分である。

［問題点を解決するための手段］ 本発明は上述の問題点を除去することを目的として成さ
れたもので、この目的を達成する一手段として以下の構
成を備える。

即ち、ネットワークに接続された他の通信制御装置との
通信制御を司どる通信制御手段と、該通信制御手段と各
接続ネットワーク間のインタフェースを司どる接続ネッ
トワーク毎のインタフエース手段と、通信制御手段より
の出力信号を該各インタフェース手段に常時供給する第
１の供給手段と、各インタフェース手段よりの出力信号
を受け取り、前記選択されたインタフェース手段よりの
出力信号のみを選択して出力する選択部を介して通信制
御手段に供給する第２の供給手段とを備える。

［作用］ 以上の構成において、第２の供給手段の選択部は各イン
タフェース手段よりの出力信号のうち、選択されたイン
タフェース手段以外のインタフェース手段よりの出力信
号の出力を高インピーダンス状態とし、通信制御手段へ
は全インタフェース手段よりの出力を並列に供給する。

［実施例］ 以下、図面を参照しながら本発明に係る一実施例を詳細
に説明する。

第１図は本発明に係る一実施例のブロック図であり、第
７図と同様構成については同一番号を附して説明を省略
する。第１図は第７図のマルチプレクサ回路６に変え、
インタフェース選択回路３０を備えている。

このインタフェース選択回路３０の詳細を第２図に示す
。インタフェース選択回路３０において選択制御部３１
は通信制御部５を介してｃｐｕ　ｔにより出力される選
択制御信号１４の指示に従い、ゲート回路Ａ−Ｃ（３２
〜３４）の１つを選択し、選択されたゲート回路は接続
されたインタフェース回路よりの出力信号に対応したレ
ベルの信号を通信制御部５に出力し、選択されていない
ゲート回路はハイ・インピーダンス状態となる。

３２〜３４は上記のトライステート状態となるゲート回
路Ａ−Ｃであり、図示の各ゲート回路は１回路を代表し
て示しているが、原則としてインタフェース回路Ａ　Ｎ
Ｃ（７，９，１１）よりの出力信号線の数のゲート群よ
り構成され、選択制御部３１により選択されたインタフ
ェース回路に接続されたゲートは人力信号レベルに対応
した出力信号レベルを出力するが、選択されていないゲ
ートは出力をハイ・インピーダンス状態に保持する。こ
のゲート回路Ａ−Ｃ（３２〜３４）の具体的回路図を第
３図に示す。第３図においては、煩雑さを避けるためイ
ンタフェース回路が２回路の場合について説明する。

本例においてはインタフェース回路Ａ７はインタフェー
ス条件の接続手順としてＣＣＩ　ＴＴ。

Ｘ、２１．ｂｉｓ、電気的、物理的条件としてＣＣＩＴ
Ｔ、Ｖ、２８．Ｖ、２４の規格に合致する。また、イン
タフェース回路Ｂ９は同じく接続手順としてＣＣＩＴＴ
、Ｘ、２１、電気的、物理的条件としてＣＣＩＴＴ、Ｖ
、１１．Ｘ、２４に合致するインタフェース回路である
。なお、本実施例においては通信制御部５にはデータ通
信用のＬＳＩで、ＣＣＩＴＴ、Ｘ、２１．ｂｉｓの規格
を満足する制御線を装備するＲ６８５６１を使用してい
るが、他のＬＳＩを用いても良いことはもちろんである
。

本実施例では第３図に示す如く、通信制御部５よりの出
力信号ａ、ｂ、ｃはゲートを通らずそのままインタフェ
ース回路に入力され、インタフェース回路よりの出力信
号ａ〜ｉはゲートを介して通信制御部５に人力されてい
る。本例における各信号線ａ　ｚ　ｉに対応する信号名
を下表に示す。

この信号名はいわゆるｒＤＴＥモート」の際の信号名を
示している。

表 ここで、ＣＰＵＩより通信制御部５を介してインタフェ
ース回路Ａ７が選択されると、選択制−髄部３１はゲー
ト回路３２を選択し、信号線ａ　ｙ　ｉは表に示す様に
通信制御部５の信号名と１対１で対応する信号となる。

ここでデータ送信を行なうときには、通信制御部５より
信号線Ｃを介して、本装置及び不図示のＣＰＵＩに接続
された端末装置のレディ信号であるＤＴＲ信号が出力さ
れ、モデムＡ８に本装置の通信動作レディを報知する。

一方、ＤＴＲ信号を受けたモデムＡ８は、ネットワーク
Ａに接続され、通信可能状態であれば信号線５より通信
レディ信号であるＤＳＲ信号を出力する。この状態で不
図示の接続端末装置よりネットワークＡへの送信要求が
ある場合等で、伝送制御手順に従ったプロトコル通信で
ネットワークＡに送信する必要の生じた場合には、ＣＰ
ＵＩは通信制御部５に指示して信号線すより送信要求信
号であるＲＴＳ信号をインタフェース回路Ａ７に送る。

インタフェース回路Ａ７はネットワークＡに送信要求を
出力し、送信可能か否かを調べ、送信可能状態に成れば
送信可信号であるＣＴＳ侶号偏量信制御部ｉに返出力す
る。

これによりネットワークＡへのデータ送出準備が完了し
たため、送信データ信号であるＴＸＤ信号を信号線ａを
介してインタフェース回路Ａ７に送る。この信号はモデ
ムＡ８により変調されて回線１５を介してネットワーク
Ａに送出される。なお、ＴＸＤ信号の送出タイミングは
、モデムＡ８より信号線りを介して送られる送信タイミ
ング信号であるＴＸＣＫ信号に同期させる。

一方、ネットワークＡよりデータを受信する場合には、
信号線５よりＤＳＲ信号が出力され、通信イネーブル状
態時にあり、かつネットワークＡよりキャリヤ信号が受
信されると、データチャネル受信キャリア検出信号であ
るＤＣＤ信号が信号線ｇを介して送られてくる。続いて
信号線ｉより受信タイミング信号であるＲＸＣＫ信号に
同期して、信号線ｄより受信データ信号であるＲＸＤ信
号が送られてくる。このＲＸＤ信号はモデムＡ８により
復調された受信データであり、通信制御部５でこの受信
データの解析を行なう。

次にインタフェース回路Ｂ９が選択された場合の伝送タ
イミングを以下に説明する。

インタフェース回路Ｂ９の場合、ＤＴＲ信号に相当する
信号がないため、信号線Ｃは非接続となり、同様にＣＴ
Ｓ信号及びＤＳＲ信号も必要とされない。しかし、通信
制御部５ではこの信号を監視する機能があるため、常に
イネーブル状態とするため信号線ｅ及び信号線ｆを°’
Ｌｏｗ”レベルに保持する。また、データの送受信のタ
イミングクロックについても単一であり、送信／受信の
区別がなく、モデムＢＩＯよりのタイミングクロック信
号であるＳ信号を信号線りとｉに供給する。

他の制御タイミングはインタフェース回路Ａ７と略同−
であり、データ送信時には信号線すのＣ信号をイネーブ
ル（”Ｌｏｗ”　レベル）として、Ｓ信号に同期させて
送信すべきデータをＴＸＤ信号により送出し、モデムＢ
ＩＯにより変調してネットワークＢに送出する。

データの受信は以下の手順で行なわれる。信号線ｇのＩ
信号がイネーブル（°“Ｌｏｗ”レベル）となると、続
いてネットワークＢより送られ、モデムＢＩＯにより復
調された受信データＲＸＤを、データ送受信タイミング
信号であるＳ信号に同期して受け取ることにより行なわ
れる。

以上の様にして複数のネットワークに対して、インタフ
ェース選択回路３０で選択したインタフ１　　は エース回路、モデムを介して送受信が行なわれることに
なる。これはインタフェース回路ｃ１１とネットワーク
Ｃについても同様である。

ネットワークは多種のものが存在し、また、新たに開発
されている。このため、新たに新規ネットワークに接続
し、データ通信を行ないたい場合も発生する。この場合
における本実施例の接続ネットワーク増設方法を説明す
る。

本実施例においては、通信制御部５より各インタフェー
ス回路への信号線は直接そのまま接続し、各インタフェ
ース回路よりの信号線はゲートを介して通信制御部５に
送られるため、非常に容易に増設することができる。

第３図に示す構成に加え新たになネットワークへの接続
のための構成を増設した場合のインタフェース選択回路
のブロック図を第４図に示す。

本実施例では増設すべきネットワークに増設モデム１９
及び対応する増設インタフェース回路１８を配設し、増
設インタフェース回路１８と通信制御部５との間に単に
ゲート回路３５を増設するのみで良い。このため、従来
の第８図に示すマルチプレクサ回路３を使用した場合の
様に、増設の都度マルチプレクサ回路３の全体構成を変
更する必要がなく、既存構成には何らの変更をも必要で
なく、選択制御部３１よりのゲート選択信号の供給のみ
で足りる。

このため、各インタフェース回路及びゲート回路を一体
として１つのブロックに構成し、これを１つのボード（
基板）上に配置しても良い。このように構成した例を第
５図に示す。第３図と同じ構成については同一番号を附
してあり、共通部分の説明は省略する。

　　ｂ 第５図において、５１〜５３は各ブロックＡ。

Ｂ、Ｃの識別のための識別レジスタＡ−Ｃ１５５は内部
バス、５６は各インタフェース回路より通信制御部５へ
の入力バス、５７は通信制御部５より各ブロックのイン
タフェース回路への出力バスである。

以上の構成における識別レジスタは１６ビツト構成であ
り、下位８ビツトでボード位置を示し、上位８ビツトで
接続されるネットワークの種別（インタフェース回路識
別）情報を示している。

下位の８ビツトのｂｏ〜ｂ７がそれぞれボード位置を示
し、例えばコネクタ１〜コネクタ８がそれぞれｂ　ｏ　
”　ｂ　７に対応しており、コネクタ挿入位置に従い対
応するビット位置をオンとする。これは、例えばボード
上にディツブスイッチ等を配設し、このディップスイッ
チのセット状態により判別するか、又はセット位置によ
り自動的に定められる構成としても良い。

第５図の例であれば、Ａがｂ　ｏ　ｓ　Ｂがｂｌ、Ｃが
ｂ２にそれぞれ対応する。この場合の識別レジスタの構
成例を第６図に示す。

この構成では通信制御開始に先立ち、ＣＰＵＩで内部バ
ス１３（５５）を介して識別レジスタＡ５１〜識別レジ
スタＣ５３を読み出し、挿入位置及びインタフェース回
路の種別を解析し、解析内容をＲＡＭ４に保持し、必要
とするネットワークと通信する場合に、所望のボードを
選択すべく選択制御部３１に指示してゲート回路を制御
する。なお、この場合には特別の選択制御部３１を設け
ず、ＣＰＵ１より内部バス５５を介してボード選択信号
を供給し、ゲート回路を制御しても良い。

以上説明した様に本実施例によれば、接続するネットワ
ークシステムを新たに追加する場合に、既存の回路の変
更なしに容易にインタフェースを増設することができる
。また、このインタフェース部を１枚のボード（基板）
上に構成することにより、インタフェースの増設を予め
備えられたコネクタに当該ボードを挿入、セットするの
みで行なうことができ、かつボード上にインタフェース
回路の種別や挿入位置等を識別する情報を保持し、ＣＰ
Ｕに転送可能な構成とすることにより、手軽に必要なイ
ンタフェース部を追加、削除することができ、あらゆる
ニーズに迅速に答えることができる。

［発明の効果］ 以上説明したように本発明によれば、接続するネットワ
ークシステムを新たに追加する場合に、既存の回路の変
更なしに容易にインタフェースを増設することができる
。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロック図、第２図は
第１図のインタフェース選択回路の詳細ブロック図、 第３図は第２図の具体的回路図、 第４図は本実施例におけるインタフェース増設時の構成
図、 第５図は本発明に係る他の実施例のブロック図、 第６図は第５図に示す識別レジスタの構成図、第７図は
従来の通信制御装置のブロック図、第８図は従来の通信
制御装置におけるインタフェース増設を説明する図であ
る。　。 図中、１・・・ＣＰＵ、２・・・ＤＭＡＣ，３・・壷Ｒ
ＯＭ、４・・・ＲＡＭ、５・・・通信制御部、６・・・
マルチプレクサ、７，９，１１．１８・・・インタフェ
ース回路、８，１０，１２．１９・・・モデム、３０・
・・インタフェース選択回路、３１・・・選択制御部、
３２〜３５・・・ゲート回路、５１〜５３・・・識別レ
ジスタである。

Claims (2)

【特許請求の範囲】
1. （１）複数のネットワーク網に接続され、該接続ネット
   ワーク網の一つを選択してデータ通信を行なう通信制御
   装置において、ネットワークに従つた通信制御手順に従
   い接続された他の通信制御装置との間の通信制御を司ど
   る通信制御手段と、接続ネットワーク網毎に前記通信制
   御手段と当該接続ネットワーク間のインタフェースを司
   どるインタフェース手段と、前記通信制御手段よりの出
   力信号を該接続ネットワーク毎のインタフェース手段に
   常時供給する第１の供給手段と、前記各インタフェース
   手段よりの出力信号を受け取り、前記選択されたインタ
   フェース手段よりの出力信号のみを選択して出力する選
   択部を介して前記通信制御手段に供給する第２の供給手
   段とを備えることを特徴とする通信制御装置。
2. （２）第２の供給手段は各インタフェース手段よりの出
   力信号のうち選択されたインタフェース手段以外のイン
   タフェース手段よりの出力を高インピーダンス状態とし
   、選択されたインタフェース手段よりの出力のみ通信制
   御手段に供給することを特徴とする特許請求の範囲第１
   項記載の通信制御装置。