JPS6410977B2 - - Google Patents

Description

【発明の詳細な説明】

〔技術分野〕 本発明はデータ通信に係り、特に複数の通信プ
ロトコルを取扱う通信アダプタに係る。 〔先行技術〕 近年、遠隔端末間のデイジタル・データ通信が
とみに利用されており、特にオフイス間の通信が
盛んである。このような通信は一般に電話回線又
はそれと等価な狭帯域通信路を介して行われる。
通信を行う各端末には、通信路（チヤンネル）を
介するデイジタル・データ伝送のためのモデムが
設けられているのが普通である。しかしながら、
データ通信の発達に伴い、互換性のない多数の通
信プロトコルが採用されるようになつてきた。或
るプロトコルで動作するように設計された端末
は、同じプロトコルを利用する端末としか通信で
きない。これは、データ通信システムの拡張を妨
げる要因となる。 現在使用されている主要な通信プロトコルはこ
れからも使用され続けるものと考えられるから、
相手側の端末がどのような通信プロトコルを利用
していても、その端末と適切に通信し得るように
するための何らの手段を講じておく必要がある。 〔本発明の要約〕 本発明の目的は、端末のプロセツサとモデムと
の間において複数の通信プロトコルを取扱う通信
アダプタを提供することにある。 本発明の通信アダプタは、データ母線及び制御
母線を含むプロセツサ入出力インターフエースを
介してプロセツサと接続される。データ母線とモ
デムとの間には、非同期プロトコル又は２進同期
プロトコルのもとでのデータ伝送を制御する非同
期／２進同期制御回路、及びSDLC（HDLC）プ
ロトコルのもとでのデータ伝送を制御するSDLC
制御回路が接続される。これらの制御回路は、プ
ロセツサからの指令信号を受取るために、制御母
線に含まれる少なくとも１本の制御線にも接続さ
れる。 本発明の通信アダプタは、上述の２つの制御回
路の他に、プロセツサ及び遠隔端末間のデータ伝
送のために選択されたプロトコルに適するクロツ
ク信号を与えるクロツク選択回路を有する。この
クロツク選択回路は、プロセツサから少なくとも
１本の制御線を介して指令信号を受取り、選択さ
れた速度のクロツク信号を上述の制御回路へ供給
する。 〔実施例の説明〕 本発明に従う通信アダプタの構成を第１図に示
す。図には示していないが、通信アダプタ１０は
ワーク・ステーシヨン（例えばワード処理ユニツ
ト）のプロセツサとモデムとの間に接続され、こ
のプロセツサと遠隔端末との間の直接データ伝送
を制御する。 通信アダプタ１０は、プロセツサ入出力インタ
ーフエースを構成する母線１２及び１４を介して
プロセツサに接続される。母線１２は主としてデ
ータを転送し、母線１４は主として制御情報を転
送する。これらの母線１２及び１４は複数の線か
ら成つており、通信アダプタ１０の種々のユニツ
トとワーク・ステーシヨンのプロセツサとの間で
データや指令信号などを転送する。 母線１２及び１４には母線制御回路１６が接続
されている。母線制御回路１６は、母線１２及び
１４を介して転送される信号の方向付けを制御す
る。 通信アダプタ１０において、母線１２及び１４
並びに母線制御回路１６を介してプロセツサと通
信するのは、タイマ回路１８、プログラマブル周
辺インターフエース（PPI）回路２０、非同期／
２進同期制御回路２２、及びSDLC／HDLC制御
回路２４である。本実施例では、これらの回路と
してインテル社の8253（タイマ回路１８）、8255
（PPI回路２０）、8251（非同期／２進同期制御回
路２２）及び8273（SDLC／HDLC制御回路２４）
が使用されている。 PPI回路２０はクロツク選択指令信号を発生
し、線３０を介してクロツク選択回路３２へ供給
する。線３０は実際には２本の線である。 タイマ回路１８はデータ伝送レートのｎ倍のレ
ートを有するクロツク信号を発生し、線２６を介
してSDLC／HDLC制御回路２４へ供給する。
SDLC／HDLC制御回路２４は、線２６からクロ
ツク信号を受取つて線３３へデータ・クロツク信
号を発生するデイジタル位相ロツク・ループ
（DPLL）を含む。このデータ・クロツク信号は
クロツク選択回路３２へ供給される。 タイマ回路１８は３つの内部セクシヨンを有し
ている。そのうちセクシヨン０及び２はクロツク
選択回路３２に接続され、セクシヨン１はPPI回
路２０に接続される。 クロツク選択回路３２は送信クロツク信号及び
受信クロツク信号を各々線３４及び３６に発生す
る。これらのクロツク信号は非同期／２進同期制
御回路２２及びSDLC／HDLC制御回路２４の両
方へ入力される。 PPI回路２０には線４０及び４２を介して遷移
検出回路３８が接続されている。遷移検出回路３
８は、通信アダプタ１０内のモデム・インターフ
エース母線４４を介して転送される信号及び指令
の状態遷移を検出する。 母線４４はPPI回路２０、非同期／２進同期制
御回路２２、SDLC／HDLC制御回路２４及び遷
移検出回路３８に接続されている。プロセツサと
遠隔端末との間のデータ伝送は、母線１２では並
列形式で行われ、母線４４では直列形式で行われ
る。 母線４４にはラツプ論理回路５０も接続されて
いる。PPI回路２０は、線５２を介してラツプ論
理回路５０へ指令信号を供給する。PPI回路２０
は更に線５４を介してデユアル・モデム・スイツ
チ５６にも指令信号を供給する。ラツプ論理回路
５０はモデム・インターフエース母線５８を介し
てスイツチ５６に接続される。 EIAインターフエース回路（RS232）６０も母
線６２を介してスイツチ５６に接続される。モデ
ム（図示せず）は母線６４を介してスイツチ５６
に接続され、更に母線６６を介してEIAインター
フエース回路６０に接続される。 通信アダプタ１０を構成する各ユニツトの詳細
は第２図〜第１７図に示されている。これらの図
において、同じ記号が付されている端子同志を相
互に接続することにより完全な通信アダプタ１０
が構成される。第２図中の７０は、通信アダプタ
１０を実装する回路カード上のコネクタを構成す
るパツドを表わしている（他の図も同じ）。 第２図〜第４図は母線制御回路１６の詳細を示
したものである。第２図及び第４図において、ワ
ーク・ステーシヨンのプロセツサとの接続は頭文
字“Ｓ”を有するコネクタ端子を介して行われ
る。第４図に示されている線７２及び７４はプロ
セツサからの16ビツトの入力データ線を表わし、
データ母線１２に含まれる。通信アダプタ１０に
おけるデータ母線１２の残りの部分（８ビツト
幅）は線Ｄ０〜Ｄ７である。 第５図はPPI回路２０のピン接続を詳細に示し
ている。 第６図は非同期／２進同期制御回路２２のピン
接続及び関連する論理回路を示している。この制
御回路２２はUSART（Universal Synchronous
Asynchronous Receiver Transmitter）とも呼
ばれる。 第７図はSDLC／HDLC制御回路２４のピン接
続及び関連する論理回路の詳細を示している。 第８図はクロツク選択回路３２の詳細を示して
いる。 第９図はタイマ回路１８のピン接続の詳細を示
している。 第１０図は遷移検出回路３８の詳細を示してい
る。 第１１図はラツプ論理回路５０の詳細を示して
いる。 第１２図及び第１３図はデユアル・モデム・ス
イツチ５６の詳細を示している。 第１４図及び第１５図はEIAインターフエース
回路６０の詳細を示している。 通信アダプタ１０は種々の回路要素間で選択さ
れたタイミング信号を必要とする。これらのタイ
ミング信号は第１６図のタイミング回路から発生
される。 第１７図は、タイマ回路１８に関連して動作し
クロツク信号を分周する分周回路の詳細を示して
いる。 通信アダプタ１０に使用される種々の論理モジ
ユールの型番とその機能を下記の表に示す。な
お、型番の最初の“74”は図面では省略してあ
り、またANDやORなどの周知の論理回路につい
ては型番自体を省略してある。

【表】

【表】 次に通信アダプタ１０の動作について説明す
る。遠隔端末との通信を設定するため、プロセツ
サはまず母線１２及び１４を介して指令信号を送
ることにより、所望の通信プロトコルを選択す
る。本実施例で使用可能なプロトコルは、非同
期、２進同期及びSDLC／HDLCである。非同期
通信プロトコルにおいては、制御回路とモデムの
間をクロツク信号が転送されることはないが、２
進同期及びSDLC／HDLCの各プロトコルにおい
ては、このようなクロツク信号の転送が行われる
こともある。プロセツサからの制御指令はタイマ
回路１８、PPI回路２０、非同期／２進同期制御
回路２２及びSDLC／HDLC制御回路２４へ送ら
れる。タイマ回路１８及びPPI回路２０へ送られ
た指令は、設定中の通信パスを介するデータ伝送
のためのクロツク・レートを選択する。 タイマ回路１８（第９図）は、本実施例では
8253を使つている。8253は３つのカウンタ・セク
シヨンを含んでおり、ピン１０，１３及び１７へ
それぞれの出力を供給する。実際のデータ送受信
に使用されるのは、ピン１０から出力されるデー
タ・クロツク信号−32XCLKである。この信号の
クロツク・レートはプロセツサにより指定され
る。 PPI回路２０（第５図）を構成する8255は３つ
のポートＡ、Ｂ及びＣを含んでいる。ポートの選
択はピン８及び９へ入力されるアドレス信号＋
A1／A2により行われる。本実施例では、ポート
Ａはモード１の入力ポートとして働き、ポートＢ
はモード０の出力ポートとして働き、ポートＣは
ポートＡ及びＢのための制御信号を供給する。ク
ロツクを選択する場合、プロセツサはデータ母線
１２を介してPPI回路２０へ指令信号を送る。こ
の時、制御母線１４上の書込み信号−WRは低レ
ベルにされ、アドレス信号＋A1／＋A2はポート
Ｂ、すなわちモード０の出力ポートを指定するよ
うに設定され、チツプ選択信号−CS8255はPPI
回路２０を活動化すべく低レベルにされる。PPI
回路２０は、低レベルの書込み信号−WR及びチ
ツプ選択信号並びにポートＢを指定するアドレス
信号＋A1／＋A2に応答して、データ母線１２上
の信号をポートＢのラツチ（図示せず）に取込
み、そこからクロツク選択指令信号として＋
CKSELA及び＋CKSELBをピン２０及び２１へ
出力する。本実施例では、クロツク選択指令信号
は２ビツトであるから、４種類のクロツク選択が
可能である。このクロツク選択指令信号はクロツ
ク選択回路３２へ送られる。 クロツク選択回路３２は、第８図に示すよう
に、４ビツト２進カウンタLS１６１及び２回路
４−１マルチプレクサLS１５３で構成されてい
る（第８図の下側に示されているのはリセツト及
びテストのための回路であり、クロツク選択には
直接関係しない）。LS１５３は、ピン２及び１４
上の信号に応じて、ピン３〜６のうちの１つをピ
ンクに接続し、ピン１０〜１３のうちの１つをピ
ン９に接続する。本実施例では、ピン２及び１４
へ入力されたクロツク選択指令信号により選択さ
れたクロツク信号は、受信クロツク−RXCLK及
び送信クロツク−TXCLKとしてそれぞれピン７
及び９から出力される。受信クロツクは、第１３
図のデユアル・モデム・スイツチ５６からピン６
へ供給されるクロツク信号−BMRXCLK、LS１
６１からピン３及び５へ供給される反転出力、並
びにタイマ回路１８からピン４へ供給されるクロ
ツク信号32XCLKの中から選択され、送信クロツ
クは、デユアル・モデム・スイツチ５６からピン
１０へ供給されるクロツク信号−BMTXCLK、
タイマ回路１８からピン１１へ供給されるストロ
ーブ信号＋STROBE、タイマ回路１８からピン
１２へ供給されるクロツク信号32XCLK、及び
LS１６１からピン１３へ供給される反転出力の
中から選択される。２ビツトのクロツク選択指令
信号＋CKSELA及び＋CKSELBは、00の時はピ
ン６及び１０を選択し、01の時はピン５及び１１
を選択し、10の時はピン４及び１２を選択し、11
の時はピン３及び１３を選択する。ピン３，５お
よび１３へ反転出力を供給するLS１６１は４ビ
ツトの２進カウンタであり、SDLC／HDLC制御
回路２４からデータ・クロツク信号DPLLをピン
１に受取る度にクリアされて、タイマ回路１８か
らのクロツク信号32XCLKにより増分される。カ
ウンタ出力はLS１６１のピン１１（最上位ビツ
トに対応）から反転器を介して取出される。従つ
て、LS１５３のピン３，５及び１３は、LS１６
１のカウントが０から７までの間は高レベルの信
号を受取り、カウントが８に達すると低レベルの
信号を受取る。この信号は、LS１６１のイネー
ブル端子であるピン７にも供給されるので、LS
１６１はカウントが８に達する度に停止される。
プロセツサは、どのクロツクを使用するかに応じ
て、クロツク選択指令信号＋CKSELA及び＋
CKSELBを適切に設定する。LS１５３からの受
信クロツク−RXCLK及び送信クロツク−
TXCLKは制御回路２２及び２４へ供給される。
プロセツサは、実際の通信に先立つて選択した制
御回路２２又は２４へデータを送る。 通信アダプタ１０が選択されたプロトコル及び
選択されたクロツク・レートのもとで動作するよ
うに初期設定されてしまうと、母線１２を介する
並列データ転送及び母線４４の特定の線を介する
直列データ転送が行われる。このため、制御回路
２２及び２４は何れも直並列変換回路及び並直列
変換回路を有している。 遷移検出回路３８は、母線４４に含まれる制御
線の状態を監視している。状態遷移が検出された
場合には、データ・フローの制御のためにプロセ
ツサによる応答が要求される。 ラツプ論理回路５０は送信データを検査すると
きに付勢されて母線４４に含まれる送信データ線
を同じ母線４４に含まれる受信データ線に結合す
ることにより、送信データを制御回路２２及び２
４に戻す。その結果、制御回路２２及び２４並び
にプロセツサは、送信したデータと母線４４から
戻されてきたデータとを比較することにより、回
路動作を検査できるようになる。ラツプ論理回路
５０は検査モードでない場合には、母線４４とデ
ユアル・モデム・スイツチ５６に接続された母線
５８とを直結するだけである。 SDLC／HDLC制御回路２４は、母線４４から
の受信データ流を監視して、位相ロツクされたデ
ータ・クロツク信号を発生するDPLLを含んでい
る。このデータ・クロツク信号は線３３を介して
クロツク選択回路３２へ入力され、通信アダプタ
１０が２進同期プロトコルのもとで動作している
場合には、非同期／２進同期制御回路２２で利用
される。 デユアル・モデム・スイツチ５６は、母線５８
上のデータをEIAインターフエース回路６０又は
線６４に接続された内部モデムの方へ向ける。 EIAインターフエース回路６０は、母線６２か
らのTTLレベルをEIA RS232インターフエース
標準によつて定義されている電圧レベルに変換す
る。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図、第
２図乃至第１７図は第１図の実施例で使用される
各種論理回路の回路図である。

Claims (1)

1. 【特許請求の範囲】 １ プロセツサとモデムの間に接続される通信ア
   ダプタであつて、 (イ) 前記プロセツサからの指令信号に応答して非
   同期通信又は２進同期通信を制御する第１制御
   回路と、 (ロ) 受信データからデータ・クロツク信号を発生
   するためのクロツク回復手段を含み、前記プロ
   セツサからの指令信号に応答して同期データ・
   リンク通信を制御する第２制御回路と、 (ハ) 前記プロセツサからの指令信号に応答して特
   定のクロツクを選択するクロツク選択指令信号
   を発生する手段と、 (ニ) 所定レートのクロツク信号を発生するタイマ
   回路と、 (ホ) 前記第２制御回路からのデータ・クロツク信
   号及び前記タイマ回路からのクロツク信号を受
   取り、これらのクロツク信号のうち前記クロツ
   ク選択指令信号によつて選択されたクロツク信
   号を前記第１制御回路及び前記第２制御回路へ
   供給するクロツク選択回路と、 を具備する通信アダプタ。