JP2619725B2 - ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム - Google Patents

Description

【発明の詳細な説明】 発明の背景 1.発明の分野。

この発明は高速ネットワークシステムに関し、かつよ
り特定的には、そのようなネットワークのためのステー
ションの動作モードを構成および再構成するための方法
および装置に関する。

2.先行技術。

オフィスおよび工場の応用においてローカルエリアネ
ットワーク（LANS）がますます用いられている。いくつ
かのLANプロトコルが現在利用可能であるが、並列処
理、産業用制御、相互ネットワーク、およびリアルタイ
ム音声およびビデオシステムにおける応用はそれらの現
在利用可能なものを越えるデータ速度を必要とする。

アメリカ規格協会（ANSI）のX3T9委員会は、増加した
ネットワーク帯域幅を供給するためにファイバ分布型デ
ータインターフェイス（FDDI）ネットワーク標準を規定
した。ファイバ分布型データインターフェイス（FDDI）
ネットワークは光ファイバの２つのリングを用いて500
に上るステーションまたはノードをネットワークへ相互
接続する。データはリング上を逆回転し、かつ時間決め
された（timed）トークンパッシングアクセスプロトコ
ルを用いる。デュアルリングアプローチは、ケーブル障
害およびステーション、またはノード故障に起因する問
題を最小にするために用いられる。ファイバオプティッ
クリングそれ自体は各々近隣ノード間の一連の直通（po
int−to−point）接続からなり、そこにおいて各ノード
は成功裏に動作するようにネットワークに対してデータ
を繰返さなくてはならない。１次リングはデータ伝送の
ために用いられる。２次リング（時に冗長リングと呼ば
れる）もまたデータ伝送のために用いられるが、ケーブ
ルリンクまたはステーションの故障の事象においてはバ
ックアップリングとしても機能する。リングの各々は秒
あたり100Mビットの帯域幅を有する。

FDDI標準は４つの別個のプロトコル層を特定する： 媒体アクセス制御（MAC）層はネットワーク内の様々
なステーション間でネットワーク内でデータを伝送する
権利を選択的に配分する。MAC層は、特定のステーショ
ンが予測可能な量の時間内にリング上で最小量の情報を
伝送できることを確実にすることによって効率的なデー
タの伝送を保証する特殊時間決めされたトークンプロト
コルを規定する。

物理プロトコル（PHY）層は4B/5Bと呼ばれるグループ
コード化アルゴリズムおよび弾性バッファを規定し、そ
れはネットワークとステーションとの間のデータ同期を
維持する。

物理媒体依存（PMD）層は標準の実現化のために用い
られる光ケーブル、送信器、受信器およびコネクタを規
定する。

ステーションマネージメント（SMT）層は帯域幅配分
および障害隔離方法を規定し、ステーション内のPMD、P
HY、およびMAC層の活動を統合し、かつネットワーク内
の近隣の物理リンクを管理する。

FDDI標準は１次リングにおける線障害の場合にバック
アップとして働く２次リングを伴う２つの逆回転リング
を必要とする。物理接続層PMDはネットワークファイバ
オプティックケーブルに対して２対の接続を提供し、そ
れらは１次イン/1次アウトおよび２次インおよび２次ア
ウトである。デュアルリング構成を実現するために、イ
ンターフェイス装置は、１次光リングケーブルから入力
信号PIを受取るための受信器、および１次光リングケー
ブルへ出力信号POを送るための送信器、また同様に、２
次光リングケーブルから入力信号SIを受取るための受信
器、および２次光リングケーブルへ出力信号SOを送るた
めの送信器、を含む。

FDDI標準は２つの型のステーションまたはノードを特
定し、それらはデュアルアタッチおよびシングルアタッ
チステーションである。デュアルアクセスステーション
（DAS）はFDDIネットワークの１次および２次リングの
両方に直接装着し、かつデュアルMACアーキテクチャ、
またはシステム構成を用いることによって２次リングの
特別な秒あたり100Mビット帯域幅を利用する。

他方、シングルアタッチステーション（SAS）は集信
装置によって単一のリングヘのみ接続する。集信装置は
特殊デュアルアタッチステーションであり、それはデュ
アルリングに装着するだけでなく、それはまた物理星形
回路網トポロギを容易にするために複数ポートを有す
る。

情報経路の冗長性は様々なケーブルおよび装置障害状
態を取扱うためにFDDIステーションの設計において大変
重要な考慮すべきことである。すべてのデュアルアタッ
チステーションは両方のリング上で情報を繰返す。その
結果として、ネットワークにキーサービスを提供する或
る局、たとえばファイルサーバ（servers）など、が好
ましくはデュアルアタッチステーションでありそれらの
冗長伝送能力を利用する。

他方、移動度は位置を変更するコンピュータワークス
テーションまたはパーソナルコンピュータの接続のため
の重要な考慮すべきことである。シングルアタッチステ
ーションはオフィスなどの環境において有益であり、そ
こでは移動度は重要なシステム設計の考慮すべき事柄で
ある。シングルアタッチステーションのネットワークへ
の接続のための通信装置は、ノマディック（nomadic）
ステーションが接続を断つときネットワークを遮断し、
かつまたステーションの再接続で各シングルアタッチス
テーションが正しく動作していることを確かめるように
働く。

シングルアタッチFDDIステーションは単一のPHY/PMD
対と組合わされる単一のMACを有する。デュアルアタッ
チステーションは最小、１つのMACおよび２つのPHY/PMD
対を含む。デュアルMACを用いることによって、デュア
ルアタッチステーションは２次リングによって提供され
る特別な帯域幅を利用し得る。

様々なローカルエリアネットワークトポロギが２つの
異なる型のFDDIステーションで得られる。たとえば、ツ
リー型トポロギを支持するために、シングルアタッチワ
イヤリング集信装置はネットワークに対して第２段（se
cond−tier）接続を提供する。付加的な段、またはレベ
ルが第２の段接続への別の集信機の接続によって導入さ
れる、などである。

FDDI標準は、デュアルアタッチステーションが様々な
モードで動作して、光ケーブルのうちの１つまたはネッ
トワーク上のステーションのうちの１つにおける障害状
態に応答してネットワークがそれ自体を再構成するよう
に適応させる。

電気的パワーがFDDIステーション、またはノードから
除去されるとき、明白な障害が起こる。その場合、FDDI
ノードは光バイパス継電器を装備され、それは１次リン
グ光信号を１次光入力端子から１次リング光出力端子へ
直接伝える。類似の光バイパス継電器が２次光リングの
ために用いられる。FDDI標準は３つに上る連続する局が
光学的にバイパスされることを許容する。

FDDIステーションの所望の特徴は様々なケーブルリン
クおよびノード故障状態を適応させるためにステーショ
ンを再構成する能力であろう。

発明の要約 この発明の目的は、リングの故障またはノードの故障
を適応させるための構成に対してデュアルリングローカ
ルおよびネットワークステーションを容易に構成するた
めの装置を提供することである。

この発明の別の目的は、便利に選択されかつグループ
化されてローカルエリアネットワークステーションを構
成および再構成するための融通の利くアーキテクチャを
提供するモジュールを提供することである。

この発明の別の目的は、パーソナルコンピュータのた
めのプラグインカード上で実現されるローカルエリアネ
ットワークステーションを提供することである。

この発明のこれらおよび他の目的に従って、デュアル
リングローカルエリアネットワーク内で様々なデータ経
路を再構成するための装置が提供される。ネットワーク
ステーションは、たとえばアドバンスト・マイクロ・デ
ィバイシズ・インコーポレーテッド（Advanced Micro D
evices,Inc.）によって提供される、下記に説明されるF
DDIネットワーク集積回路のそれの商標であるSUPERNET
ファミリなどにおける或る回路などの、多数の異なる回
路を含む。Am79C83 FORMACはFDDI媒体アクセスコント
ローラMAC機能を実現する。Am7984送信器およびAm7985
受信器は集合的にENDECを提供してFDDI PHY機能を実現
する。プラグを挿入された印刷回路モジュール、たとえ
ばPC/ATなどのパーソナルコンピュータとしてデュアル
リングFDDIローカルエリアネットワークステーションを
実現するために、様々な他のエレメント、たとえば光デ
ータリンクコンポーネント、ATバスインターフェイス回
路、バッファメモリインターフェイス回路、CMT論理回
路、およびFDDI構成インターフェイス回路が必要であ
る。この発明はこれらのコンポーネントをインターフェ
イスしかつ利用して再構成可能ネットワークステーショ
ンを提供する、この発明は一般的に、印刷回路基板また
はいかなる特定の型のモジュールにも制限されない。こ
の発明は、プラグイン回路モジュールまたはカード、そ
れらは、たとえば、アドバンスト・マイクロ・ディバイ
シズ・インコーポレーテッドによって製造されるFASTカ
ードを用いるパーソナルコンピュータにおけるローカル
エリアネットワークのためのステーションの実現化例に
特定的に適用可能である。

デュアルアクセスステーションはデュアルリングケー
ブルの１次リングおよび２次リングの両方に対してアク
セスを有する。デュアルリングネットワークのためのデ
ュアルアクセスステーションに対して、各々がMAC、END
ECおよび相互接続バスを含む第１モジュールおよび第２
モジュールが供給される。ENDECはそれぞれ１次リング
の１つの導体および２次リングの１つの導体に接続され
る。各モジュールはまたそれぞれの相互接続バスから或
る信号を選択するためのマルチプレクサを有する。ラッ
チがまたバス内へ、特定的にはRB/TBバス内へ信号を与
えるために設けられ、それは第2MACに対する受取バスお
よび第2ENDECのための伝送バスである。マルチプレクサ
およびそれぞれのMACおよびENDECを介するデータ経路を
制御するための手段がまた設けられて、或る動作モード
においてネットワークステーションを選択的に構成す
る。構成の制御、つまり、データ経路の選択は、たとえ
ばホストコンピュータまたは回路カード上のノードプロ
セッサからもたらされる。クロック信号選択論理がまた
ローカルクロックまたは外部基準クロックの間の選択の
ために設けられ、それはたとえばモジュールのうちの１
つから提供される。加えて、クラスＢシングルアタッチ
ステーションとして働く別のモジュールの付加で、ステ
ーションは集信装置として機能する。

この発明の特定の局面において、デュアルリングロー
カルエリアネットワークステーションのためのネットワ
ークステーションコンポーネントはパーソナルコンピュ
ータのための回路カードなどの２つの回路モジュールに
分割される。カードはジャンパケーブルによって接続さ
れる。

この発明の別の局面に従うと、様々なステーション構
成に対するモジュール、またはビルディングブロックが
設けられる。モジュールはバスによって接続されるMAC
およびENDECを含む。バス上の或る信号がマルチプレク
サの制御によって選択される。バスへの入力はラッチ回
路を介する。上記で説明されたように、第２のモジュー
ルは第１のモジュールと結合されてデュアルリングネッ
トワークステーションを形成する。

好ましい実施例の詳細な説明 今、この発明の好ましい実施例に関して参照が詳細に
なされ、それの例が添付の図面に示される。この発明は
好ましい実施例に関連して説明されるであろうけれど
も、それらはこの発明をそれらの実施例に制限すること
を意図するものではないと理解されるであろう。対照的
に、この発明は代替例、修正および均等物を含むと意図
され、それらは前掲の特許請求の範囲によって規定され
る発明の精神および範囲内に含まれるであろう。

図面の第１図を今参照すると、標準FDDIステーション
のブロック図が示され、それはコンポーネント集積回路
の相互接続によって実現され、それはカリフォルニア
州、サニィベイル（Sunnyvale、California）のアドバ
ンスト・マイクロ・ディバイシズ・インコーポレーテッ
ドによって提供されるFDDI標準のための集積回路のスー
パネットファミリとして提供される。ファイバ分布型デ
ータインターフェイス（FDDI）とも名付けられる、ANSI
X3T9.5仕様は超高速ネットワークで装置を相互接続す
る手段を規定する。ファイバオプティックケーブルを介
して100Mbpsのデータ速度で動き、提案された標準は、
エサーメット（Ethermet）の10倍の速度、優れた雑音免
疫性、および時間決めされたトークンパッシングプロト
コルを提供し、それはネットワークへの各ノードアクセ
スを保証する。５チップSUPERNETファミリは標準に合い
かつ様々な付加的なシステム特徴を提供する。SUPERNET
アーキテクチャは、多くのネットワークプロトコルに共
通であるバッファマネージメント機能を２つのチップ、
Am79C81 RAMバッファコントローラ（RBC）12およびAm7
9C82データ経路コントローラ（DPC）14に分割する。RBC
12はDMAチャネルを提供し、かつネットワークバッファ
メモリ16へのアクセスをアービトレート（arbitrate）
し、DPC14はバッファメモリ16と媒体との間のデータ経
路を制御する。FDDIリンク層に対して特定の機能がAm79
C83ファイバオプティックリング媒体アクセスコントロ
ーラFORMAC18内にパッケージされる。ANSI標準によって
規定される物理層タスクは２チップエンコーダ／デコー
ダ機能20（Am7984ENDEC送信器、またはETX22、およびAm
7985ENDEC受信器24、またはERX）および光学データリン
ク（ODL）によって行なわれる。図に示されるノードプ
ロセッサ（NP）26はチップではないがしかしSUPERNETを
監督するための複雑化されたコントローラである。バッ
ファメモリは、それがホスト28コンピュータと媒体30と
の間をインターフェイスを介して通過するとき、データ
の一時記憶のために用いられる。SUPERNETチップセット
の１次機能はホストコンピュータとネットワーク媒体と
の間のインターフェイスとして働くことであり、データ
を伝送しかつそれを並列形式（ホストにおいて）と直列
形式（媒体において）の間で変換する。

システムデータ経路 ノードはネットワーク媒体30から直列形式でデータを
受取る。光学データリンク32、34は媒体に対してインタ
ーフェイスし、かつERXはエンコードされた流れからロ
ッキング情報を抽出し、それをFORMAC上へ通過させる。
FORMACはＹバス36上で８ビット並列データをDPC14へ送
る。DPCはＤバス38と呼ばれる32ビット並列バスへこれ
を変換し、かつRBC12は16ビットADDRバス上にアドレス
をセットアップしてバッファメモリ内にパケットをスト
アする。

このデータは最終的に32ビットＤバス38上をホストプ
ロセッサへ送られる。ホストプロセッサは32ビット幅で
あると仮定され、もしこれがそうでなければ、そのとき
いくつかのインターフェイス論理がバス幅を整合するた
めに用いられる。16または32ビット幅システムであって
もよいノードプロセッサ（NP）はNPバスと呼ばれる16ビ
ットバスを介してRBC、DPC、FORMACおよびETXへインタ
ーフェイスする。NPは典型的にはこのバスを初期化およ
び制御のために用いる。加えて、NPはまたもしそれが所
望であれば32ビットのＤバスを介してメモリへ直接接続
され得る。

RBC、DPCおよびFORMAC上に設けられる制御およびハン
ドシェイク線があり、すべてのバス上のデータの流れの
方向を決める。

システムコンポーネント ホストシステム。「ホスト」という用語は、それにネッ
トワークインターフェイスが装着されるいかなるメイン
フレーム、ワークステーション、ミニコンピュータまた
はコンピュータ周辺装置（たとえばディスクドライブま
たはプリンタ）を意味するためにここで用いられる。大
きなシステムにおいて、パワフルなNPが様々なネットワ
ーク特定仕事をオフロードするために用いられてもよ
い。より簡単なシステムにおいて、ホストおよびNPは同
じであり、ホストコンピュータがすべてのNP機能を行な
うことを意味する。低コストシステムが典型的にはこの
構成を用いるであろう。

ノードプロセッサ。ノードプロセッサ（NP）はSUPERNET
チップセットの動作を監督するために用いられるマイク
ロプログラムされたまたは従来のマイクロプロセッサベ
ースのシステムであり得る。それの主要機能はこれらの
チップを初期化しかつ様々なシステムレベルおよびパケ
ットレベル割込みに応答することである。最も簡単な場
合において、それは最小のステートマシンであり得る。
より複雑なアーキテクチャは７層国際標準化機構（IS
O）モデルによって特定される上方層プロトコルを実行
するために必要とされるすべての複雑化を有し得る。

NPはNPバスおよび様々なバスハンドシェイクおよび命
令線を用いてSUPERNETチップセットと通信する。それの
ホストシステムとのハンドシェイクはユーザ規定であり
かつホストとノードプロセッサとの間の機能の分割に依
存する。

NPは、RBCにNP要求を発行しかつDPC被制御32ビットＤ
バスを用いるか、またはRBCへのソフトウェア命令を介
しておよびDPCの内部レジスタを介してバッファメモリ
内のデータをアクセスすることによってバッファメモリ
と通信する。典型的なNPは類別された周辺チップ（DM
A、割込みなどのため）およびローカルメモリを伴うマ
イクロプロセッサでなることができる。NPはSUPERNETチ
ップセットをネットワーキング機能のための周辺装置と
して取扱う。NPはSUPERNETチップセットおよびバッファ
メモリの状態にわたる完全な制御（およびそれの知識）
を有する。これらのチップはそれらの状態をNPに対して
使用可能にしてそれがこの制御を維持することを助け
る。

NPはネットワーククロックに関して周期的または非同
期的のいずれかで動作し得る。SUPERNETチップセットを
囲むICとのいかなる要求される同期もRBC−NPインター
フェイスにおいてRBCによって行なわれる。

バッファメモリ。バッファメモリ16はスタティックRAM
からなり、フレームの中間記憶のために用いられる。そ
れのアドレスはRBC12によって発生される。典型的な場
合において、RBCおよびDPCはメモリ内に受取られたフレ
ームをストアする。NPはホストがフレームが良好である
ことを保証するために必要ないかなる処理をも行なう。
最終的に、フレームはホストに転送される。フレーム伝
送はまさに逆である。100Mbpsデータ速度において、55
ηｓアクセス時間が一般的に十分である。別個のI/Oお
よび多重化されたI/O構成の両方が用いられ得る。オプ
ションとして、メモリはバイトパリティを有するように
セットアップされ得る。

メモリはDPC、NPおよびホストによってアクセスされ
得る。これらのうちのただ１つのみがいつでもメモリに
アクセスすることができ、かつRBCはすべての要求をア
ービトレートして誰がメモリにアクセスするかを決め
る。

Am79C81 RAMバッフアコントローラ（RBC）。RBC12は受
取られたおよび伝送されたフレームに対してバッファメ
モリ16へアドレスを発生する。受取られたフレームはFO
RMAC18から取られ、DPC14によって８ビットから32ビッ
ト形式に変換され、かつバッファメモリ16内にストアさ
れる。伝送されるべきフレームはバッファメモリから取
られかつFORMACに送られる。RBCは３つのDMAチャネルを
有しかつDPC、NPおよびホストから入来のDMA要求をアー
ビトレートする。RBCはまたバッファマネージメントを
取扱う。それは、バッファRAMを、それの様々な内部ポ
インタを操作することによって受取られたフレームをス
トアするためのラップアラウンドFIFOのように現われさ
せ、かつフレームを伝送するためのリンクされたリスト
構成を用いる。

ハンドシェイク信号を用いてRBCがDPCとインターフェ
イスし、伝送または受取りされたフレームに対するバッ
ファメモリアドレスを発生する。それは命令およびバス
インターフェイス線を用いてNPとインターフェイスす
る。それはまたNPがバッファメモリを用いることを可能
とするDMA要求チャネルを有する。RBCはまたNPに対する
割込みを提供する。RBCのホストとの唯一のインターフ
ェイスはDMA要求チャネルを介してであり、それはバッ
ファメモリのホスト使用を可能とする。それのメモリと
のインターフェイスはアドレスおよび制御線を介して直
接である。

Am79C82 データ経路コントローラ（DPC）。DPC14の１
次機能は受取られたフレーム内のデータをバイトワイド
から32ビットワードフォーマットに変換することであり
かつ伝送されたフレーム内のデータを32ビットからバイ
トワイドフオーマットに変換することである。データフ
レームを受取るとき、FORMAC18はＹバス上に８ビット並
列データを送る。データのこれらの８ビットバイトはDP
CによってＤバス上の32ビット並列形式に再構成され、
かつバッファメモリ内にストアされる。フレーム伝送は
まさにこのプロセスの逆である。DPCはまたパリティチ
ェックを行ないかつフレームおよびノード状態を発生す
る。それは命令およびバスインターフェイス線を用いて
NPとインターフェイスし、かつNPに対する割込みを供給
する。DPCはハンドシェイク信号を用いてRBCとインター
フェイスし、それはRBCが伝送されたまたは受取られた
フレームのためにバッファメモリ内でアドレスを発生す
ることを要求する。DPCのRBCとのインターフェイスまた
はそれがバッファメモリへのホストまたはNP DMA読出
しまたは書込みのためにパリティをチェックすることを
可能とする。DPCは、それがフレームの伝送または受取
りを開始すること可能とするハンドシェイク信号を用い
てFORMACとインターフェイスする。それのメモリとのイ
ンターフェイスはデータバスを介して直接である。

Am79C83ファイバオプティックリング媒体アクセス制御
（FORMAC）。FORMACはFDDI標準ネットワーキング方式の
ための媒体アクセス制御（MAC）層プロトコルを行な
う。FORMACはノードがネットワークへのアクセスを得る
ことができるときを決め、かつトークン取扱い、アドレ
ス認識、およびCRCのために必要とされる論理を実現す
る。

フレームの受取りで、FORMAC18はDPCにフレームを送
る前に物理層ヘッダをすべて取り去る。パッケージデリ
ミタのいかなるプリアンブルまたは開始もFORMACによっ
て検出されかつ捨てられる。同じ方法で、いかなるエン
ド・オブ・フレームキャラクタまたはポストアンブルも
また除去される。FORMACは行先アドレスのために入来の
フレームをチェックしかつDPCに整合が起こらないとき
を知らせる。それはまたパケット上のCRCを発生しかつ
チェックする。

FORMAC18はノード状態およびフレーム状態を識別する
状態ビットを発生する。フレーム状態はDPCによってバ
ッファメモリ内に書込まる。DPCは特殊ハンドシェイク
を介して状態を認識する。ノード状態および動作的情報
は内部状態レジスタ内にストアされ、それはNPバスを介
してアクセスされる。

DPCおよびFORMACの間のインターフェイスは８ビット
データ経路である。DPCは半二重装置であり、それはそ
れがそれの８ビットバスとして伝送または受取りのいず
れかを行なえることを意味する。FORMACは任意の完全二
重能力を提供する。この特徴はFDDI仕様によって必要と
されず、もしこの特徴が所望でなければ、そのときFORM
AC YRおよびYTバスはDPCのＹバスに結ばれることがて
き、半二重システムを実現する。

FORMACのETXおよERXとのインターフェイスは３つの11
ビット（８のデータ、２の制御、および１つのパリティ
ビット）バスからなる。これらのうちの２つは受取られ
たデータフレームを取扱い、一方策３のものはデータ伝
送のために用いられる。これらのバス上のデータはバイ
ト速度クロック（BCLK）で同期して移動する。

Am7984 ENDEC送信器（ETX）。FORMACは、２つの制御キ
ャラクトおよび１つのパリティビットによって伴われる
８ビットバイトの形式でデータフレームを伝送する。ET
X22はそのとき4B/5Bエンコーディングを行ない、それは
出力波形におけるDCバランスを維持しかつエンコードさ
れたパターン内にわずか３つの連続する０が存在するよ
うに保証する。EXTはそれからデータを並列から直列フ
ォーマットに変換し、かつNRZI（０に戻らず、１上に反
転）ビットストリームをファイバオプティック送信器に
送る。EXTはまたNPと通信してFDDI特定された線状態を
媒体上に強制し、様々な折返し機能を行ない、かつどの
伝送または受取バスが活性状態であるかを選択する。ネ
ットワークインターフェイスの残りによって用いられる
バイトクロックもまたEXTによって発生される。

Am7985 ENDEC受信器（ERX）。ERXはネットワーク媒体
から受取られた直列フレームから受取ビットクロックを
抽出する。このタイミング情報はNRZI−NRZデコーディ
ングを行なうために用いられ、ビットの流れを５ビット
並列形式に変換し、4B/5Bデコーディングを行ない、か
つそれからFORMACへのさらなる伝送のためにETX内の受
取MUXへデータを送る。ERX上の弾性（elasticity）バッ
ファはノードがわずかに異なるクロック速度で動作する
ことを許容する（FDDI標準によって特定される±0.005
％）。

光データリンク（ODL）。ファイバオプティック受信器3
4、42は典型的にはPINダイオード、増幅器、等化器、自
動利得制御回路およびコンパレータでなる。PINダイオ
ードはファイバから光信号を受取りかつそれを電気的波
形に変換する。信号はそれから増幅されかつ条件を設け
られる。増幅器利得が使用可能でありかつ入来の信号の
大きさに依存する。条件を設けられた波形はそれからコ
ンパレータを介して通過させられ、それは出力が論理の
「１」または「０」のいずれであるべきかを決める。結
果としてビットの流れはそれから１対の差動ドライバで
ERXへ与えられる。

ファイバオプティック送信器34、44はEXTから差動信
号を受入れ、かつ発光ダイオード（LED）によって、そ
れをファイバオプティックケーブル上への伝送のために
光出力に変換する。

第２図はアドバンスト・マイクロ・ディバイシズ・イ
ンコーポレーテッドAm79C83ファイバオプティック媒体
アクセスコントローラ（FORMAC）集積回路、またはチッ
プ50のブロック図を示す。このチップはFDDI標準によっ
て特定される時間決めされたトークンパッシングプロト
コルを実現するCMOS装置である。それは、プリアンブ
ル、CRC、および状態情報を発生することなどのデータ
フレームフォーメーション機能を行なう。リング診断お
よび統計的ネットワーク特徴づけのためにステーション
マネージメントソフトウェアによって必要とされる情報
がまたこの集積回路によって供給される。７つのバスが
外部回路とのFORMACのインターフェイスに備える。NPバ
ス52がチップの初期化および制御のための経路を設け
る。RAバス、RBバス、およびＸバスは物理層とのインタ
ーフェイスをFORNACに与える。ファイバオプティック媒
体から受取られたデータ信号がＲバスのうちの１つを選
択するマルチプレクサを介してチップに割込まされるた
めに選択される。データ信号がＸバス上のファイバオプ
ティック媒体に送られる。選択されたＲバス上で受取ら
れたデータフレームがＸバス上で繰返される。データフ
レームは、FORMACがデータに伝送、トークン発行、クレ
ームまたはビーコン状態にあるとき繰返されない。

第３図はENDEC60、送信器62および受信器64を示し、
それはFDDIネットワークに対する物理電気インターフェ
イスを提供する。送信器はコード変換を提供しかつ接続
マネージメントに対してインターフェイスする。受信器
はクロック回復、バイト整列、デコーディング、および
クロック不整合バッファリングを取扱う。

FDDI標準は３つのバイトのネットワークノードまたは
ステーションを呼び、それらはシングルアタッチステー
ション（SAS）、デュアルアタッチステーション（DAS）
および集信装置ステーションである。シングルアタッチ
ステーションはリングのうちのただ１つに接続する。シ
ングルアタッチステーションは１つのMACおよび１つのE
NDECを用いる。デュアルアタッチステーションは１次リ
ングへと２次リングへの両方に接続する。デュアルアタ
ッチステーションは１つまたはそれ以上のMACおよび２
つのENDECを用いる。デュアルアタッチステーションは
２つのモード、スルーモードおよびラップモードのいず
れかで動作する。

スルーモードにおいて、１次リングからステーション
への入力信号はステーションを介して結合されかつそれ
から１次リングへ出る。

ラップモードにおいて、１次リングからステーション
への入力信号はステーションを介してかつそれから２次
リングへ出て結合される。

１つのMACを伴うデュアルアタッチステーションに対
して、ラップモードがWRAP ＡとしてまたはWRAP Ｂ構
成としてのいずれかで実現される。WRAP Ａ構成におい
て、１次リングからステーションへの入力信号がMAC内
のデータ経路を介してかつそれから２次リングへ出て送
られる。ただ１つのMACが用いられるので、WRAP Ａ構
成において、ステーションへの２次リング入力信号はEN
DED内においてのみデータ経路を介してかつそれから１
次リングへ出て送られる。その代わりとして、WRAP Ｂ
構成において、２次リングからステーションへの入力信
号がMACにおいてデータ経路を介してかつそれから１次
リングへ出て送られる。WRAP Ｂ構成において、ステー
ションへの１次リング入力信号がENDEC内においてのみ
データ経路を介してかつそれから２次リングへ出て送ら
れる。

２つのMACを伴うデュアルアタッチステーションに対
して、１つだけのラップモードWRAPが実現される。１次
リングからステーションへの入力信号がMACのうちの１
つを介してかつ２次リングへ出て通過させられる。WRAP
モードに対して、２次リングからステーションへの入力
信号が他方のMACを介してかつそれから１次リングへ出
て通過させられる。

第４図はデュアルアタッチデュアルアタッチステーシ
ョン72、74、76およびシングルアタップシングルアタッ
チステーション78、80、82でなるFDDIネットワーク70を
示す。ワイヤリング集信装置84は実際にデュアルアタッ
チステーションの特殊なケースである。それは１次リン
グへの２つの接続およびシングルアタッチアタッチメン
トへの単一の接続を有する。第４図は壊れたケーブルの
ない十分に構成されたリングを示す。矢印の先は逆動作
リング上のデータフローの方向を示す。シングルアタッ
チステーションが集信装置を介して１次リングへのみ接
続される。すべてのステーションが二重ファイバケーブ
ルでリングへ装着する。ケーブルは単一のジャケット内
に両方の光ファイバを収容し、かつ２つのファイバが単
一の二重コネクタで終端となる。デュアルアタッチ−シ
ングルアタッチが集信装置−シングルアタッチを同じ型
のコネクタで接続する。

第５図はステーションD84およびステーションG76の間
のケーブル故障を受けた第４図のFDDIネットワークを示
す。FDDIネットワークシステムはデータ信号を２次リン
グを介して戻して送ることによってこの破壊を補う。故
障ケーブルリンクが近隣ステーションＧおよびＤによっ
て検出されるとき、それは分離される。

第６図はMACとENDECユニットとの間の相互接続を示
し、そこでENDECはいわゆるFAST印刷回路基板100内でFD
DI PHYユニットとして機能する。その図はFASTに対す
る詳細なブロック図を示し、それはFDDI PC/AT SUPER
NET技術であり、IBM PC/ATパーソナルコンピュータに
プラグを挿入するFDDIシステム評価回路ボードとしてア
ドバンスト・マイクロ・ディバイシズ・インコーポレー
テッドから入手可能な回路ボードである。PC/ATパーソ
ナルコンピュータ内の１つのFAST印刷回路基板はシング
ルアタッチメントステーション（SAS）として働く。２
つまたはそれ以上のボードを用いて、DAS（デュアルア
タッチメントステーション）または集信装置（CONC）な
どの他のFDDIステーション型が実現され得る。DASまた
はCONCを構成するために、２つまたはそれ以上のMAC
（媒体アクセスコントローラ）および２つまたはそれ以
上のPHY（物理層）が必要とされる。MACおよびPHYユニ
ットの間の様々な接続が異なる型のFDDIステーションを
発生する。それゆえDASおよびCONCのために複数FASTカ
ードを用いることにおけるキーは、PHYおよびMACユニッ
トを接続する３つのバスを扱うことにある。再構成マル
チプレクサは３つのバスを制御する。再構成は、同様に
これらのバスに関する内部制御を有するMACおよびPHYに
よってさらに容易にされる。

FASTカードはFDDIデモンストレーションツールとして
入手可能であり、かつFDDIステーションカードのすべて
の特徴を提供する。それはシングルアタッチメントステ
ーション（SAS）として設計されるけれども、ハードウ
ェアフック、またはインターフェイスが設けられ、それ
ゆえ様々な型のデュアルアタッチメントステーション
（DAS）および集信装置（CON）構成が２つまたはそれ以
上のボードを用いて構成され得る。これらのハードウェ
アフックは３つの３状態バッファ（出力がともに短絡さ
れ、それらは10ビット、３−１マルチプレクサとして働
く）、２つのレジスタおよび２つの26ピンコネクタを用
いて実現される。約４インチ長のリボンケーブルおよび
26ピンコネクタを用いて、同様に同じATマザーボードに
プラグを挿入する近接のFASTボードがともに接続され得
る。

第７図はより詳細に再構成マルチプレクサ機構を示
す。オンボードFORMAC110伝送バス、Ｘバス112はENDEC
のTAバスへ接続される。ＸバスはFORMACからの出力であ
りかつTAバスはオンボードENDECへの入力である。オン
ボードFORMAC受取バスRAバス114はオンボードENDEC Ｒ
バスに接続される。RAバスはＲバス上をENDECによって
伝送されるデータを受入れる。オンボードFORMACの第２
の受取バス116、RBバス、それはまたWCバスと呼ばれ、
オンボードENDECの受取バス、TBバスへ接続される。近
接のカードから入来のデータがRB/TBバス上で受取られ
るであろうし、かつFORMACまたはENDECのいずれかがそ
のデータを受入れることができる。

第８図は３つのバスX/TA、RA/RおよびRB/TBを示し、
それらはまた３つの10ビット３状態バッファAm29C827
120、122、124を用いて形成される10ビット、３−１マ
ルチプレクサの入力に接続される。バッファ能動化はソ
フトウェア制御の下にある。バッファ出力がともに接続
されて、３−１、10ビットマルチプレクサを構成する。
第７図に示されるように、10ビットマルチプレクサ出力
が26ピンコネクタ、J1、において使用可能であり、そこ
からそれは26ピンケーブルを介して別のボードへ供給さ
れ得る。２つのレジスタAm29C821 126、128が別のFAST
カードからJ2、第２の26ピンコネクタを介して入来する
データを受入れる。26ピンケーブルは１つのボードのJ1
を第２のボードのJ2へ接続する。データはいつもコネク
タJ1からコネクタJ2へ流れる。

第９図はマルチプレクサを制御するための一連のＤフ
リップフロップ130、132、134を示す。

ボード間のBCLK同期。第10図はクロック選択および分布
配列140を示す。複数のボードがDASまたはCON型のFDDI
ステーションを構成するために用いられるとき、１つの
ボードのみがBCLKを発生するべきであり、かつすべての
他のボードが局部的にそのクロックを再発生するべきで
あり、それゆえ１つのシステムを形成するすべてのボー
ドが互いに同期して動く。第１のボード上のBCLKが反転
される。この反転されたクロックはリボンケーブルを介
して他のボードへ送られ、かつそれがバッファされた後
に内部使用に対して使用可能とされる。このバッファさ
れたBCLK＊はソースボードを含むボードの各々上で再反
転される。ソースボードはJ1上で反転されたクロックを
出力し、かつ第２のボードがそれをJ2上で受取る。第２
のボードがこのクロックをJ1上で第３のボードへ伝送す
るなどである。各ボード上で、ジャンパブロックW20が
ボード動作のために適切なクロックを選択する。ソース
ボードは内部クロックを用い、かつすべての他のボード
（DASまたは集信装置モードにおいて）がボード動作の
ために外部クロックを選択する。各ボード上で選択され
たクロックがバッファされ、かつそれから再び反転され
て正しいクロック極性を得る。この機構はボード間を通
過するクロック信号上の最小のロード（load）を供給す
る。各ボード上の合計クロック信号ロードは３つのドラ
イバBCLK1、BCLK2、およびBCLK3によって分けられる。

ボード間のDATA同期。シングルATチャシ内の２つまたは
それ以上のFASTボードがともに接続されてDASまたはCON
型のFDDIステーションを形成してもよい。データは１つ
のボード上のFORMACまたはENDECから別のボード上のFOR
MACまたはENECへ流れるであろう。FORMACおよびENDECの
ためのデータセットアップおよびホールド時間はエラー
フリーデータ転送を達成するために合わなければならな
い。ワーストケースタイミングはデータが１つのボード
上のENDECによってＲバス上で発生されかつ別のボード
上のRBバス上でFORMACによって受取られるとき起こるで
あろう。１つのボードから第２のものへ通過するデータ
はそれが第２のボードに到着するや否やそのボード上の
ローカルBCLKを用いてラッチされる。同じデータがBCLK
＊を用いて再クロック動作され、かつそれからFORMACお
よびENDECに対して使用可能にされる。この機構は可能
な最大データセットアップおよびホールド時間を提供す
る。

クロック選択。ジャンパ配列が３つのソースのうちの１
つからクロックを選択するためにFASTカード上に設けら
れる。２つの別個の組のジャンパは第１および第２のク
ロック選択をする。ジャンパW11はステーション動作の
ためにENDEC発生クロックまたは発振器発生クロックの
間で選択を提供する。第２の組のジャンパはステーショ
ン動作のためにオンボードクロックおよび外部クロック
の間の選択を提供する。それはまた終了抵抗器を提供す
る。第２の組のジャンパはボードクロックを用いるため
の省略時のセッティングを有するが、しかしDASまたはC
ONが２つまたはそれ以上のボードで構成されるとき、外
部クロックおよび／または終了抵抗器が選択され得る。

第１表:FASTカード上のBCLK選択 クロック選択 間にジャンパを設置 ENDECクロック（BCLKOUT） W11−２およびW11−１ 発振器クロック W11−２およびW11−３ FDDIステーション構成。

第11A図ないし第14C図は上記に説明された型の複数の
FASTカードを用いて構成されることができる様々なFDDI
ステーショ型を示す。FORMACおよびENDECを介する情報
信号経路がノードプロセッサのソフトウェア制御の下に
構成される。FASTカード間の情報信号の伝送のためのFA
STカードの再構成マルチプレクサもまたノードプロセッ
サの制御の下に構成される。

単一の回路ボード設計がFASTカードのために用いられ
ることが所望である。それゆえ、或る集積回路がシステ
ムの要件に適合するためにカードから存在するかまたは
削除され得る。たとえば、単一MACを用いるデュアルタ
ッチ構成が２つのFASTカードのうちの１つから１つのMA
C集積回路を除去し得る。他のスーパネットファミリコ
ンポーネントもまた必要とされるように除去されること
ができる。カードを構成する特定のSUPERNET集積回路の
この存在または削除はカードのポピュレーティング（po
pulating）またはデポピュレーティング（depopulatin
g）と呼ばれる。

ステーション内の内部データ経路は多数の異なるステ
ーション構成を提供するように再構成可能である。デュ
アルアタッチステーションに対して、THROUGHモードま
たはWRAPモードが得られる。加えて、集信装置は装着さ
れたステーションを挿入またはバイパスする能力を有さ
なければならない。集信装置を介するネットワークデー
タ経路が維持される一方で、装着されたステーションの
診断テストのために集信装置が集信装置内で装着された
ステーションをMACに接続できることがまた望ましい。

SUPERNETチップセットファミリのコンポーネントはス
テーション内でデータ経路を再構成するためのデータ経
路選択能力を提供する。この能力は上記で説明されたFA
STカードマルチプレクサ選択機能と結合され、それは様
々なステーション型の構成のための「ビルディングブロ
ック」回路ボードを提供する。データ経路構成および再
構成がFORMACとENDECとの間の相互接続に特定的に焦点
を合わせるので、第11A図ないし第14C図はネットワーク
ステーションのためのFASTカードの或るコンポールネン
トだけを示すように簡略化された。第６図は他のコンポ
ーネントを示し、一方第11A図ないし第14C図はカードの
各々に対するFORMAC、ENDEC、入力ラッチ、および出力
マルチプレクサのみを示す。

第11A図は２つのカードから構成されるTHROUGH、その
代わりにはTHRU、モード内でのデュアルアタッチ、シン
グルMACステーションを示す。第２のカードはFORMAC、R
BC、DPC、およびバッファメモリに関してデポピュレー
トされる。図の中の太い経路はTHROUGHモードに対する
経路を示す。マルチプレクサおよび入力ラッチが例証的
に示される。

第11B図はWRAP Ａモードにおいてデュアルアタッ
チ、シングルMACステーションを示し、そこにおいて１
次リングデータはMACを介してかつ２次リング上へ出て
送られる。２次リングデータはENDECデータ経路のみを
含むデータ経路を用いて１次リングへ出て送られる。

第11C図は示されるWRAP Ｂモードにおけるデュアル
アタッチ、シングルMACステーションを示す。

第12A図はTHROUGHモードにおけるデュアルアタッチ、
デュアルMACステーションを示す。２つのMAC、RBC、DP
C、およびバッファメモリが用いられる。１次および２
次リング経路の両方がTHROUGHモードにある。第12B図は
代替のTHROUGHモード構成を示す。

第12C図は両方のFORMACを用いるWRAPモードにおける
デュアルアタッチ、デュアルMACステーションを示す。

第13A図および続く図は３つのアタッチメントカード
を伴うデュアルアタッチシングルMAC集信器を示す。す
べての図面におけるカードの各々は下記に説明される同
じ４つの機能を実現する。ステーションは「THRU」モー
ドにある。アタッチメントカードの状態は以下のようで
ある。： ON−LINE 1:外部ステーションがENDECを介してネット
ワークに構成される。FORMACはこの接続に参加しない。
もしこのON−LINE機構が用いられれば、FORMAC、DPC、R
BCおよび付帯の論理がこのアタッチカード上でデポピュ
レートされ得る。

ON−LINE 2:外部ステーションがFORMACを介してネット
ワークに構成される。これはFORMAC統計カウンタが装着
されたステーションのオンライン診断のために用いられ
ることを可能とする。

DIAGNOSTIC。このモードは、アタッチステーションおよ
びアタッチメントカードが診断ダイアログに参加する一
方で、割込されないネットワーク動作を可能にする。

しかしながら、セミ・ポピュレーテットカード（FORM
ACおよびCOUNTERS）はロストおよびエラーカウント統計
を行なうのと同様に動作的リングを診断し得る。

BYPASS。このモードにおいて、ステーションは集信器ポ
ートに装着されず（またはパワーダウン）かつネットワ
ークデータ経路はカードを介して割込されずに通過す
る。

第13B図はWRAP Ａモードにおけるデュアルアタッ
チ、シングルMAC集信装置を示す。

第13C図はWRAP Ｂモードにおけるデュアルアタッ
チ、シングルMAC集信装置を示す。

第14A図はTHROUGHモードにおけるデュアルアタッチ、
デュアルMAC集信装置を示す。

第14B図は代替のTHROUGHモードにおけるデュアルアタ
ッチ、デュアルMAC集信装置を示す。

第14C図はWRAPモードにおけるデュアルアタッチ、デ
ュアルMACを示す。

カード、またはモジュールを用いて、ステーション内
のデータ経路の多数の構成および再構成が様々な動作的
要件またはケーブルまたはシステム上の故障を適応させ
るために使用可能であることが、上記の説明から明らか
である。

この発明の特定の実施例の以上の説明が例示および説
明の目的のためになされた。それらは、余すところがな
いことまたはこの発明を開示された正確な形式に制限す
ることを意図されず、かつ明らかに多くの修正および変
更が上記の教示の下に可能である。実施例はこの発明の
原理およびそれの実務的な応用を最良に説明するために
選択されかつ説明され、それによって予期される特定の
使用に適する様々な修正を伴ってこの発明および様々な
実施例を当業者が最良に用いることを可能とする。この
発明の範囲がここに添えられた特許請求の範囲およびそ
れらの均等物によって規定されることが意図される。

この発明に組入れられかつその一部を形成する添付の
図面は、この発明の実施例を示し、かつ説明とともにこ
の発明の原理を説明するために働く。

【図面の簡単な説明】

第１図はアドバンスト・マイクロ・ディバイシズ・イン
コーポレーテッドスーパネット集積回路チップセットの
相互接続によって実現されるFDDIステーションのブロッ
ク図である。 第２図はFDDI標準のためのMAC層プロトコルを実現する
集積回路のブロック図である。 第３図はFDDIネットワークのための物理的電気インター
フェイスを実現する送信器および受信器集積回路のブロ
ック図である。 第４図はシングルアタッチ、デュアルアタッチ、または
集信装置ステーションとして動作されるステーションを
有するFDDIネットワークを表わす図である。 第５図はケーブル故障のために再構成される第４図のFD
DIネットワークを表わす図でありかつラップモードにお
けるおよびスルーモードにおけるステーションを示す。 第６図は２つの類似のステーション印刷回路基板の詳細
ブロック図であり、カードの間で信号を相互接続するた
めのこの発明に伴うマルチプレクサおよびラッチを示
す。 第７図は出力マルチプレクサおよび入力ラッチを有する
FDDIステーションカードの或るエレメントのみを示すブ
ロック図であり、それはこの発明に従ってステーション
の再構成のために適合させられる。 第８図は第７図の出力マルチプレクサおよび入力ラッチ
の特定の実現化例を示すブロック図である。 第９図は多重制御論理回路の特定の実現化例を示すブロ
ック図である。 第10図はこの発明に従うFDDIステーションカードのため
のクロック選択および分布システムのブロック図であ
る。 第11A図、第11B図および第11C図はステーションに対す
る動作のそれぞれ、THROUGH、WRAP ＡおよびWRAP Ｂ
モードを提供するためにシングルMACを用いるデュアル
アタッチステーション構成を示す。 第12A図、第12B図および第12C図はステーションに対す
る動作のそれぞれTHROUGH、代替のTHROUGH、およびWRAP
モードを提供するために２つのMACを用いるデュアルア
タッチステーション構成を示す図である。 第13A図、第13B図および第13C図はステーションに対す
る動作のそれぞれTHROUGH、WRAP ＡおよびWRAP Ｂモ
ードを提供するために単一のMACを用いる集信装置ステ
ーション構成を示す図である。 第14A図、第14B図および第14C図はステーションに対す
る動作のそれぞれTHROUGH、代替のTHROUGH、AND WRAP
モードを提供するために２つのMACを用いる集信装置ス
テーション構成を示す図である。 図において、12はAm79C81 RAMバッファコントローラで
あり、14はAm79C82データ経路コントローラ（DPC）であ
り、18はAm79C83ファイバオプティックリング媒体アク
セスコントローラFORMACであり、16はバッファメモリで
あり、100はFAST印刷回路基板である。

Claims (21)

(57)【特許請求の範囲】
1. 【請求項１】デュアルリングローカルエリアネットワー
   クの１次リングと２次リングへの両方に対してデュアル
   アクセスを有するローカルエリアネットワークステーシ
   ョン内のデータ経路を構成するための装置であって、 第１の媒体アクセスコントローラMACおよび第１のエン
   コーダ／デコーダENDECを含み、前記第１のENDECは１次
   リングに結合された入力端子を有しかつ２次リングに結
   合された出力端子を有し、さらに、 第２の媒体アクセスコントローラMACおよび第２のエン
   コーダ／デコーダENDECを含み、前記第２のENDECは２次
   リングに結合された入力端子を有しかつ１次リングに結
   合された出力端子を有し、さらに、 前記第１のMACと前記第１のENDECとの間の信号を接続す
   るための第１のバス手段と、 前記第２のMACと前記第１のENDECとの間の信号を接続す
   るための第２のバス手段と、 前記第１のバス手段から或る信号を選択するためのかつ
   前記選択された信号を前記第２のバス手段に結合するた
   めの第１の多重化手段と、 前記第２のバス手段から或る信号を選択するためのかつ
   前記第１のバス手段に前記選択された信号を結合するた
   めの第２の多重化手段と、 前記第１および前記第２の多重化手段を制御するため
   の、かつ前記第１および前記第２のMACおよびENDECを介
   するデータ経路を制御するための、ネットワークステー
   ションが予め定められた動作モードにおいて動作するよ
   うに選択的に構成する、手段とを含む、装置。
2. 【請求項２】前記予め定められた動作モードがスルーモ
   ードを含み、そこにおいて１次リング上の入力信号が１
   次リングへ出て結合される、請求項１に記載の装置。
3. 【請求項３】前記予め定められた動作モードがラップモ
   ードを含み、そこにおいて１次リング上のステーション
   への入力信号が２次リングへ出て結合される、請求項１
   に記載の装置。
4. 【請求項４】前記第１のバス手段が、第１のMACに対す
   る伝送バスである第１のＸ BUS、第１のMACに対する受
   取バスである第１のRA BUS、および第１のMACに対する
   受取バスかつ第１のENDECに対する伝送バスである第１
   のRB/TB BUSバスを含み、さらに、 前記第２のバス手段が、第２のMACに対する伝送バスで
   ある第２のＸ BUS、第２のMACに対する受取バスである
   第２のRA BUS、および第２のMACに対する受取バスかつ
   第２のENDECに対する伝送バスである第２のRB/TB BUS
   バスを含み、さらに、 前記第１の多重化手段が出力バスを有し、それに対して
   前記第１のバス手段の前記第１のＸ、RA、RB/TBバスの
   うちの１つからの信号が選択的に接続され、さらに、 前記第２の多重化手段が出力バスを有し、それに対して
   前記第２のバス手段の前記第２のＸ RA RB/TBバスの
   うちの１つからの信号が選択的に接続される、請求項１
   に記載の装置。
5. 【請求項５】第１の入力レジスタ手段を含み、それは前
   記第２のマルチプレクサ手段の出力バスへ結合される入
   力端子を有し、かつそれは前記第１のRB BUSへ結合さ
   れる出力端子を有し、さらに、 第２の入力レジスタ手段を含み、それは前記第１のマル
   チプレクサ手段の出力バスへ結合される入力端子を有
   し、かつそれは前記第２のRB BUSへ結合される出力端
   子を有する、請求項４に記載の装置。
6. 【請求項６】前記ステーションに対するローカルクロッ
   クを発生するための手段と、前記第１のMACおよびENDEC
   のためにおよび前記第２のMACおよびENDECのためにロー
   カルクロックおよび外部クロック源の間で選択するため
   のクロック選択論理手段とを含む、請求項１に記載の装
   置。
7. 【請求項７】前記ネットワークステーションが１次リン
   グ上の信号を２次ステーションへ結合する集信装置とし
   て動作する、請求項１に記載の装置。
8. 【請求項８】前記２次ステーションが、 第３の媒体アクセスコントローラMACおよび第３のエン
   コーダ／デコーダENDECを含み、前記第３のENDECが３次
   リングに結合される入力端子を有しかつ前記３次リング
   に結合される出力端子を有し、さらに、 前記第３のMACと前記第３のENDECとの間の信号を接続す
   るための３次バス手段と、 前記第３のバス手段から或る信号を選択するための第３
   の多重化手段と、 前記第３の多重化手段を制御するための、および２次ス
   テーションが以下の選択されるモードのうちの１つで動
   作するように選択的に構成するために前記第３のMACお
   よびENDECを介してデータ経路をコントロールするため
   の手段とを含み、それらのモードは、 そこにおいて１次リングから２次ステーションへの入力
   信号が前記第３のMACを介しておよび前記第３のENDECを
   介して結合される、第１のオンラインモードと、 そこにおいて１次リングから２次ステーションへの入力
   信号が前記第３のENDECを介してのみ結合される、第２
   のオンラインモードと、 そこにおいて１次リングから２次ステーションへの入力
   信号が前記第３のMACまたは前記第３のENDECを介して通
   過することなく前記２次ステーションを介して結合され
   る、第３のバイパスモードと、 そこにおいて前記３次リングへの診断経路が前記第３の
   MACと前記第３のENDECとの間に形成される、第４の診断
   モードとである、請求項７に記載の装置。
9. 【請求項９】前記第１および前記第２の多重化手段がと
   もに接続されるそれらの出力端子を有する３状態バッフ
   ァを含む、請求項１に記載の装置。
10. 【請求項１０】第１および第２の多重化手段を制御する
    ための手段が前記第１および前記第２の多重化手段の制
    御端子に結合される出力端子を有するフリップフロップ
    回路を含む、請求項１に記載の装置。
11. 【請求項１１】ネットワークステーションがシングルMA
    Cモードまたは動作に構成されて前記第１および前記第
    ２のMACのうちのただ１つだけを用いる、請求項１に記
    載の装置。
12. 【請求項１２】前記第１のバス手段および前記第１のMA
    CおよびENDECがネットワークステーションの他のコンポ
    ーネントエレメントとともに第１の回路モジュール内に
    含まれ、さらに、 前記第２のバス手段および前記第２のMACおよびENDECが
    ネットワークステーションの他のコンポーネントエレメ
    ントとともに第２の回路モジュール内に含まれ、さら
    に、 前記装置が前記第１および第２の回路モジュールを相互
    接続してデュアルリングネットワークステーションを形
    成するための手段を含む、請求項１に記載の装置。
13. 【請求項１３】前記第１および前記第２の回路モジュー
    ルがコンピュータにプラグを挿入されるように適合され
    た回路カードである、請求項12に記載の装置。
14. 【請求項１４】ローカルエリアネットワークステーショ
    ン内でデータ経路を構成するためのモジュラシステムで
    あって、第１のモジュールを含み、それが、 第１の媒体アクセスコントローラMACおよび第１のエン
    コーダ／デコーダENDECを含み、 前記第１のMACと前記第１のENDECとの間で信号を接続す
    るための第１のバス手段と、 前記第１のバス手段から或る信号を選択するための、お
    よび前記選択された信号を第１の多重出力バス上に供給
    するための第１の多重化手段と、 前記第１の多重化手段を制御するための、および前記第
    １のMACおよびENDECを介するデータ経路を制御するため
    の手段とを含む、モジュラシステム。
15. 【請求項１５】第２のモジュールを含み、それが、 第２の媒体アクセスコントローラMACおよび第２のエン
    コーダ／デコーダENDECと、 前記第２のMACおよび前記第２のENDECの間で信号を接続
    するための第２のバス手段と、 前記第２のバス手段から或る信号を選択するための、お
    よび前記選択された信号を第２の多重出力バス上に供給
    するための第２の多重化手段と、 前記第２の多重化手段を制御するための、および前記第
    ２のMACおよびENDECを介するデータ経路を制御するため
    の手段と、 前記第１の多重出力バスを前記第２のバス手段に結合す
    るための第１の手段と、 前記第２の多重出力バスを前記第１のバス手段に結合す
    るための第１の手段とを有する、請求項14に記載のシス
    テム。
16. 【請求項１６】前記第１および前記第２のモジュールが
    デュアルリングローカルエリアネットワークステーショ
    ンのためのネットワークステーションを形成するように
    配列され、 前記デュアルリングネットワークの１次導体を前記第１
    のENDECの入力端子に結合するための手段と、 前記デュアルリングネットワークの２次導体を前記第１
    のENDECの出力端子に結合するための手段と、 前記デュアルリングネットワークの２次導体を前記第２
    のENDECの入力端子に結合するための手段と、 前記デュアルリングネットワークの１次導体を前記第２
    のENDECの出力端子に結合するための手段とを含む、請
    求項15に記載のシステム。
17. 【請求項１７】前記ネットワークステーションがスルー
    モードで動作するように構成され、そこにおいて１次リ
    ングからステーションへの入力信号が１次リングへネッ
    トワークステーションを出て結合される、請求項16に記
    載のシステム。
18. 【請求項１８】前記ネットワークステーションがラップ
    モードにおいて動作するように構成され、そこにおいて
    １次リングからステーションへの入力信号が２次リング
    へ出て結合される、請求項16に記載のシステム。
19. 【請求項１９】前記第１のおよび前記第２のモジュール
    によって形成される前記ネットワークステーションが２
    次ステーションのための集信装置として動作するように
    構成され、そこにおいて前記２次ステーションが第３の
    モジュールを含み、それが、 第３の媒体アクセスコントローラMACおよび第３のエン
    コーダ／デコーダENDECと、 前記第３のMACおよび前記第３のENDECとの間の信号を接
    続するための第３のバス手段と、 前記第３のバス手段から或る信号を選択するための、お
    よび前記選択された信号を第３の多重出力バス上に供給
    するための第３の多重化手段と、 前記第３の多重化手段を制御するためのかつ前記第３の
    MACおよびENDECを介するデータ経路を制御するための手
    段とを含み、 第１の多重出力バスは前記第３のバス手段に結合され、 第３の多重出力バスは前記第２のバス手段に結合され
    る、請求項15に記載のシステム。
20. 【請求項２０】前記第３のモジュールに類似の１つまた
    はそれ以上のモジュールを含み、前記１つまたはそれ以
    上のモジュールが前記第１の多重出力バスおよび前記第
    ２のバス手段の間で直列に結合される、請求項19に記載
    のシステム。
21. 【請求項２１】第１および第２の結合手段が各々それぞ
    れ前記多重出力バスから結合された情報をラッチするた
    めの手段を含む、請求項15に記載のシステム。