JP2619725B2 - ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム - Google Patents
ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステムInfo
- Publication number
- JP2619725B2 JP2619725B2 JP1320414A JP32041489A JP2619725B2 JP 2619725 B2 JP2619725 B2 JP 2619725B2 JP 1320414 A JP1320414 A JP 1320414A JP 32041489 A JP32041489 A JP 32041489A JP 2619725 B2 JP2619725 B2 JP 2619725B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- endec
- mac
- station
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Description
り特定的には、そのようなネットワークのためのステー
ションの動作モードを構成および再構成するための方法
および装置に関する。
ットワーク(LANS)がますます用いられている。いくつ
かのLANプロトコルが現在利用可能であるが、並列処
理、産業用制御、相互ネットワーク、およびリアルタイ
ム音声およびビデオシステムにおける応用はそれらの現
在利用可能なものを越えるデータ速度を必要とする。
ネットワーク帯域幅を供給するためにファイバ分布型デ
ータインターフェイス(FDDI)ネットワーク標準を規定
した。ファイバ分布型データインターフェイス(FDDI)
ネットワークは光ファイバの2つのリングを用いて500
に上るステーションまたはノードをネットワークへ相互
接続する。データはリング上を逆回転し、かつ時間決め
された(timed)トークンパッシングアクセスプロトコ
ルを用いる。デュアルリングアプローチは、ケーブル障
害およびステーション、またはノード故障に起因する問
題を最小にするために用いられる。ファイバオプティッ
クリングそれ自体は各々近隣ノード間の一連の直通(po
int−to−point)接続からなり、そこにおいて各ノード
は成功裏に動作するようにネットワークに対してデータ
を繰返さなくてはならない。1次リングはデータ伝送の
ために用いられる。2次リング(時に冗長リングと呼ば
れる)もまたデータ伝送のために用いられるが、ケーブ
ルリンクまたはステーションの故障の事象においてはバ
ックアップリングとしても機能する。リングの各々は秒
あたり100Mビットの帯域幅を有する。
なステーション間でネットワーク内でデータを伝送する
権利を選択的に配分する。MAC層は、特定のステーショ
ンが予測可能な量の時間内にリング上で最小量の情報を
伝送できることを確実にすることによって効率的なデー
タの伝送を保証する特殊時間決めされたトークンプロト
コルを規定する。
コード化アルゴリズムおよび弾性バッファを規定し、そ
れはネットワークとステーションとの間のデータ同期を
維持する。
られる光ケーブル、送信器、受信器およびコネクタを規
定する。
および障害隔離方法を規定し、ステーション内のPMD、P
HY、およびMAC層の活動を統合し、かつネットワーク内
の近隣の物理リンクを管理する。
アップとして働く2次リングを伴う2つの逆回転リング
を必要とする。物理接続層PMDはネットワークファイバ
オプティックケーブルに対して2対の接続を提供し、そ
れらは1次イン/1次アウトおよび2次インおよび2次ア
ウトである。デュアルリング構成を実現するために、イ
ンターフェイス装置は、1次光リングケーブルから入力
信号PIを受取るための受信器、および1次光リングケー
ブルへ出力信号POを送るための送信器、また同様に、2
次光リングケーブルから入力信号SIを受取るための受信
器、および2次光リングケーブルへ出力信号SOを送るた
めの送信器、を含む。
定し、それらはデュアルアタッチおよびシングルアタッ
チステーションである。デュアルアクセスステーション
(DAS)はFDDIネットワークの1次および2次リングの
両方に直接装着し、かつデュアルMACアーキテクチャ、
またはシステム構成を用いることによって2次リングの
特別な秒あたり100Mビット帯域幅を利用する。
装置によって単一のリングヘのみ接続する。集信装置は
特殊デュアルアタッチステーションであり、それはデュ
アルリングに装着するだけでなく、それはまた物理星形
回路網トポロギを容易にするために複数ポートを有す
る。
態を取扱うためにFDDIステーションの設計において大変
重要な考慮すべきことである。すべてのデュアルアタッ
チステーションは両方のリング上で情報を繰返す。その
結果として、ネットワークにキーサービスを提供する或
る局、たとえばファイルサーバ(servers)など、が好
ましくはデュアルアタッチステーションでありそれらの
冗長伝送能力を利用する。
テーションまたはパーソナルコンピュータの接続のため
の重要な考慮すべきことである。シングルアタッチステ
ーションはオフィスなどの環境において有益であり、そ
こでは移動度は重要なシステム設計の考慮すべき事柄で
ある。シングルアタッチステーションのネットワークへ
の接続のための通信装置は、ノマディック(nomadic)
ステーションが接続を断つときネットワークを遮断し、
かつまたステーションの再接続で各シングルアタッチス
テーションが正しく動作していることを確かめるように
働く。
対と組合わされる単一のMACを有する。デュアルアタッ
チステーションは最小、1つのMACおよび2つのPHY/PMD
対を含む。デュアルMACを用いることによって、デュア
ルアタッチステーションは2次リングによって提供され
る特別な帯域幅を利用し得る。
異なる型のFDDIステーションで得られる。たとえば、ツ
リー型トポロギを支持するために、シングルアタッチワ
イヤリング集信装置はネットワークに対して第2段(se
cond−tier)接続を提供する。付加的な段、またはレベ
ルが第2の段接続への別の集信機の接続によって導入さ
れる、などである。
モードで動作して、光ケーブルのうちの1つまたはネッ
トワーク上のステーションのうちの1つにおける障害状
態に応答してネットワークがそれ自体を再構成するよう
に適応させる。
除去されるとき、明白な障害が起こる。その場合、FDDI
ノードは光バイパス継電器を装備され、それは1次リン
グ光信号を1次光入力端子から1次リング光出力端子へ
直接伝える。類似の光バイパス継電器が2次光リングの
ために用いられる。FDDI標準は3つに上る連続する局が
光学的にバイパスされることを許容する。
クおよびノード故障状態を適応させるためにステーショ
ンを再構成する能力であろう。
を適応させるための構成に対してデュアルリングローカ
ルおよびネットワークステーションを容易に構成するた
めの装置を提供することである。
化されてローカルエリアネットワークステーションを構
成および再構成するための融通の利くアーキテクチャを
提供するモジュールを提供することである。
めのプラグインカード上で実現されるローカルエリアネ
ットワークステーションを提供することである。
リングローカルエリアネットワーク内で様々なデータ経
路を再構成するための装置が提供される。ネットワーク
ステーションは、たとえばアドバンスト・マイクロ・デ
ィバイシズ・インコーポレーテッド(Advanced Micro D
evices,Inc.)によって提供される、下記に説明されるF
DDIネットワーク集積回路のそれの商標であるSUPERNET
ファミリなどにおける或る回路などの、多数の異なる回
路を含む。Am79C83 FORMACはFDDI媒体アクセスコント
ローラMAC機能を実現する。Am7984送信器およびAm7985
受信器は集合的にENDECを提供してFDDI PHY機能を実現
する。プラグを挿入された印刷回路モジュール、たとえ
ばPC/ATなどのパーソナルコンピュータとしてデュアル
リングFDDIローカルエリアネットワークステーションを
実現するために、様々な他のエレメント、たとえば光デ
ータリンクコンポーネント、ATバスインターフェイス回
路、バッファメモリインターフェイス回路、CMT論理回
路、およびFDDI構成インターフェイス回路が必要であ
る。この発明はこれらのコンポーネントをインターフェ
イスしかつ利用して再構成可能ネットワークステーショ
ンを提供する、この発明は一般的に、印刷回路基板また
はいかなる特定の型のモジュールにも制限されない。こ
の発明は、プラグイン回路モジュールまたはカード、そ
れらは、たとえば、アドバンスト・マイクロ・ディバイ
シズ・インコーポレーテッドによって製造されるFASTカ
ードを用いるパーソナルコンピュータにおけるローカル
エリアネットワークのためのステーションの実現化例に
特定的に適用可能である。
ブルの1次リングおよび2次リングの両方に対してアク
セスを有する。デュアルリングネットワークのためのデ
ュアルアクセスステーションに対して、各々がMAC、END
ECおよび相互接続バスを含む第1モジュールおよび第2
モジュールが供給される。ENDECはそれぞれ1次リング
の1つの導体および2次リングの1つの導体に接続され
る。各モジュールはまたそれぞれの相互接続バスから或
る信号を選択するためのマルチプレクサを有する。ラッ
チがまたバス内へ、特定的にはRB/TBバス内へ信号を与
えるために設けられ、それは第2MACに対する受取バスお
よび第2ENDECのための伝送バスである。マルチプレクサ
およびそれぞれのMACおよびENDECを介するデータ経路を
制御するための手段がまた設けられて、或る動作モード
においてネットワークステーションを選択的に構成す
る。構成の制御、つまり、データ経路の選択は、たとえ
ばホストコンピュータまたは回路カード上のノードプロ
セッサからもたらされる。クロック信号選択論理がまた
ローカルクロックまたは外部基準クロックの間の選択の
ために設けられ、それはたとえばモジュールのうちの1
つから提供される。加えて、クラスBシングルアタッチ
ステーションとして働く別のモジュールの付加で、ステ
ーションは集信装置として機能する。
カルエリアネットワークステーションのためのネットワ
ークステーションコンポーネントはパーソナルコンピュ
ータのための回路カードなどの2つの回路モジュールに
分割される。カードはジャンパケーブルによって接続さ
れる。
成に対するモジュール、またはビルディングブロックが
設けられる。モジュールはバスによって接続されるMAC
およびENDECを含む。バス上の或る信号がマルチプレク
サの制御によって選択される。バスへの入力はラッチ回
路を介する。上記で説明されたように、第2のモジュー
ルは第1のモジュールと結合されてデュアルリングネッ
トワークステーションを形成する。
なされ、それの例が添付の図面に示される。この発明は
好ましい実施例に関連して説明されるであろうけれど
も、それらはこの発明をそれらの実施例に制限すること
を意図するものではないと理解されるであろう。対照的
に、この発明は代替例、修正および均等物を含むと意図
され、それらは前掲の特許請求の範囲によって規定され
る発明の精神および範囲内に含まれるであろう。
のブロック図が示され、それはコンポーネント集積回路
の相互接続によって実現され、それはカリフォルニア
州、サニィベイル(Sunnyvale、California)のアドバ
ンスト・マイクロ・ディバイシズ・インコーポレーテッ
ドによって提供されるFDDI標準のための集積回路のスー
パネットファミリとして提供される。ファイバ分布型デ
ータインターフェイス(FDDI)とも名付けられる、ANSI
X3T9.5仕様は超高速ネットワークで装置を相互接続す
る手段を規定する。ファイバオプティックケーブルを介
して100Mbpsのデータ速度で動き、提案された標準は、
エサーメット(Ethermet)の10倍の速度、優れた雑音免
疫性、および時間決めされたトークンパッシングプロト
コルを提供し、それはネットワークへの各ノードアクセ
スを保証する。5チップSUPERNETファミリは標準に合い
かつ様々な付加的なシステム特徴を提供する。SUPERNET
アーキテクチャは、多くのネットワークプロトコルに共
通であるバッファマネージメント機能を2つのチップ、
Am79C81 RAMバッファコントローラ(RBC)12およびAm7
9C82データ経路コントローラ(DPC)14に分割する。RBC
12はDMAチャネルを提供し、かつネットワークバッファ
メモリ16へのアクセスをアービトレート(arbitrate)
し、DPC14はバッファメモリ16と媒体との間のデータ経
路を制御する。FDDIリンク層に対して特定の機能がAm79
C83ファイバオプティックリング媒体アクセスコントロ
ーラFORMAC18内にパッケージされる。ANSI標準によって
規定される物理層タスクは2チップエンコーダ/デコー
ダ機能20(Am7984ENDEC送信器、またはETX22、およびAm
7985ENDEC受信器24、またはERX)および光学データリン
ク(ODL)によって行なわれる。図に示されるノードプ
ロセッサ(NP)26はチップではないがしかしSUPERNETを
監督するための複雑化されたコントローラである。バッ
ファメモリは、それがホスト28コンピュータと媒体30と
の間をインターフェイスを介して通過するとき、データ
の一時記憶のために用いられる。SUPERNETチップセット
の1次機能はホストコンピュータとネットワーク媒体と
の間のインターフェイスとして働くことであり、データ
を伝送しかつそれを並列形式(ホストにおいて)と直列
形式(媒体において)の間で変換する。
受取る。光学データリンク32、34は媒体に対してインタ
ーフェイスし、かつERXはエンコードされた流れからロ
ッキング情報を抽出し、それをFORMAC上へ通過させる。
FORMACはYバス36上で8ビット並列データをDPC14へ送
る。DPCはDバス38と呼ばれる32ビット並列バスへこれ
を変換し、かつRBC12は16ビットADDRバス上にアドレス
をセットアップしてバッファメモリ内にパケットをスト
アする。
ロセッサへ送られる。ホストプロセッサは32ビット幅で
あると仮定され、もしこれがそうでなければ、そのとき
いくつかのインターフェイス論理がバス幅を整合するた
めに用いられる。16または32ビット幅システムであって
もよいノードプロセッサ(NP)はNPバスと呼ばれる16ビ
ットバスを介してRBC、DPC、FORMACおよびETXへインタ
ーフェイスする。NPは典型的にはこのバスを初期化およ
び制御のために用いる。加えて、NPはまたもしそれが所
望であれば32ビットのDバスを介してメモリへ直接接続
され得る。
ドシェイク線があり、すべてのバス上のデータの流れの
方向を決める。
トワークインターフェイスが装着されるいかなるメイン
フレーム、ワークステーション、ミニコンピュータまた
はコンピュータ周辺装置(たとえばディスクドライブま
たはプリンタ)を意味するためにここで用いられる。大
きなシステムにおいて、パワフルなNPが様々なネットワ
ーク特定仕事をオフロードするために用いられてもよ
い。より簡単なシステムにおいて、ホストおよびNPは同
じであり、ホストコンピュータがすべてのNP機能を行な
うことを意味する。低コストシステムが典型的にはこの
構成を用いるであろう。
チップセットの動作を監督するために用いられるマイク
ロプログラムされたまたは従来のマイクロプロセッサベ
ースのシステムであり得る。それの主要機能はこれらの
チップを初期化しかつ様々なシステムレベルおよびパケ
ットレベル割込みに応答することである。最も簡単な場
合において、それは最小のステートマシンであり得る。
より複雑なアーキテクチャは7層国際標準化機構(IS
O)モデルによって特定される上方層プロトコルを実行
するために必要とされるすべての複雑化を有し得る。
令線を用いてSUPERNETチップセットと通信する。それの
ホストシステムとのハンドシェイクはユーザ規定であり
かつホストとノードプロセッサとの間の機能の分割に依
存する。
バスを用いるか、またはRBCへのソフトウェア命令を介
しておよびDPCの内部レジスタを介してバッファメモリ
内のデータをアクセスすることによってバッファメモリ
と通信する。典型的なNPは類別された周辺チップ(DM
A、割込みなどのため)およびローカルメモリを伴うマ
イクロプロセッサでなることができる。NPはSUPERNETチ
ップセットをネットワーキング機能のための周辺装置と
して取扱う。NPはSUPERNETチップセットおよびバッファ
メモリの状態にわたる完全な制御(およびそれの知識)
を有する。これらのチップはそれらの状態をNPに対して
使用可能にしてそれがこの制御を維持することを助け
る。
期的のいずれかで動作し得る。SUPERNETチップセットを
囲むICとのいかなる要求される同期もRBC−NPインター
フェイスにおいてRBCによって行なわれる。
からなり、フレームの中間記憶のために用いられる。そ
れのアドレスはRBC12によって発生される。典型的な場
合において、RBCおよびDPCはメモリ内に受取られたフレ
ームをストアする。NPはホストがフレームが良好である
ことを保証するために必要ないかなる処理をも行なう。
最終的に、フレームはホストに転送される。フレーム伝
送はまさに逆である。100Mbpsデータ速度において、55
ηsアクセス時間が一般的に十分である。別個のI/Oお
よび多重化されたI/O構成の両方が用いられ得る。オプ
ションとして、メモリはバイトパリティを有するように
セットアップされ得る。
得る。これらのうちのただ1つのみがいつでもメモリに
アクセスすることができ、かつRBCはすべての要求をア
ービトレートして誰がメモリにアクセスするかを決め
る。
取られたおよび伝送されたフレームに対してバッファメ
モリ16へアドレスを発生する。受取られたフレームはFO
RMAC18から取られ、DPC14によって8ビットから32ビッ
ト形式に変換され、かつバッファメモリ16内にストアさ
れる。伝送されるべきフレームはバッファメモリから取
られかつFORMACに送られる。RBCは3つのDMAチャネルを
有しかつDPC、NPおよびホストから入来のDMA要求をアー
ビトレートする。RBCはまたバッファマネージメントを
取扱う。それは、バッファRAMを、それの様々な内部ポ
インタを操作することによって受取られたフレームをス
トアするためのラップアラウンドFIFOのように現われさ
せ、かつフレームを伝送するためのリンクされたリスト
構成を用いる。
イスし、伝送または受取りされたフレームに対するバッ
ファメモリアドレスを発生する。それは命令およびバス
インターフェイス線を用いてNPとインターフェイスす
る。それはまたNPがバッファメモリを用いることを可能
とするDMA要求チャネルを有する。RBCはまたNPに対する
割込みを提供する。RBCのホストとの唯一のインターフ
ェイスはDMA要求チャネルを介してであり、それはバッ
ファメモリのホスト使用を可能とする。それのメモリと
のインターフェイスはアドレスおよび制御線を介して直
接である。
次機能は受取られたフレーム内のデータをバイトワイド
から32ビットワードフォーマットに変換することであり
かつ伝送されたフレーム内のデータを32ビットからバイ
トワイドフオーマットに変換することである。データフ
レームを受取るとき、FORMAC18はYバス上に8ビット並
列データを送る。データのこれらの8ビットバイトはDP
CによってDバス上の32ビット並列形式に再構成され、
かつバッファメモリ内にストアされる。フレーム伝送は
まさにこのプロセスの逆である。DPCはまたパリティチ
ェックを行ないかつフレームおよびノード状態を発生す
る。それは命令およびバスインターフェイス線を用いて
NPとインターフェイスし、かつNPに対する割込みを供給
する。DPCはハンドシェイク信号を用いてRBCとインター
フェイスし、それはRBCが伝送されたまたは受取られた
フレームのためにバッファメモリ内でアドレスを発生す
ることを要求する。DPCのRBCとのインターフェイスまた
はそれがバッファメモリへのホストまたはNP DMA読出
しまたは書込みのためにパリティをチェックすることを
可能とする。DPCは、それがフレームの伝送または受取
りを開始すること可能とするハンドシェイク信号を用い
てFORMACとインターフェイスする。それのメモリとのイ
ンターフェイスはデータバスを介して直接である。
(FORMAC)。FORMACはFDDI標準ネットワーキング方式の
ための媒体アクセス制御(MAC)層プロトコルを行な
う。FORMACはノードがネットワークへのアクセスを得る
ことができるときを決め、かつトークン取扱い、アドレ
ス認識、およびCRCのために必要とされる論理を実現す
る。
る前に物理層ヘッダをすべて取り去る。パッケージデリ
ミタのいかなるプリアンブルまたは開始もFORMACによっ
て検出されかつ捨てられる。同じ方法で、いかなるエン
ド・オブ・フレームキャラクタまたはポストアンブルも
また除去される。FORMACは行先アドレスのために入来の
フレームをチェックしかつDPCに整合が起こらないとき
を知らせる。それはまたパケット上のCRCを発生しかつ
チェックする。
状態ビットを発生する。フレーム状態はDPCによってバ
ッファメモリ内に書込まる。DPCは特殊ハンドシェイク
を介して状態を認識する。ノード状態および動作的情報
は内部状態レジスタ内にストアされ、それはNPバスを介
してアクセスされる。
データ経路である。DPCは半二重装置であり、それはそ
れがそれの8ビットバスとして伝送または受取りのいず
れかを行なえることを意味する。FORMACは任意の完全二
重能力を提供する。この特徴はFDDI仕様によって必要と
されず、もしこの特徴が所望でなければ、そのときFORM
AC YRおよびYTバスはDPCのYバスに結ばれることがて
き、半二重システムを実現する。
ビット(8のデータ、2の制御、および1つのパリティ
ビット)バスからなる。これらのうちの2つは受取られ
たデータフレームを取扱い、一方策3のものはデータ伝
送のために用いられる。これらのバス上のデータはバイ
ト速度クロック(BCLK)で同期して移動する。
ャラクトおよび1つのパリティビットによって伴われる
8ビットバイトの形式でデータフレームを伝送する。ET
X22はそのとき4B/5Bエンコーディングを行ない、それは
出力波形におけるDCバランスを維持しかつエンコードさ
れたパターン内にわずか3つの連続する0が存在するよ
うに保証する。EXTはそれからデータを並列から直列フ
ォーマットに変換し、かつNRZI(0に戻らず、1上に反
転)ビットストリームをファイバオプティック送信器に
送る。EXTはまたNPと通信してFDDI特定された線状態を
媒体上に強制し、様々な折返し機能を行ない、かつどの
伝送または受取バスが活性状態であるかを選択する。ネ
ットワークインターフェイスの残りによって用いられる
バイトクロックもまたEXTによって発生される。
から受取られた直列フレームから受取ビットクロックを
抽出する。このタイミング情報はNRZI−NRZデコーディ
ングを行なうために用いられ、ビットの流れを5ビット
並列形式に変換し、4B/5Bデコーディングを行ない、か
つそれからFORMACへのさらなる伝送のためにETX内の受
取MUXへデータを送る。ERX上の弾性(elasticity)バッ
ファはノードがわずかに異なるクロック速度で動作する
ことを許容する(FDDI標準によって特定される±0.005
%)。
4、42は典型的にはPINダイオード、増幅器、等化器、自
動利得制御回路およびコンパレータでなる。PINダイオ
ードはファイバから光信号を受取りかつそれを電気的波
形に変換する。信号はそれから増幅されかつ条件を設け
られる。増幅器利得が使用可能でありかつ入来の信号の
大きさに依存する。条件を設けられた波形はそれからコ
ンパレータを介して通過させられ、それは出力が論理の
「1」または「0」のいずれであるべきかを決める。結
果としてビットの流れはそれから1対の差動ドライバで
ERXへ与えられる。
号を受入れ、かつ発光ダイオード(LED)によって、そ
れをファイバオプティックケーブル上への伝送のために
光出力に変換する。
ンコーポレーテッドAm79C83ファイバオプティック媒体
アクセスコントローラ(FORMAC)集積回路、またはチッ
プ50のブロック図を示す。このチップはFDDI標準によっ
て特定される時間決めされたトークンパッシングプロト
コルを実現するCMOS装置である。それは、プリアンブ
ル、CRC、および状態情報を発生することなどのデータ
フレームフォーメーション機能を行なう。リング診断お
よび統計的ネットワーク特徴づけのためにステーション
マネージメントソフトウェアによって必要とされる情報
がまたこの集積回路によって供給される。7つのバスが
外部回路とのFORMACのインターフェイスに備える。NPバ
ス52がチップの初期化および制御のための経路を設け
る。RAバス、RBバス、およびXバスは物理層とのインタ
ーフェイスをFORNACに与える。ファイバオプティック媒
体から受取られたデータ信号がRバスのうちの1つを選
択するマルチプレクサを介してチップに割込まされるた
めに選択される。データ信号がXバス上のファイバオプ
ティック媒体に送られる。選択されたRバス上で受取ら
れたデータフレームがXバス上で繰返される。データフ
レームは、FORMACがデータに伝送、トークン発行、クレ
ームまたはビーコン状態にあるとき繰返されない。
それはFDDIネットワークに対する物理電気インターフェ
イスを提供する。送信器はコード変換を提供しかつ接続
マネージメントに対してインターフェイスする。受信器
はクロック回復、バイト整列、デコーディング、および
クロック不整合バッファリングを取扱う。
ステーションを呼び、それらはシングルアタッチステー
ション(SAS)、デュアルアタッチステーション(DAS)
および集信装置ステーションである。シングルアタッチ
ステーションはリングのうちのただ1つに接続する。シ
ングルアタッチステーションは1つのMACおよび1つのE
NDECを用いる。デュアルアタッチステーションは1次リ
ングへと2次リングへの両方に接続する。デュアルアタ
ッチステーションは1つまたはそれ以上のMACおよび2
つのENDECを用いる。デュアルアタッチステーションは
2つのモード、スルーモードおよびラップモードのいず
れかで動作する。
への入力信号はステーションを介して結合されかつそれ
から1次リングへ出る。
への入力信号はステーションを介してかつそれから2次
リングへ出て結合される。
して、ラップモードがWRAP AとしてまたはWRAP B構
成としてのいずれかで実現される。WRAP A構成におい
て、1次リングからステーションへの入力信号がMAC内
のデータ経路を介してかつそれから2次リングへ出て送
られる。ただ1つのMACが用いられるので、WRAP A構
成において、ステーションへの2次リング入力信号はEN
DED内においてのみデータ経路を介してかつそれから1
次リングへ出て送られる。その代わりとして、WRAP B
構成において、2次リングからステーションへの入力信
号がMACにおいてデータ経路を介してかつそれから1次
リングへ出て送られる。WRAP B構成において、ステー
ションへの1次リング入力信号がENDEC内においてのみ
データ経路を介してかつそれから2次リングへ出て送ら
れる。
して、1つだけのラップモードWRAPが実現される。1次
リングからステーションへの入力信号がMACのうちの1
つを介してかつ2次リングへ出て通過させられる。WRAP
モードに対して、2次リングからステーションへの入力
信号が他方のMACを介してかつそれから1次リングへ出
て通過させられる。
ョン72、74、76およびシングルアタップシングルアタッ
チステーション78、80、82でなるFDDIネットワーク70を
示す。ワイヤリング集信装置84は実際にデュアルアタッ
チステーションの特殊なケースである。それは1次リン
グへの2つの接続およびシングルアタッチアタッチメン
トへの単一の接続を有する。第4図は壊れたケーブルの
ない十分に構成されたリングを示す。矢印の先は逆動作
リング上のデータフローの方向を示す。シングルアタッ
チステーションが集信装置を介して1次リングへのみ接
続される。すべてのステーションが二重ファイバケーブ
ルでリングへ装着する。ケーブルは単一のジャケット内
に両方の光ファイバを収容し、かつ2つのファイバが単
一の二重コネクタで終端となる。デュアルアタッチ−シ
ングルアタッチが集信装置−シングルアタッチを同じ型
のコネクタで接続する。
のケーブル故障を受けた第4図のFDDIネットワークを示
す。FDDIネットワークシステムはデータ信号を2次リン
グを介して戻して送ることによってこの破壊を補う。故
障ケーブルリンクが近隣ステーションGおよびDによっ
て検出されるとき、それは分離される。
し、そこでENDECはいわゆるFAST印刷回路基板100内でFD
DI PHYユニットとして機能する。その図はFASTに対す
る詳細なブロック図を示し、それはFDDI PC/AT SUPER
NET技術であり、IBM PC/ATパーソナルコンピュータに
プラグを挿入するFDDIシステム評価回路ボードとしてア
ドバンスト・マイクロ・ディバイシズ・インコーポレー
テッドから入手可能な回路ボードである。PC/ATパーソ
ナルコンピュータ内の1つのFAST印刷回路基板はシング
ルアタッチメントステーション(SAS)として働く。2
つまたはそれ以上のボードを用いて、DAS(デュアルア
タッチメントステーション)または集信装置(CONC)な
どの他のFDDIステーション型が実現され得る。DASまた
はCONCを構成するために、2つまたはそれ以上のMAC
(媒体アクセスコントローラ)および2つまたはそれ以
上のPHY(物理層)が必要とされる。MACおよびPHYユニ
ットの間の様々な接続が異なる型のFDDIステーションを
発生する。それゆえDASおよびCONCのために複数FASTカ
ードを用いることにおけるキーは、PHYおよびMACユニッ
トを接続する3つのバスを扱うことにある。再構成マル
チプレクサは3つのバスを制御する。再構成は、同様に
これらのバスに関する内部制御を有するMACおよびPHYに
よってさらに容易にされる。
入手可能であり、かつFDDIステーションカードのすべて
の特徴を提供する。それはシングルアタッチメントステ
ーション(SAS)として設計されるけれども、ハードウ
ェアフック、またはインターフェイスが設けられ、それ
ゆえ様々な型のデュアルアタッチメントステーション
(DAS)および集信装置(CON)構成が2つまたはそれ以
上のボードを用いて構成され得る。これらのハードウェ
アフックは3つの3状態バッファ(出力がともに短絡さ
れ、それらは10ビット、3−1マルチプレクサとして働
く)、2つのレジスタおよび2つの26ピンコネクタを用
いて実現される。約4インチ長のリボンケーブルおよび
26ピンコネクタを用いて、同様に同じATマザーボードに
プラグを挿入する近接のFASTボードがともに接続され得
る。
す。オンボードFORMAC110伝送バス、Xバス112はENDEC
のTAバスへ接続される。XバスはFORMACからの出力であ
りかつTAバスはオンボードENDECへの入力である。オン
ボードFORMAC受取バスRAバス114はオンボードENDEC R
バスに接続される。RAバスはRバス上をENDECによって
伝送されるデータを受入れる。オンボードFORMACの第2
の受取バス116、RBバス、それはまたWCバスと呼ばれ、
オンボードENDECの受取バス、TBバスへ接続される。近
接のカードから入来のデータがRB/TBバス上で受取られ
るであろうし、かつFORMACまたはENDECのいずれかがそ
のデータを受入れることができる。
それらはまた3つの10ビット3状態バッファAm29C827
120、122、124を用いて形成される10ビット、3−1マ
ルチプレクサの入力に接続される。バッファ能動化はソ
フトウェア制御の下にある。バッファ出力がともに接続
されて、3−1、10ビットマルチプレクサを構成する。
第7図に示されるように、10ビットマルチプレクサ出力
が26ピンコネクタ、J1、において使用可能であり、そこ
からそれは26ピンケーブルを介して別のボードへ供給さ
れ得る。2つのレジスタAm29C821 126、128が別のFAST
カードからJ2、第2の26ピンコネクタを介して入来する
データを受入れる。26ピンケーブルは1つのボードのJ1
を第2のボードのJ2へ接続する。データはいつもコネク
タJ1からコネクタJ2へ流れる。
リップフロップ130、132、134を示す。
配列140を示す。複数のボードがDASまたはCON型のFDDI
ステーションを構成するために用いられるとき、1つの
ボードのみがBCLKを発生するべきであり、かつすべての
他のボードが局部的にそのクロックを再発生するべきで
あり、それゆえ1つのシステムを形成するすべてのボー
ドが互いに同期して動く。第1のボード上のBCLKが反転
される。この反転されたクロックはリボンケーブルを介
して他のボードへ送られ、かつそれがバッファされた後
に内部使用に対して使用可能とされる。このバッファさ
れたBCLK*はソースボードを含むボードの各々上で再反
転される。ソースボードはJ1上で反転されたクロックを
出力し、かつ第2のボードがそれをJ2上で受取る。第2
のボードがこのクロックをJ1上で第3のボードへ伝送す
るなどである。各ボード上で、ジャンパブロックW20が
ボード動作のために適切なクロックを選択する。ソース
ボードは内部クロックを用い、かつすべての他のボード
(DASまたは集信装置モードにおいて)がボード動作の
ために外部クロックを選択する。各ボード上で選択され
たクロックがバッファされ、かつそれから再び反転され
て正しいクロック極性を得る。この機構はボード間を通
過するクロック信号上の最小のロード(load)を供給す
る。各ボード上の合計クロック信号ロードは3つのドラ
イバBCLK1、BCLK2、およびBCLK3によって分けられる。
それ以上のFASTボードがともに接続されてDASまたはCON
型のFDDIステーションを形成してもよい。データは1つ
のボード上のFORMACまたはENDECから別のボード上のFOR
MACまたはENECへ流れるであろう。FORMACおよびENDECの
ためのデータセットアップおよびホールド時間はエラー
フリーデータ転送を達成するために合わなければならな
い。ワーストケースタイミングはデータが1つのボード
上のENDECによってRバス上で発生されかつ別のボード
上のRBバス上でFORMACによって受取られるとき起こるで
あろう。1つのボードから第2のものへ通過するデータ
はそれが第2のボードに到着するや否やそのボード上の
ローカルBCLKを用いてラッチされる。同じデータがBCLK
*を用いて再クロック動作され、かつそれからFORMACお
よびENDECに対して使用可能にされる。この機構は可能
な最大データセットアップおよびホールド時間を提供す
る。
つからクロックを選択するためにFASTカード上に設けら
れる。2つの別個の組のジャンパは第1および第2のク
ロック選択をする。ジャンパW11はステーション動作の
ためにENDEC発生クロックまたは発振器発生クロックの
間で選択を提供する。第2の組のジャンパはステーショ
ン動作のためにオンボードクロックおよび外部クロック
の間の選択を提供する。それはまた終了抵抗器を提供す
る。第2の組のジャンパはボードクロックを用いるため
の省略時のセッティングを有するが、しかしDASまたはC
ONが2つまたはそれ以上のボードで構成されるとき、外
部クロックおよび/または終了抵抗器が選択され得る。
FASTカードを用いて構成されることができる様々なFDDI
ステーショ型を示す。FORMACおよびENDECを介する情報
信号経路がノードプロセッサのソフトウェア制御の下に
構成される。FASTカード間の情報信号の伝送のためのFA
STカードの再構成マルチプレクサもまたノードプロセッ
サの制御の下に構成される。
ることが所望である。それゆえ、或る集積回路がシステ
ムの要件に適合するためにカードから存在するかまたは
削除され得る。たとえば、単一MACを用いるデュアルタ
ッチ構成が2つのFASTカードのうちの1つから1つのMA
C集積回路を除去し得る。他のスーパネットファミリコ
ンポーネントもまた必要とされるように除去されること
ができる。カードを構成する特定のSUPERNET集積回路の
この存在または削除はカードのポピュレーティング(po
pulating)またはデポピュレーティング(depopulatin
g)と呼ばれる。
ーション構成を提供するように再構成可能である。デュ
アルアタッチステーションに対して、THROUGHモードま
たはWRAPモードが得られる。加えて、集信装置は装着さ
れたステーションを挿入またはバイパスする能力を有さ
なければならない。集信装置を介するネットワークデー
タ経路が維持される一方で、装着されたステーションの
診断テストのために集信装置が集信装置内で装着された
ステーションをMACに接続できることがまた望ましい。
テーション内でデータ経路を再構成するためのデータ経
路選択能力を提供する。この能力は上記で説明されたFA
STカードマルチプレクサ選択機能と結合され、それは様
々なステーション型の構成のための「ビルディングブロ
ック」回路ボードを提供する。データ経路構成および再
構成がFORMACとENDECとの間の相互接続に特定的に焦点
を合わせるので、第11A図ないし第14C図はネットワーク
ステーションのためのFASTカードの或るコンポールネン
トだけを示すように簡略化された。第6図は他のコンポ
ーネントを示し、一方第11A図ないし第14C図はカードの
各々に対するFORMAC、ENDEC、入力ラッチ、および出力
マルチプレクサのみを示す。
代わりにはTHRU、モード内でのデュアルアタッチ、シン
グルMACステーションを示す。第2のカードはFORMAC、R
BC、DPC、およびバッファメモリに関してデポピュレー
トされる。図の中の太い経路はTHROUGHモードに対する
経路を示す。マルチプレクサおよび入力ラッチが例証的
に示される。
チ、シングルMACステーションを示し、そこにおいて1
次リングデータはMACを介してかつ2次リング上へ出て
送られる。2次リングデータはENDECデータ経路のみを
含むデータ経路を用いて1次リングへ出て送られる。
アタッチ、シングルMACステーションを示す。
デュアルMACステーションを示す。2つのMAC、RBC、DP
C、およびバッファメモリが用いられる。1次および2
次リング経路の両方がTHROUGHモードにある。第12B図は
代替のTHROUGHモード構成を示す。
デュアルアタッチ、デュアルMACステーションを示す。
を伴うデュアルアタッチシングルMAC集信器を示す。す
べての図面におけるカードの各々は下記に説明される同
じ4つの機能を実現する。ステーションは「THRU」モー
ドにある。アタッチメントカードの状態は以下のようで
ある。: ON−LINE 1:外部ステーションがENDECを介してネット
ワークに構成される。FORMACはこの接続に参加しない。
もしこのON−LINE機構が用いられれば、FORMAC、DPC、R
BCおよび付帯の論理がこのアタッチカード上でデポピュ
レートされ得る。
ワークに構成される。これはFORMAC統計カウンタが装着
されたステーションのオンライン診断のために用いられ
ることを可能とする。
びアタッチメントカードが診断ダイアログに参加する一
方で、割込されないネットワーク動作を可能にする。
ACおよびCOUNTERS)はロストおよびエラーカウント統計
を行なうのと同様に動作的リングを診断し得る。
ートに装着されず(またはパワーダウン)かつネットワ
ークデータ経路はカードを介して割込されずに通過す
る。
チ、シングルMAC集信装置を示す。
チ、シングルMAC集信装置を示す。
デュアルMAC集信装置を示す。
ッチ、デュアルMAC集信装置を示す。
ュアルMACを示す。
のデータ経路の多数の構成および再構成が様々な動作的
要件またはケーブルまたはシステム上の故障を適応させ
るために使用可能であることが、上記の説明から明らか
である。
明の目的のためになされた。それらは、余すところがな
いことまたはこの発明を開示された正確な形式に制限す
ることを意図されず、かつ明らかに多くの修正および変
更が上記の教示の下に可能である。実施例はこの発明の
原理およびそれの実務的な応用を最良に説明するために
選択されかつ説明され、それによって予期される特定の
使用に適する様々な修正を伴ってこの発明および様々な
実施例を当業者が最良に用いることを可能とする。この
発明の範囲がここに添えられた特許請求の範囲およびそ
れらの均等物によって規定されることが意図される。
図面は、この発明の実施例を示し、かつ説明とともにこ
の発明の原理を説明するために働く。
コーポレーテッドスーパネット集積回路チップセットの
相互接続によって実現されるFDDIステーションのブロッ
ク図である。 第2図はFDDI標準のためのMAC層プロトコルを実現する
集積回路のブロック図である。 第3図はFDDIネットワークのための物理的電気インター
フェイスを実現する送信器および受信器集積回路のブロ
ック図である。 第4図はシングルアタッチ、デュアルアタッチ、または
集信装置ステーションとして動作されるステーションを
有するFDDIネットワークを表わす図である。 第5図はケーブル故障のために再構成される第4図のFD
DIネットワークを表わす図でありかつラップモードにお
けるおよびスルーモードにおけるステーションを示す。 第6図は2つの類似のステーション印刷回路基板の詳細
ブロック図であり、カードの間で信号を相互接続するた
めのこの発明に伴うマルチプレクサおよびラッチを示
す。 第7図は出力マルチプレクサおよび入力ラッチを有する
FDDIステーションカードの或るエレメントのみを示すブ
ロック図であり、それはこの発明に従ってステーション
の再構成のために適合させられる。 第8図は第7図の出力マルチプレクサおよび入力ラッチ
の特定の実現化例を示すブロック図である。 第9図は多重制御論理回路の特定の実現化例を示すブロ
ック図である。 第10図はこの発明に従うFDDIステーションカードのため
のクロック選択および分布システムのブロック図であ
る。 第11A図、第11B図および第11C図はステーションに対す
る動作のそれぞれ、THROUGH、WRAP AおよびWRAP B
モードを提供するためにシングルMACを用いるデュアル
アタッチステーション構成を示す。 第12A図、第12B図および第12C図はステーションに対す
る動作のそれぞれTHROUGH、代替のTHROUGH、およびWRAP
モードを提供するために2つのMACを用いるデュアルア
タッチステーション構成を示す図である。 第13A図、第13B図および第13C図はステーションに対す
る動作のそれぞれTHROUGH、WRAP AおよびWRAP Bモ
ードを提供するために単一のMACを用いる集信装置ステ
ーション構成を示す図である。 第14A図、第14B図および第14C図はステーションに対す
る動作のそれぞれTHROUGH、代替のTHROUGH、AND WRAP
モードを提供するために2つのMACを用いる集信装置ス
テーション構成を示す図である。 図において、12はAm79C81 RAMバッファコントローラで
あり、14はAm79C82データ経路コントローラ(DPC)であ
り、18はAm79C83ファイバオプティックリング媒体アク
セスコントローラFORMACであり、16はバッファメモリで
あり、100はFAST印刷回路基板である。
Claims (21)
- 【請求項1】デュアルリングローカルエリアネットワー
クの1次リングと2次リングへの両方に対してデュアル
アクセスを有するローカルエリアネットワークステーシ
ョン内のデータ経路を構成するための装置であって、 第1の媒体アクセスコントローラMACおよび第1のエン
コーダ/デコーダENDECを含み、前記第1のENDECは1次
リングに結合された入力端子を有しかつ2次リングに結
合された出力端子を有し、さらに、 第2の媒体アクセスコントローラMACおよび第2のエン
コーダ/デコーダENDECを含み、前記第2のENDECは2次
リングに結合された入力端子を有しかつ1次リングに結
合された出力端子を有し、さらに、 前記第1のMACと前記第1のENDECとの間の信号を接続す
るための第1のバス手段と、 前記第2のMACと前記第1のENDECとの間の信号を接続す
るための第2のバス手段と、 前記第1のバス手段から或る信号を選択するためのかつ
前記選択された信号を前記第2のバス手段に結合するた
めの第1の多重化手段と、 前記第2のバス手段から或る信号を選択するためのかつ
前記第1のバス手段に前記選択された信号を結合するた
めの第2の多重化手段と、 前記第1および前記第2の多重化手段を制御するため
の、かつ前記第1および前記第2のMACおよびENDECを介
するデータ経路を制御するための、ネットワークステー
ションが予め定められた動作モードにおいて動作するよ
うに選択的に構成する、手段とを含む、装置。 - 【請求項2】前記予め定められた動作モードがスルーモ
ードを含み、そこにおいて1次リング上の入力信号が1
次リングへ出て結合される、請求項1に記載の装置。 - 【請求項3】前記予め定められた動作モードがラップモ
ードを含み、そこにおいて1次リング上のステーション
への入力信号が2次リングへ出て結合される、請求項1
に記載の装置。 - 【請求項4】前記第1のバス手段が、第1のMACに対す
る伝送バスである第1のX BUS、第1のMACに対する受
取バスである第1のRA BUS、および第1のMACに対する
受取バスかつ第1のENDECに対する伝送バスである第1
のRB/TB BUSバスを含み、さらに、 前記第2のバス手段が、第2のMACに対する伝送バスで
ある第2のX BUS、第2のMACに対する受取バスである
第2のRA BUS、および第2のMACに対する受取バスかつ
第2のENDECに対する伝送バスである第2のRB/TB BUS
バスを含み、さらに、 前記第1の多重化手段が出力バスを有し、それに対して
前記第1のバス手段の前記第1のX、RA、RB/TBバスの
うちの1つからの信号が選択的に接続され、さらに、 前記第2の多重化手段が出力バスを有し、それに対して
前記第2のバス手段の前記第2のX RA RB/TBバスの
うちの1つからの信号が選択的に接続される、請求項1
に記載の装置。 - 【請求項5】第1の入力レジスタ手段を含み、それは前
記第2のマルチプレクサ手段の出力バスへ結合される入
力端子を有し、かつそれは前記第1のRB BUSへ結合さ
れる出力端子を有し、さらに、 第2の入力レジスタ手段を含み、それは前記第1のマル
チプレクサ手段の出力バスへ結合される入力端子を有
し、かつそれは前記第2のRB BUSへ結合される出力端
子を有する、請求項4に記載の装置。 - 【請求項6】前記ステーションに対するローカルクロッ
クを発生するための手段と、前記第1のMACおよびENDEC
のためにおよび前記第2のMACおよびENDECのためにロー
カルクロックおよび外部クロック源の間で選択するため
のクロック選択論理手段とを含む、請求項1に記載の装
置。 - 【請求項7】前記ネットワークステーションが1次リン
グ上の信号を2次ステーションへ結合する集信装置とし
て動作する、請求項1に記載の装置。 - 【請求項8】前記2次ステーションが、 第3の媒体アクセスコントローラMACおよび第3のエン
コーダ/デコーダENDECを含み、前記第3のENDECが3次
リングに結合される入力端子を有しかつ前記3次リング
に結合される出力端子を有し、さらに、 前記第3のMACと前記第3のENDECとの間の信号を接続す
るための3次バス手段と、 前記第3のバス手段から或る信号を選択するための第3
の多重化手段と、 前記第3の多重化手段を制御するための、および2次ス
テーションが以下の選択されるモードのうちの1つで動
作するように選択的に構成するために前記第3のMACお
よびENDECを介してデータ経路をコントロールするため
の手段とを含み、それらのモードは、 そこにおいて1次リングから2次ステーションへの入力
信号が前記第3のMACを介しておよび前記第3のENDECを
介して結合される、第1のオンラインモードと、 そこにおいて1次リングから2次ステーションへの入力
信号が前記第3のENDECを介してのみ結合される、第2
のオンラインモードと、 そこにおいて1次リングから2次ステーションへの入力
信号が前記第3のMACまたは前記第3のENDECを介して通
過することなく前記2次ステーションを介して結合され
る、第3のバイパスモードと、 そこにおいて前記3次リングへの診断経路が前記第3の
MACと前記第3のENDECとの間に形成される、第4の診断
モードとである、請求項7に記載の装置。 - 【請求項9】前記第1および前記第2の多重化手段がと
もに接続されるそれらの出力端子を有する3状態バッフ
ァを含む、請求項1に記載の装置。 - 【請求項10】第1および第2の多重化手段を制御する
ための手段が前記第1および前記第2の多重化手段の制
御端子に結合される出力端子を有するフリップフロップ
回路を含む、請求項1に記載の装置。 - 【請求項11】ネットワークステーションがシングルMA
Cモードまたは動作に構成されて前記第1および前記第
2のMACのうちのただ1つだけを用いる、請求項1に記
載の装置。 - 【請求項12】前記第1のバス手段および前記第1のMA
CおよびENDECがネットワークステーションの他のコンポ
ーネントエレメントとともに第1の回路モジュール内に
含まれ、さらに、 前記第2のバス手段および前記第2のMACおよびENDECが
ネットワークステーションの他のコンポーネントエレメ
ントとともに第2の回路モジュール内に含まれ、さら
に、 前記装置が前記第1および第2の回路モジュールを相互
接続してデュアルリングネットワークステーションを形
成するための手段を含む、請求項1に記載の装置。 - 【請求項13】前記第1および前記第2の回路モジュー
ルがコンピュータにプラグを挿入されるように適合され
た回路カードである、請求項12に記載の装置。 - 【請求項14】ローカルエリアネットワークステーショ
ン内でデータ経路を構成するためのモジュラシステムで
あって、第1のモジュールを含み、それが、 第1の媒体アクセスコントローラMACおよび第1のエン
コーダ/デコーダENDECを含み、 前記第1のMACと前記第1のENDECとの間で信号を接続す
るための第1のバス手段と、 前記第1のバス手段から或る信号を選択するための、お
よび前記選択された信号を第1の多重出力バス上に供給
するための第1の多重化手段と、 前記第1の多重化手段を制御するための、および前記第
1のMACおよびENDECを介するデータ経路を制御するため
の手段とを含む、モジュラシステム。 - 【請求項15】第2のモジュールを含み、それが、 第2の媒体アクセスコントローラMACおよび第2のエン
コーダ/デコーダENDECと、 前記第2のMACおよび前記第2のENDECの間で信号を接続
するための第2のバス手段と、 前記第2のバス手段から或る信号を選択するための、お
よび前記選択された信号を第2の多重出力バス上に供給
するための第2の多重化手段と、 前記第2の多重化手段を制御するための、および前記第
2のMACおよびENDECを介するデータ経路を制御するため
の手段と、 前記第1の多重出力バスを前記第2のバス手段に結合す
るための第1の手段と、 前記第2の多重出力バスを前記第1のバス手段に結合す
るための第1の手段とを有する、請求項14に記載のシス
テム。 - 【請求項16】前記第1および前記第2のモジュールが
デュアルリングローカルエリアネットワークステーショ
ンのためのネットワークステーションを形成するように
配列され、 前記デュアルリングネットワークの1次導体を前記第1
のENDECの入力端子に結合するための手段と、 前記デュアルリングネットワークの2次導体を前記第1
のENDECの出力端子に結合するための手段と、 前記デュアルリングネットワークの2次導体を前記第2
のENDECの入力端子に結合するための手段と、 前記デュアルリングネットワークの1次導体を前記第2
のENDECの出力端子に結合するための手段とを含む、請
求項15に記載のシステム。 - 【請求項17】前記ネットワークステーションがスルー
モードで動作するように構成され、そこにおいて1次リ
ングからステーションへの入力信号が1次リングへネッ
トワークステーションを出て結合される、請求項16に記
載のシステム。 - 【請求項18】前記ネットワークステーションがラップ
モードにおいて動作するように構成され、そこにおいて
1次リングからステーションへの入力信号が2次リング
へ出て結合される、請求項16に記載のシステム。 - 【請求項19】前記第1のおよび前記第2のモジュール
によって形成される前記ネットワークステーションが2
次ステーションのための集信装置として動作するように
構成され、そこにおいて前記2次ステーションが第3の
モジュールを含み、それが、 第3の媒体アクセスコントローラMACおよび第3のエン
コーダ/デコーダENDECと、 前記第3のMACおよび前記第3のENDECとの間の信号を接
続するための第3のバス手段と、 前記第3のバス手段から或る信号を選択するための、お
よび前記選択された信号を第3の多重出力バス上に供給
するための第3の多重化手段と、 前記第3の多重化手段を制御するためのかつ前記第3の
MACおよびENDECを介するデータ経路を制御するための手
段とを含み、 第1の多重出力バスは前記第3のバス手段に結合され、 第3の多重出力バスは前記第2のバス手段に結合され
る、請求項15に記載のシステム。 - 【請求項20】前記第3のモジュールに類似の1つまた
はそれ以上のモジュールを含み、前記1つまたはそれ以
上のモジュールが前記第1の多重出力バスおよび前記第
2のバス手段の間で直列に結合される、請求項19に記載
のシステム。 - 【請求項21】第1および第2の結合手段が各々それぞ
れ前記多重出力バスから結合された情報をラッチするた
めの手段を含む、請求項15に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/281,991 US4951280A (en) | 1988-12-09 | 1988-12-09 | Method and apparatus for configuring data paths within a supernet station |
US281,991 | 1988-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02202247A JPH02202247A (ja) | 1990-08-10 |
JP2619725B2 true JP2619725B2 (ja) | 1997-06-11 |
Family
ID=23079628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1320414A Expired - Lifetime JP2619725B2 (ja) | 1988-12-09 | 1989-12-08 | ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US4951280A (ja) |
EP (1) | EP0372801B1 (ja) |
JP (1) | JP2619725B2 (ja) |
AT (1) | ATE133306T1 (ja) |
DE (1) | DE68925472T2 (ja) |
ES (1) | ES2083386T3 (ja) |
GR (1) | GR3019299T3 (ja) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5005120A (en) * | 1988-07-29 | 1991-04-02 | Lsi Logic Corporation | Compensating time delay in filtering signals of multi-dimensional reconvigurable array processors |
JPH02121547A (ja) * | 1988-10-31 | 1990-05-09 | Toshiba Corp | ローカルエリアネットワーク |
US5063575A (en) * | 1989-04-17 | 1991-11-05 | Advanced Micro Devices, Inc. | Apparatus and method for proper byte alignment in an encoder/decoder |
JPH0795766B2 (ja) * | 1989-06-30 | 1995-10-11 | 株式会社日立製作所 | デジタル・データ通信装置及びそれに使用するデータ通信アダプタ |
JPH03135133A (ja) * | 1989-10-20 | 1991-06-10 | Toshiba Corp | マルチメディア統合ネットワークシステム |
WO1991011869A1 (fr) * | 1990-01-26 | 1991-08-08 | Fujitsu Limited | Systeme de transmission entre des reseaux locaux presentant differents types d'equipements |
US5333246A (en) * | 1990-04-05 | 1994-07-26 | Seiko Epson Corporation | Page-description language interpreter for a parallel-processing system |
US5247626A (en) * | 1990-05-29 | 1993-09-21 | Advanced Micro Devices, Inc. | Fddi controller having flexible buffer management |
US5182747A (en) * | 1990-06-26 | 1993-01-26 | International Business Machines Corporation | Method for controlling the insertion of stations into fddi network |
DE69218644T2 (de) * | 1991-01-30 | 1997-09-11 | Canon Kk | Kontrollverfahren und Vorrichtung der Verbindung zwischen Mikrocomputer(n) und einem Zentralrechner |
US5241540A (en) * | 1991-07-31 | 1993-08-31 | International Business Machines Corporation | Reverse ordered control information transmission |
US5305321A (en) * | 1992-02-24 | 1994-04-19 | Advanced Micro Devices | Ethernet media access controller with external address detection interface and associated method |
US5355124A (en) * | 1992-06-09 | 1994-10-11 | Digital Equipment Corporation | Wiring concentrator for data networks |
US5412782A (en) | 1992-07-02 | 1995-05-02 | 3Com Corporation | Programmed I/O ethernet adapter with early interrupts for accelerating data transfer |
US5734926A (en) * | 1992-07-15 | 1998-03-31 | Advanced Hardware Architectures | Direct memory access controller in an integrated circuit |
US5420986A (en) * | 1992-07-30 | 1995-05-30 | Digital Equipment Corporation | FDDI concentrator with backplane port for dual datapath systems |
US5442623A (en) * | 1992-08-17 | 1995-08-15 | Bell Communications Research, Inc. | Passive protected self healing ring network |
US5434976A (en) * | 1992-09-28 | 1995-07-18 | Standard Microsystems Corporation | Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers |
US5649224A (en) * | 1993-01-26 | 1997-07-15 | Intel Corporation | Integrated circuit card having contacts along the side rails and method for transferring information using the contacts |
US5501608A (en) * | 1993-12-20 | 1996-03-26 | Intel Corporation | Computer system with an interconnection receptacle suitable for different external connectors |
US5619660A (en) * | 1994-04-28 | 1997-04-08 | Intel Corporation | Keying notches for side contacts on a thin form factor computer card |
US5525795A (en) * | 1994-05-24 | 1996-06-11 | Intel Corporation | Voltage protection for add in cards with sideswipe contacts |
US5526217A (en) * | 1994-05-24 | 1996-06-11 | Intel Corporation | Voltage protection for modem add in cards with sideswipe contacts |
US5889866A (en) * | 1994-06-30 | 1999-03-30 | Intel Corporation | Method and apparatus for controlling access to detachably connectable computer devices using an encrypted password |
US5477418A (en) * | 1994-07-15 | 1995-12-19 | Intel Corporation | I/O connector for add in printed circuit cards for computer systems |
US5563769A (en) * | 1994-07-19 | 1996-10-08 | Intel Corporation | Tabbed cover attach for PCMCIA card packaging and method for attaching the PCMCIA covers to the printed circuit board assembly |
US5546378A (en) * | 1994-07-21 | 1996-08-13 | Newbridge Networks Corporation | Fault tolerant FDDI wiring hub |
US5655140A (en) * | 1994-07-22 | 1997-08-05 | Network Peripherals | Apparatus for translating frames of data transferred between heterogeneous local area networks |
US5687316A (en) * | 1994-07-29 | 1997-11-11 | International Business Machines Corporation | Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data |
US5606704A (en) * | 1994-10-26 | 1997-02-25 | Intel Corporation | Active power down for PC card I/O applications |
US5637018A (en) * | 1994-11-01 | 1997-06-10 | Intel Corporation | Hi-jack hinged connection adapter for input/output cards |
KR960027720A (ko) * | 1994-12-23 | 1996-07-22 | 양승택 | 동기식 디지틀 회선분배장치(sdh dxc)용 복합형 망보호/복구 장치 |
US5519701A (en) * | 1995-03-29 | 1996-05-21 | International Business Machines Corporation | Architecture for high performance management of multiple circular FIFO storage means |
EP0760501B1 (en) * | 1995-09-04 | 2002-02-20 | Hewlett-Packard Company, A Delaware Corporation | Data handling system with circular queue formed in paged memory |
US5748634A (en) * | 1995-09-14 | 1998-05-05 | Level One Communications, Inc. | Method and apparatus for implementing a two-port ethernet bridge using a semaphoring technique |
JPH09265363A (ja) * | 1996-03-28 | 1997-10-07 | Fuji Xerox Co Ltd | 印刷処理装置および方法 |
US6108726A (en) * | 1996-09-13 | 2000-08-22 | Advanced Micro Devices. Inc. | Reducing the pin count within a switching element through the use of a multiplexer |
US5892772A (en) * | 1997-04-15 | 1999-04-06 | Lockheed Martin Corporation | Spatial reuse by means of dual homing on a ring network |
JPH11308253A (ja) * | 1998-04-20 | 1999-11-05 | Honda Motor Co Ltd | ネットワーク・システム |
US6748451B2 (en) | 1998-05-26 | 2004-06-08 | Dow Global Technologies Inc. | Distributed computing environment using real-time scheduling logic and time deterministic architecture |
US6587947B1 (en) | 1999-04-01 | 2003-07-01 | Intel Corporation | System and method for verification of off-chip processor code |
US6622198B2 (en) * | 2000-08-31 | 2003-09-16 | United Memories, Inc. | Look-ahead, wrap-around first-in, first-out integrated (FIFO) circuit device architecture |
US7339687B2 (en) * | 2002-09-30 | 2008-03-04 | Sharp Laboratories Of America | Load-balancing distributed raster image processing |
DE10312907A1 (de) * | 2003-03-22 | 2004-10-07 | Bosch Rexroth Ag | Kommunikationssystem mit redundanter Kommunikation |
US20050086385A1 (en) * | 2003-10-20 | 2005-04-21 | Gordon Rouleau | Passive connection backup |
US8688887B2 (en) | 2009-12-22 | 2014-04-01 | International Business Machines Corporation | Computer peripheral expansion apparatus |
US11640335B2 (en) * | 2021-06-15 | 2023-05-02 | Western Digital Technologies, Inc. | Multiple function level reset management |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2534753A1 (fr) * | 1982-10-15 | 1984-04-20 | Gixi Ingenierie Inf | Systeme d'etablissement de circuits de transmission de donnees a debit constant entre une pluralite de stations |
FR2535557B1 (fr) * | 1982-11-03 | 1987-08-21 | Electricite De France | Procede et installation de transmission de donnees numeriques |
US4527270A (en) * | 1983-05-04 | 1985-07-02 | Allen-Bradley Company | Communications network with stations that detect and automatically bypass faults |
IT1199859B (it) * | 1985-03-06 | 1989-01-05 | Cselt Centro Studi Lab Telecom | Rete locale integrata ad alta velo-cita'riconfigurabile |
-
1988
- 1988-12-09 US US07/281,991 patent/US4951280A/en not_active Expired - Lifetime
-
1989
- 1989-11-29 AT AT89312379T patent/ATE133306T1/de not_active IP Right Cessation
- 1989-11-29 DE DE68925472T patent/DE68925472T2/de not_active Expired - Fee Related
- 1989-11-29 ES ES89312379T patent/ES2083386T3/es not_active Expired - Lifetime
- 1989-11-29 EP EP89312379A patent/EP0372801B1/en not_active Expired - Lifetime
- 1989-12-08 JP JP1320414A patent/JP2619725B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-13 GR GR960400704T patent/GR3019299T3/el unknown
Also Published As
Publication number | Publication date |
---|---|
GR3019299T3 (en) | 1996-06-30 |
US4951280A (en) | 1990-08-21 |
ATE133306T1 (de) | 1996-02-15 |
EP0372801A3 (en) | 1992-04-01 |
EP0372801B1 (en) | 1996-01-17 |
DE68925472D1 (de) | 1996-02-29 |
DE68925472T2 (de) | 1996-10-17 |
ES2083386T3 (es) | 1996-04-16 |
EP0372801A2 (en) | 1990-06-13 |
JPH02202247A (ja) | 1990-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2619725B2 (ja) | ローカルエリアネットワークステーション内でデータ経路を構成するための装置およびモジュラシステム | |
EP1454440B1 (en) | Method and apparatus for providing optimized high speed link utilization | |
US7486721B2 (en) | Physical layer device having an analog serdes pass through mode | |
KR100545429B1 (ko) | 프로토콜 독립적 데이터 전송 방법, 장치, 정보 처리 장치, 네트워크 인터페이스 및 시스템 | |
US6721313B1 (en) | Switch fabric architecture using integrated serdes transceivers | |
US5649100A (en) | Network backplane interface having a network management section for managing and configuring networks on the backplane based upon attributes established in a parameter table | |
US5574722A (en) | Protocol independent switch | |
US6188702B1 (en) | High speed linking module | |
US8046510B2 (en) | Physical layer device having a SERDES pass through mode | |
US20100189168A1 (en) | System, method and device for autonegotiation | |
EP0093623A2 (en) | Transceiver multiplexor | |
JPH10504435A (ja) | トークンリング用マルチポートlanスイッチ | |
US5703883A (en) | Expandable repeater controller | |
JPS61219247A (ja) | ローカルエリアネットワークのためのネットワークアクセス装置 | |
US6115391A (en) | Method and apparatus for integrating multiple repeaters into a single collision domain | |
Raghavan et al. | A gigabyte-per-second parallel fiber optic network interface for multimedia applications | |
JPS6313450A (ja) | ル−プ接続装置 | |
Demming | Serial Storage Architecture: A Technology Overview |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 13 |