JPS60211976A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体集積回路のプロ
セスに適用して特に有効な技術に関するもので、例えば
半導体集積回路におけるバイポーラトランジスタの形成
に利用して有効な技術に関する。

［背景技術］ 従来のバイポーラ集積回路におけるバイポーラトランジ
スタの一般的な形成方法とその構造は、例えば日経エレ
クトロニクス１９８１年９月２８日量（Ｎｏ、２７４）
１２２頁等において知られている。第１図はそのような
公知のバイポーラトランジスタの一構成例を示すもので
ある。

すなわち、バイポーラトランジスタは、Ｐ型シリコンか
らなる半導体基板ｌ上に、酸化膜を形成してからこの酸
化膜の適当な位置に埋込み拡散用パターンの穴をあけ、
この酸化膜をマスクとしてひ素もしくはアンチモン等の
Ｎ型不純物を熱拡散して部分的にＮ＋＋込層２を形成す
る。

そして、上記酸化膜を除去してからチャンネルストッパ
用のＰ＋型拡散層３を形成し、その」二に気相成長法に
よりＮ−型エピタキシャル層４を成長させ、その表面に
酸化膜（ＳｉＯ２）と窒化膜（Ｓｉ３Ｎ４）を形成する
。その後、ホトエツチングにより上記酸化膜と窒化膜を
部分的に除去し、これをマスクとしてその部分のシリコ
ンをエピタキシャル層の約半分の厚さエツチングした後
分離用の比較的厚い酸化膜５を形成した後、窒化膜を取
り除く。

それから、窒化膜等でマスクしてコレクタ領域の引上げ
口となる部分にリン等のＮ型不純物の選択熱拡散処理を
行なってＮ＋型型数散層６形成し、ま九Ｎ−型エピタキ
シャル層４上には同じく選択熱拡散処理によりＰ型ベー
ス領域７を形成してから、このＰ型ベース領域７内に選
択熱拡散処理によってＮ＋＋エミッタ領域８を形成する
ことにより、第１図に示すようなＮＰＮ型のバイポーラ
トランジスタが形成されていた。

ところが、バイポーラトランジスタにおいては、配線ピ
ッチおよび電極とコンタクトホール形成のためのホトレ
ジストのマスクの合わせ余裕との関係でベース電極とエ
ミッタ電極との間隔が決まるため、両電極をそれほど近
づけて形成することができない。そのため、第１図に示
すような構造のバイポーラトランジスタにあっては、ベ
ース電極とエミッタ領域とが比較的離されてしまい、そ
の結果、ベース・コレクタ間の接合容量が大きくなると
ともにベース抵抗が大きくなり、トランジスタの動作速
度の高速化を妨げていることが分かった。

［発明の目的］ この発明の目的は、バイポーラトランジスタの形成に適
用した場合に、トランジスタの動作速度を向上させるこ
とができるような製造方法を提供することにある。

この発明の他の目的は、バイポーラ集積回路の集積度を
向上させることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、この発明は、素子間分離用の酸化膜を選択的
に形成した後、ベース領域となる素子活性領域部周囲の
分離用酸化膜を、この素子活性領域の周縁に沿ってエツ
チングしてシリコンの側壁を露出させてから、Ｐ型不純
物がドープされたポリシリコンを成長させ、ポリシリコ
ンからの拡散によってベース領域を形成した後にエミッ
タ領域を形成することにより、上記ポリシリコンをベー
ス電極引出し用の電極とすることができ、これによって
ベース電極をベース領域の側壁から引き出すことができ
るようにして、ベース領域全体の面積を減少させ、ベー
ス・コレクタ間の接合容量およびベース抵抗を低減させ
てトランジスタの動作速度を向上させ、また、バイポー
ラ集積回路の集積度を向上させるという上記目的を達成
するものである。

［実施例コ 第２図〜第８図は、本発明をバイポーラ集積回路におけ
るバイポーラトランジスタの製造技術に適用した場合の
第１の実施例を製造工程順に示したものである。

この実施例では、背景技術のところで説明した方法と同
一の方法により、Ｐ型シリコンのような半導体基板１上
にＮ＋＋込層２およびチャンネルストッパ用Ｐ＋型拡散
層３を形成して、その」二にＮ−型エピタキシャル層４
および分離用酸化膜５を形成する。それから、マスクと
なった窒化膜を除去してから、エピタキシャル層４の表
面の比較的薄い酸化膜５ａを介して、先ずコレクタ領域
の引出し口となる部分にＮ型不純物を選択的にイオン打
込みし、熱処理を施してＮ＋型のコレクタ引出し口６を
形成して第２図の状態となる。

第２図の状態の後は、分離用酸化膜５上にホトレジスト
９を塗布してベース領域となる部分の上にこれよりもひ
と回り大きな開口部９ａを開ける。

そして、このホトレジスト９をマスクにして等方性のエ
ツチングを行なってベース領域となる部分の素子活性領
域１０の周縁の分離用酸化膜５を約０．３〜０．５μｍ
程度削り取る。すると、第３図に示すように素子活性領
域１０のシリコン側壁が露出される。

次に、上記ホトレジスト９を除去してから、ボロンのよ
うなＰ型不純物が高濃度にドープされた多結晶シリコン
層１１をＣＶＤ法（ケミカル・ベイパ・デポジション法
）により形成する（第４図参照）。しかる後、ホトレジ
スト１２を用いて異方性のドライエツチングを行ない第
５図に示すように素子活性領域１０の周縁のみを残して
他の不用な部分の多結晶シリコンを除去して、ベース電
極引出し用のポリシリコン電極１１ａを形成する。

それから、ホトレジスト１２を除去した後、熱酸化を行
なう。すると、第６図に示すように上記ポリシリコン電
極１１ａの表面が酸化されて０゜３μｍ程度に酸化膜１
３が形成されるとともに、ポリシリコン電極１１ａ内の
Ｐ型不純物が素子活性領域１０のシリコン内に拡散され
、ポリシリコン電極１１ａと接する部分に、外部ベース
領域となるＰ型拡散層７ａが形成される。この場合、熱
酸化により、素子活性領域１０の表面にも酸化膜１４が
形成されるが、エピタキシャル層からなる素子活性領域
１０は低濃度のＮ型単結晶体であるため、高濃度のポリ
シリコン電極１１ａとの間で酸化速度に差が生じ、素子
活性領域１０上の酸化膜１４は非常に薄く形成されるに
すぎない。

そこで、次に基板上方から全面的にボロン等のＰ型不純
物のイオン打込みを行ない熱処理を施すと、素子活性領
域１０上の酸化膜１４下にのみ薄いＰ型拡散層７ｂが形
成されて真性ベース領域とされる。しかる後、軽くエツ
チングを行なってＰ型拡散層７ｂ上の薄い酸化膜１４を
除去してから、ひ素のようなＮ型不純物が高濃度にドー
プされたポリシリコン層をＣＶＤ法により全面的に形成
する。それから、ホトエツチングにより不用な部分のポ
リシリコンを除去して、エミッタ用のポリシリコン電極
１５を形成し、しかる後熱処理を行なうと、ポリシリコ
ン電極１５からの拡散によってＮ型拡散層からなるエミ
ッタ領域８が形成され、第７図の状態となる。

第７図の状態の後は、ＰＳＧ膜（リン・ケイ酸ガラス膜
）のような層間絶縁膜１６を全面的にデポジションさせ
てから、エツチングによりエミッタ領域８．ベース領域
７およびコレクタ領域６へのコンタクトホール１７ａ〜
１７ｃを形成する。

それからアルミ蒸着を行なって、ホトエツチングにより
アルミ電極１８　ａ　−１８ｃを形成して第８図の状態
とされる。その後は、アルミ電極の上にファイナルパッ
シベーション膜を形成して完成状態とされる。

従って、上記実施例のプロセスにより形成されたバイポ
ーラトランジスタにおいては、シリコン（外部ベース領
域７ａ）の側壁からポリシリコン電極１１ａによってベ
ース領域外へベース電極を引き出す構造とされているた
め、第１図のようにベース領域上にベース電極を形成す
る構造のものに比べて、ベース領域全体の占有面積が小
さくなり、これによってベース・コレクタ間の接合容量
およびベース抵抗が低減され、トランジスタの動作速度
が速くなる。

さらに、ポリシリコン電極１１ａからの拡散によって外
部ベース領域７ａが形成されているとともに、エミッタ
領域８が外部ベース領域７ａに接触されたポリシリコン
電極１１ａをマスクとして形成される。すなわち、外部
ベース領域７ｂとエミッタ領域８とが自己整合的に形成
される。しかも、酸化膜５のエツチングにより酸化膜５
のエツジが開口部を広げる方向に後退する。

そのため、ベース領域が形成される酸化膜５で囲まれた
素子活性領域１０の形成のためのマスクとエミッタ形成
用のマスクとが多少ずれを起こしても、エミッタ形成用
拡散層が分離用酸化膜５に接するように形成されるいわ
ゆるウォールド・エミッタ構造になるのが防止される。

その結果、エミッタとコレクタ間の短絡等が生じてトラ
ンジスタ特性が劣化されるおそれがなくなる。

従って、素子活性領域１０の形成のためのマスクとエミ
ッタ形成用マスクとの合せ余裕は、極めて僅かでよい。

そのため、素子活性領域１ｏの寸法をエミッタ寸法とほ
ぼ同じ程度にまで縮小できる。これによって、ベース・
コレクタ間の接合容量およびベース抵抗をさらに低減さ
せることができる。なお、ベース電極引出し用のポリシ
リコン電極１１ａには、Ｐ型不純物が高濃度にトープさ
れており、その抵抗値はかなり小さい。

しかも、上記実施例によれば、外部ベース領域７ａより
も真性ベース領域７ｂの厚みの方が薄くされるいわゆる
グラフトベース構造のトランジスタが形成されるため、
これによってさらにトランジスタ動作速度が向上される
。

また、上記実施例でぽ］ベース領域の両側すなわちトラ
ンジスタの内側と外側にそれぞれポリシリコン電極１１
ａが延びるように形成されているので、ベース電極１８
ｂが第８図に示すようにエミッタ電極１８ａとコレクタ
電極１８ｃとの中間に配置されるように形成できること
はもちろん、第１図のものと同じように、ベース電極と
コレクタ電極との中間にエミッタ電極が配置されるよう
にアルミ電極１８ａ〜１８ｃを形成することができる。

これにより、配線のレイアウト上の都合によって、同一
基板上にベース電極とエミッタ電極の配置関係の異なる
２つの構造のトランジスタを設けることができる。その
結果、配線のレイアラ１〜設計も容易になるという利点
がある。

なお、上記実施例では、エミッタ領域８を第２層目のポ
リシリコンからの不純物拡散によって形成しているが、
エミッタ領域８を真性ベース領域７ｂと同様にイオン打
込みによって形成することも可能である。

また、上記実施例では、コレクタ電極のみがアルミ電極
１７ｃの一層構造となっているが、コレクタ電極をエミ
ッタ電極と同様に２層目のポリシリコン電極とアルミ電
極の二層構造とするようにしてもよい。

さらに、上記実施例では、外部ベース領域７ａをポリシ
リコン電極１１’ａからの拡散によって、また真性ベー
ス領域７ｂをイオン打込みによって形成しているが、ポ
リシリコン１１にエミッタ形成用開口部を形成する前に
ポリシリコン１１からの拡散によってベース領域を一度
に形成してやることも可能である。このようにしても、
ポリシリコン電極１１ａがベース引出し用電極になるこ
とによってベース領域の寸法が小さくされ、接合容量お
よびベース抵抗が低減される効果が得られる。

［効果コ （１）素子間分離用の酸化膜を選択的に形成した後、ベ
ース領域となる素子活性領域部周囲の分離用酸化膜を、
この活性領域の周縁に沿ってエツチングしてシリコンの
側壁を露出させてから、Ｐ型不純物がドープされたポリ
シリコンを成長させ、ポリシリコンからの拡散によって
ベース領域を形成してからエミッタ領域を形成するよう
にしたので、上記ポリシリコンをベース電極引出し用の
電極とすることができ、これによってベース電極をベー
ス領域の側壁から引き出すことができるようになるとい
う作用により、ベース領域全体の面積が減少され、ベー
ス・コレクタ間の接合面積およびベース抵抗が低減され
てトランジスタの動作速度が向上されるという効果があ
る。

（２）素子間分離用の酸化膜を選択的に形成した後、ベ
ース領域となる素子活性領域部周囲の分離用酸化膜を、
この活性領域の周縁に沿ってエツチングしてシリコンの
側壁を露出させてから、Ｐ型不純物がドープされたポリ
シリコンを成長させ、ポリシリコンからの拡散によって
ベース領域を形成してからエミッタ領域を形成するよう
にしたので、上記ポリシリコンをベース電極引出し用の
電極とすることができ、これによってベース電極をベー
ス領域の側壁から引き出すことができるようになるとい
う作用により、ベース領域の面積が減少され、バイポー
ラトランジスタの寸法を小さくすることができるように
なり、これによってバイポーラ集積回路の集積度が向上
されるという効果がある。

（３）素子間分離用の酸化膜を選択的に形成した後、ベ
ース領域となる素子活性領域部周囲の分離用酸化膜を、
この活性領域の周縁に沿ってエツチングしてシリコンの
側壁を露出させてから、Ｐ型不純物がドープされたポリ
シリコンを成長させ、ポリシリコンからの拡散によって
ベース領域を形成し、しかる後、ポリシリコン電極表面
の酸化膜をマスクとして真性ベース領域を形成し、それ
からエミッタ領域を形成するようにしたので、外部ベー
ス領域とエミッタ領域とが自己整合的に形成されるとい
う作用により、エミッタとコレクタとの短絡事故が防止
され、かつ簡単にグラフトベース構造のトランジスタが
得られ、これによってトランジスタの特性が向上される
ようになるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、前記実施例では
、エミッタ領域上にポリシリコン電極を介してアルミ電
極が形成されているが、イオン打込みでエミッタ領域を
形成した場合には、ポリシリコン電極を省略することも
可能である。

また、前記実施例では、ベース電極引出しのためのポリ
シリコン電極の表面を酸化して絶縁膜を形成してから２
層目のポリシリコンをデポジションさせて、両者間の絶
縁を図っているがポリシリコン電極の表面を酸化させる
代わりに他の絶縁膜をデポジションさせて絶縁すること
も可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
におけるバイポーラトランジスタの形成技術に適用して
ものについて説明したが、それに限定されるものでなく
、例えば、ＭＯ８集積回路におけるバイポーラトランジ
スタの形成技術などにも利用できる。

【図面の簡単な説明】

第１図は、従来の半導体集積回路装置におけるバイポー
ラトランジスタの構成例を示す断面図、第２図〜第８図
は、本発明をバイポーラ集積回路に適用した場合の一実
施例を構造工程順に示した半導体基板の要部断面図であ
る。 １・・・・半導体基板、２・・・・Ｎ→−埋込層、３・
・・・チャンネルストッパ層、４・・・・Ｎ−型エピタ
キシャル層、５・・・・分離用酸化膜、５ａ・・°°酸
化膜、６・・・・コレクタ引出し口、７・・・・ベース
領域、　７ａ・・・・外部ベース領域、７ｂ・・・・真
性ベース領域、８・・・・エミッタ領域、９，１２・・
・・ホトレジスト、ｌＯ・・・・素子活性領域、１１・
・・・多結晶シリコン層、１１ａ°＝°ポリシリコン電
極、１．３．１４・・・・酸化膜、１５・・・・ポリシ
リコン電極（エミッタ用）、１６・・・・層間絶縁膜（
ＰＳＧ膜）、１７ａ〜１７Ｃ・・・・コンタクトホール
、１８ａ〜１８ｃ・・・・アルミ電極、。 第　１　図 ２ 第　２　図 第　３　図 第　４　図 第　５　図 ！？ 第　６　図 第　Ｓ　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に該半導体基板とは異なる導電型の埋
   込層を形成し、その上にエピタキシャル層を形成してか
   ら基板の主面に分離絶縁膜を形成し。 しかる後、基板主面上に選択的にバイポーラトランジス
   タのベース領域とコレクタ領域とエミッタ領域となる拡
   散層を別々に形成する半導体装置の製造方法において、
   ベース領域が形成される素子活性領域の周縁の分離用絶
   縁膜を一部削って素子活性領域の側壁を露出させてから
   、ポリシリコン電極を形成してこのポリシリコン電極か
   らの不純物拡散によってベース領域を形成し、しかる後
   、上記ポリシリコン電極をマ、スクとしてエミッタ領域
   を形成するようにしたことを特徴とする半導体装置の製
   造方法。 ２、上記ポリシリコン電極の形成後に、ポリシリコン電
   極からの拡散によって外部ベース領域を形成してから、
   上記ポリシリコン電極表面の酸化膜をマスクとして真性
   ベース領域およびエミッタ領域を形成するようにしたこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。 ３、上記ベース領域形成後に、２層目のポリシリコンを
   形成し、このポリシリコンからの不純物拡散によってエ
   ミッタ領域を形成するようにしたことを特徴とする特許
   請求の範囲第１項もしくは第２項記載の半導体装置の製
   造方法。