JPS60136373A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体集積回路のプロ
セスに適用して特に有効な技術に関するもので、例えば
半導体集積回路におけるバイポーラトランジスタの形成
に利用して有効な技術に関する。

［背景技術］ 従来のバイポーラ集積回路におけるバイポーラトランジ
スタの一般的な形成方法とその構造は、例えば日経エレ
クトロニクス１９８１年９月２８日号（Ｎｏ、２７４）
１２２頁等において知られている。第１図はそのような
公知のバイポーラトランジスタの一構成例を示すもので
ある。

すなわち、バイポーラトランジスタは、Ｐ型シリコンか
らなる半導体基板１上に、酸化膜を形成してからこの酸
化膜の適当な位置に埋込み拡散用パターンの穴をあけ、
この酸化膜をマスクとしてひ素もしくはアンチモン等の
Ｎ型不純物を熱拡散して部分的にＮ＋埋込層２を形成す
る。

そして、上記酸化膜を除去してからチャンネルストッパ
用のＰ＋型拡散層３を形成し、その上に気相成長法によ
りＮ−型エピタキシャル層４を成長させ、その表面に酸
化膜（Ｓ　ｉ　０２　）と窒化膜（Ｓ　ｉ　３　Ｎ４　
）を形成する。その後、ホトエツチングにより上記酸化
膜と窒化膜を部分的に除去し、これをマスクとしてその
部分に分離用の比較的厚い酸化膜５を形成した後、窒化
膜を取り除く。

それから、窒化膜等でマスクしてコレクタ領域の引上げ
口となる部分にリン等のＮ型不純物の選択熱拡散処理を
行なってＮ生型拡散層６を形成し、またＮ−型エピタキ
シャル層４上には同じく選択熱拡散処理によりＰ型ベー
ス領域７を形成してから、このＰ型ベース領域７内に選
択熱拡散処理によってＮ＋型エミッタ領域８を形成する
ことにより、第１図に示すようなＮＰＮ型のバイポーラ
トランジスタが形成されていた。

ところが、バイポーラトランジスタにおいては、配線ピ
ッチおよび電極とコンタクトホール形成のためのホトレ
ジストのマスクの合わせ余裕との関係でベース電極とエ
ミッタ電極との間隔が決まるため両電極をそれほど近づ
けて形成することができない。そのため、第１図に示す
ような構造のバイポーラトランジスタにあっては、ベー
ス電極とエミッタ領域とが比較的離されてしまい、その
分ベース抵抗が大きくなり、トランジスタの動作速度が
遅くなっていることが分かった。

［発明の目的］ この発明の目的は、バイポーラトランジスタの形成に適
用した場合に、トランジスタの動作速度を向上させるこ
とができるような製造方法を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概、
要を説明すれば、下記のとおりである。

すなわち、この発明は、ベース領域形成後にその表面に
導電性の良好なシリコン金属化合物（以下シリサイドと
称する）を形成してからそのＪに絶縁膜を形成した後、
エミッタ形成用開口部を形成し５、しかる後その上に絶
縁膜を形成し、異方性のドライエツチングを行なってエ
ミッタ形成用開口部内壁に絶縁膜が残るようにした状態
でエミッタ領域およびエミッタ電極を形成することによ
って、上記シリサイドによりベース電極とエミッタ領域
の距離が実質的にサブミクロン単位にまで近づけられ、
しかもエミッタ形成用開口部とエミッタ領域とが自己整
合的に形成されるという作用で、ベース抵抗を減少させ
るとともに、プロセスの最小加工寸法以下のエミッタを
形成可能にさせることにより、トランジスタの動作速度
を向上させるという上記目的を達成するものである。

以下この発明を実施例とともに詳細に説明する。

［実施例１］ 第２図〜第８図は、本発明をバイポーラ集積回路におけ
るバイポーラトランジスタの製造技術に適用した場合の
第１の実施例を製造工程順に示したものである。

この実施例では、背景技術のところで説明した方法と同
一の方法により、Ｐ型シリコンのような半導体基板１上
にＮ＋埋込層２およびチャンネルストッパ用Ｐ十型拡散
層３を形成して、その上にＮ−型エピタキシャル層４お
よび分離用酸化膜５を形成する。それから、マスクとな
った窒化膜を除去してから、エピタキシャル層４の表面
の比較的薄い酸化膜５ａを介して、先ずコレクタ領域の
引出し口となる部分にＮ型不純物を選択的にイオン打込
みし、熱処理を施してＮ＋型のコレクタ引出し口６を形
成する。

また、同様にしてエピタキシャル層４のベース領域とな
る部分にＰ型不純物を選択的にイオン打込みしてから熱
処理を施すことによりＰ型のベース領域７を形成して第
２図の状態となる。

第２図の状態の後は、先ず基板主面上の薄い酸化膜５ａ
を除去してから、基板表面全体にシリサイドを形成でき
るようなタンタル、モリブデン等の金属を、スパッタデ
ポジションもしくはＣＶＤ法（ケミカル・ベイパー・デ
ポジション法）により付着させてから、その金属の種類
に応じた適当な温度で熱処理を行なう。すると、付着さ
れた金属の下がシリコンである部分ではその金属とシリ
コンが反応してシリサイド膜が形成される。一方、付着
された金属の下が酸化膜５である部分では、金属は反応
しないのでそのまま残る。

そのため適当な洗浄液で基板表面全体にエツチングを行
なうと、酸化膜５上の金属はシリサイドよりもずっと簡
単に除去できるので、第３図に示すように、ベース領域
７上とコレクタ引出しロ６上に形成されたシリサイド膜
９がそのまま残るようにされる。

第３図の状態の後は、先ず基板全体に亘って例えばｐｓ
Ｇ［（リン・ケイ酸ガラス膜）１０をデポジションして
から、ドライエツチングにより、エミッタ領域が形成さ
れる部分の上のＰＳＧ膜１０とシリサイド膜９を除去し
てエミッタ形成用開口部１１を形成する（第４図）。

次に、例えばＳｉ３Ｎ４膜のような絶縁膜１２を全面的
に形成する（第５図）。それから、反応性スパッタエツ
チングのような異方性のエツチングを行なう。すると、
主として下方に向ってエツチングが進み、左右方向には
エツチングが進まないので、絶縁膜１２を全面的に除去
しても、第６図に示すようにエミッタ形成用開口部１１
内の内壁部には、絶縁膜１２ｇが残るようにされる。

上述した絶縁膜１０．１２は、ＰＳＧ、Ｓｉ３Ｎ４に限
定されるものではない。これらの１０゜１２は、絶縁膜
であれば良く、その組み合せは自由であり、例えば同一
物質であっても良い。

しかる後、上記開口部１１内に露出された基板主面の表
面を酸化して、薄い酸化膜を形成してから、Ｎ型不純物
のイオン打込み、熱処理を行なってエミッタ領域８を形
成する。そｉＬから、ベースおよびコレクタ領域へのコ
ンタクトホール１３ｂ。

１３ｃを上記絶縁膜１２に形成した後、アルミ蒸着を行
なってホトエツチングにより、配線およびアルミ電極１
４ａ、１４ｂ、１４ｃを形成して第７図の状態となる。

なお、上記の場合、エミッタ領域８をイオン打込みによ
って形成しているが、第８図に示すようにエミッタ形成
用開口部１１にポリシリコン電極１５を形成し、このポ
リシリコン電極１５にＮ型不純物をドープして、熱処理
を行ない、ポリシリコン電極１５からの不純物拡散によ
って、エミッタ領域８を形成するようにしてもよい。

あるいは、イオン打込みによりエミッタ領域を形成した
後、ポリシリコン電極１５を形成し、その上にアルミ電
極１４ａを形成してもよい。このようにポリシリコン電
極１５を設けることにより。

アロイピットによるエミッタ・ベース間の接合の破壊を
防止することができる。

第７図および第８図の状態の後、アルミ配線１４ａ〜１
４ｃの上にファイナルパッシベーション膜が形成されて
完成状態とされる。

」−記実施例の製法によれば、バイポーラトランジスタ
のベース領域７の表面に導電性の良好なシリサイド膜９
が形成される。そのため、ベース電極１４ｂとエミッタ
電極１４ａとが、配線ピッチおよび電極とコンタクトホ
ール形成に使用されるマスクの合わせ余裕との関係で、
第７図および第８図に示すように少し離れて形成される
ことにより、ベース電極１．４　ｂとエミッタ領域８と
の距離が比較的大きくなっても、実質的な距離はシリサ
イド［９の端部からエミッタ領域８までの長さ、すなわ
ち絶縁膜１２ａの厚みによって決まるようになる。つま
り、この場合シリサイド＠９の右端にベース電極１４ｂ
が形成されていると同じことになる。

その結果、ベース領域７の抵抗が小さくなり、かつアル
ミ電極１４ａ〜１４ｃとベース、エミッタおよびコレク
タの各拡散層（６，７，８）との接触抵抗も減少され、
これによってトランジスタの動作速度が向上されるよう
になる。

しかも、上記実施例によれば、エミッタ領域８が、シリ
サイド膜９に形成されたエミッタ開口部１１の内側に残
るようにされた絶縁膜１２ａを基準として形成されるた
め、シリサイド膜９の開口端部とエミッタ領域８とが自
己整合的に形成される。そのためシリサイド膜９の開口
端部とエミッタ領域９との間隔はサブミクロン単位で調
整され、その分ベース・エミッタ間が狭くなりベース抵
抗が小さくなってトランジスタの動作速度が向上される
。

さらに、上記実施例によれば、シリサイド膜９に形成さ
れるエミッタ形成用開口部１１をプロセスの最小加工寸
法で形成しておけば、開口部１１の内側の絶縁膜１２ａ
を基準にして形成されるエミッタ領域９を最小加工寸法
よりも小さくすることができる。その結果、エミッタ・
ベース間の容量を減少させて、トランジスタの動作速度
をさらに向上させることができる。

［実施例２］ 次に本発明の第２の実施例を第９図〜第１１図を用いて
説明する。

この実施例では、Ｐ型半導体基板ｌ上にＮ＋埋込層２、
チャンネルストッパ層３、Ｎ−型エピタキシャル層４、
酸化膜５，５ａ、コレクタ引出し口６、ベース領域７お
よびシリサイド層９を形成して第３図の状態にされるま
では、前記実施例と全く同様である。

その後、この実施例では、ＰＳＧ膜１膜製０成する代わ
りに、ボロンのような不純物がドープされたポリシリコ
ン層２０をＣＶＤ法により全面的に形成する。それから
、ホトエツチングによりエミッタが形成される部分のポ
リシリコン層２０とその下のシリサイド膜９を除去して
、エミッタ形成用開口部１１を形成する。

しかる後、熱酸化を行なってポリシリコン層２０の表面
に酸化膜２１を形成して第９図の状態となる。この場合
、開口部１１の内側の基板主面上にも酸化膜２１ａが形
成されるが、ポリシリコン層２０の方が不純物濃度が高
いので、基板主面に比べて増速酸化される。そのため、
ポリシリコン層２０表面と開口部１１の内壁の酸化膜２
１に比べて、基板主面上の酸化膜２１ａの方が薄くなる
。

従って、次に、異方性のドライエツチングを行なって、
エミッタ領域となる部分の基板主面上の酸化膜２１ａを
完全に除去しても、ポリシリコン層２０上の酸化膜２１
は薄く残るようになる。そこで１次に、酸化膜２１の上
にひ素のようなＮ型不純物のドープされた第２層目のポ
リシリコン層２２を形成してから、熱処理を施してこの
ポリシリコン層２２からの拡散によってエミッタ領域８
を形成する。

それから、ホトエツチングにより、２層目のポリシリコ
ン層２２およびその下の酸化膜２１の不要な部分を除去
してエミッタ領域８上にポリシリコン電極２２ａを形成
した後、１層目のポリシリコン層２０の不要な部分をエ
ツチングにより除去してから、その上にベース領域７上
のシリサイド膜９と同じような方法により、ポリシリコ
ン層２０．２２ａ上にシリサイド膜２３ａ、２３ｂを形
成して第１０図の状態となる。

第１０図の状態の後は、先ずＰＳＧ膜のような層間絶縁
膜２４を全面的に形成してから、ベース。

エミッタおよびコレクタ領域に対する各コンタクトホー
ル１３ａ〜１３ｃを形成する。そ九から。

アルミ蒸着を行なって、ホトエツチングによりアルミ電
極１４ａ−１４ｃを形成した後、その上にファイナルパ
ッシベーション膜２５を形成して第１１図のような完成
状態とされる。

この実施例によれば、第１の実施例と同じように、ベー
ス領域善７上のシリサイド膜９によってベース電極１４
ｂとエミッタ領域８との距離が実質的に近づけられると
ともに、シリサイド膜９の開口部ｔｔの内側の酸化膜２
１によってエミッタ領域８が自己整合的に形成されるた
め、プロセスの最小加工寸法よりも小さなエミッタ領域
８が形成可能になり、第１の実施例と全く同じ効果が得
られる。

加えて、この実施例によれば、ベース領域７上の１層目
のポリシリコン層２０の表面にもシリサイド膜が形成さ
れているため、第１１図に示すように、ベース電極１４
ｂをベース領域７の外側の分離用酸化膜５上に形成する
ことができるようになる。その結果、ベース領域７を小
さく形成することができるようになり、これによって、
ベースコレクタ間の容量が減少され、さらにトランジス
タの動作速度が向上されるという効果がある。

なお、この第２の実施例では、２層目のポリシリコン層
２２からの不純物拡散によってエミッタ領域８形成され
るようにされているが、エミッタ形成用開口部１１を形
成し、熱酸化により酸化膜２１と２１ａを形成した後、
イオン打込みによりエミッタ領域８を形成し、しかる後
、酸化膜２１ａを除去し、２層目のポリシリコン層２２
のデホジションを行なうようにしてもよい。

［効果］ ベース領域形成後にその表面に導電性の良好なシリコン
金属化合物を形成してからその上に絶縁膜を形成した後
、エミッタ形成用開口部を形成しから、その上に絶縁膜
もしくはポリシリコン層を形成し、しかる後、異方性の
ドライエツチングを行なってエミッタ形成用開口部内壁
に絶縁膜が残るようにした状態でエミッタ領域およびエ
ミッタ電極を形成するようにしたので、上記シリサイド
によりベース電極とエミッタ領域の距離が実質的にサブ
ミクロン単位にまで近づけられ、しかもエミッタ形成用
開口部とエミッタ領域とが自己整合的に形成されるとい
う作用により、ベース抵抗が小さくされるとともにプロ
セスの最小寸法以下のエミッタが形成可能になり、これ
によってエミッタ容量が低減され、トランジスタの動作
速度が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、前記実施例では
、コレクタ引出し口の表面にもシリサイド膜を形成する
ようにしているが、ここには必ずしもシリサイド膜を形
成する必要はない。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
におけるバイポーラトランジスタの形成技術に適用した
ものについて説明したが、それに限定されるものではな
く、例えば、ＭＯ８集積回路におけるバイポーラトラン
ジスタの形成技術などにも利用できる。

【図面の簡単な説明】

第１図は、従来の半導体集積回路装置におけるバイポー
ラトランジスタの構成例を示す断面図、第２図〜第７図
は、本発明をバイポーラ集積回路に適用した場合の第１
の実施例を構造工程順に示した半導体基板の要部断面図
、 第８図は、その変形例を示す要部断面図、第９図〜第１
１図は、本発明の第２の実施例を工程順に示した要部断
面図である。 ■・・・・半導体基板、２・・・・Ｎ＋埋込層、３・・
・・チャンネルストッパ層、４・・・・Ｎ−’型エピタ
キシャル層、５・・・・分離用酸化膜、５ａ・・・・酸
化膜、６・・・・コレクタ引出し口、７・・・・ベース
領域、８・・・・エミッタ領域、９・・・・シリサイド
膜、１０・・・・絶縁膜（ＰＳＧ膜）、１１・・・・エ
ミッタ形成用開口部、１２・・・・絶縁膜（Ｓｉ３Ｎ４
膜）１３ａ〜１３ｃ・・・・コンタクトホール、１４　
ａ−１４ｃ・・・・アルミ電極、１５・・・・ポリシリ
コン電極、２０・・・・ポリシリコン層（１層目）、２
１，２１ａ・・・・絶縁膜（酸化ＰｌＡ）、２２−・・
・ポリシリコン層（２層目）、２３ａ、２３ｂ・・・・
シリサイド膜、２４・・・・層間絶縁膜（ＰＳＧ膜）２
５・・・・パッシベーション膜。 第　１　図 第　２　図 ２　／ 第　３　図 第　４　図 第　５　図 第　６　図 第　７　図 第８図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に該半導体基板とは異なる導電型の埋
   込層を形成し、その上にエピタキシャル層を形成してか
   ら基板の主面に絶縁膜を形成し、しかる後、基板主面上
   に選択的にバイポーラトランジスタのベース領域とコレ
   クタ領域とエミッタ領域となる拡散層を別々に形成する
   半導体装置の製造方法において、ベース領域形成後にそ
   の表面にシリサイド膜を形成してから、全面的に絶縁膜
   もしくはポリシリコン層を形成し、しかる後エミッタ形
   成用開口部を形成し、その上に絶縁膜を形成してから異
   方性ドライエツチングを行なって、上記エミッタ形成用
   開口部の内側の基板主面を露出させるとともに、開口部
   内壁部に絶縁膜を残した状態でエミッタ領域を形成する
   ようにしたことを特徴とする半導体装置の製造方法。 ２、上記エミッタ形成用開口部にポ°リシリコン層を形
   成して、少なくともエミッタ領域上にポリシリコン電極
   を形成し、その上にアルミ電極を形成するようにしたこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。