JPS60201562A

JPS60201562A - ビデオテ−プレコ−ダのつなぎ撮り制御回路

Info

Publication number: JPS60201562A
Application number: JP59056579A
Authority: JP
Inventors: Akira Sawamura; 陽沢村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1984-03-24
Filing date: 1984-03-24
Publication date: 1985-10-12
Also published as: JPH0547906B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明はビデオテープレコーダ（ＶＴＲ）のつなぎ撮
り制御回路に係り、特に、断続的な記録間の連続性の改
善に関する。

第１図はＶＴＲのサーボ回路を示しており、このサーボ
回路は、ドラムサーボ回路２と、キャプスタンサーボ回
路４とから構成されている。

ドラムサーボ回路２は、回転ヘッド６の回転を映像信号
の垂直同期信号に同期させて制御する。

即ち、記録時、パルスジェネレータコイル８（１り下Ｄ
ＰＧコイル８という）で得られたＤＰＧ信号は、遅延回
路１０で遅延させて位相比較器１２に加えられている。

この位相比較器Ｉ２には、映像信号から垂直同期分離回
路１４で分離し且つ分周回路１６で分周した垂直同期信
号ＶＤが、スイッチ１８の記録側接点Ｒを介して加えら
れる。

ＤＰＧ信号と垂直同期信号Ｖｏとの位相比較出力は、低
域フィルタ２０を介して加算器２２に加えられ、ドラム
モータ２４に設置された周波数ジェネレータ２６の出力
信号ＤＦＣを周波数弁別器２８を介して得た信号と加算
され、両者の加算出力がドラムモータ２４に回転制御信
号として加えられ、その回転が制御される。

なお、スイッチ３０の記録側接点Ｒを介して得られた垂
直同期信号ＶＤＯ分周信号は、コントロールヘッド３２
に加えられ、磁気テープ３４のコントロールトラックに
磁気飽和記録する。

一方、キャプスタンサーボ回路４は、テープ・スピード
を安定させ、且つ必要に応じてそのスピードを切換え、
或いは再生時のトラッキング・サーボ等のために設置さ
れている。キャプスタン３６には、ピンチローラ３８が
磁気テープ３４を介在させて圧接され、記録時、その回
転は周波数ジェネレータ４０　（以下ＣＦＧ４０という
）で検出される。この検出出力は、周波数弁別回路４２
で弁別されて加算器４４に加えられる一方、分周器４６
で分周された後、スイッチ４８の記録側接点Ｒから位相
比較器５０に加えられる。この位相比較器５０では、こ
の分周出力と、スイッチ１８．５２の記録側接点Ｒを介
して与えられる垂直同期信号との位相が比較される。そ
の比較出力は低域フィルタ５４を介して加算器４４に加
えられ、周波数弁別回路４２の出力と加算され、この加
算出力でキャプスタンモータ５６の回転が制御される。

また、このようなサーボ回路において、再生時、各スイ
ッチ１８．３０．４８．５２は再生側接点Ｐに切換えら
れる。位相比較器５０には、コントロールヘッド３２で
検出されたコントロール信号と、基準発振器５８の基準
信号をトリガ信号とするトランキング調整用マルチパ゛
イブレータ６０　（以下ＭＭ６０という）の出力とが加
えられ、両者の位相が比較される。この位相比較出力に
基づき、キャプスタンモータ５６の回転が制御される。

なお、コントロールへノド３２の取付位置の誤差、回転
ヘッド６とＤＰＧコイル８との角度誤差は、遅延回路１
０及びＭＭ６０の時定数調整で補正している。

そして、携帯用ＶＴＲではカメラと組み、断続して記録
される映像信号を連続的に記録し、再生時の映像を安定
化するつなぎ撮りが行われている。

このつなぎ撮りは、第２図に示すように、Ｌｌの記録モ
ードをポーズ釦の操作でＡ点で停止（ポーズ）し、Ｌ２
の区間では磁気テープ３４を十数フレームだけ逆送り　
（ショートリワインド）させて待機しくＢ点）、０点で
ポーズが解除されると、Ｌ３の区間でテープ搬送を開始
しくアセンブルモード）、Ｄ点からＬ４で示す区間で記
録モードに移行し、Ｄ−Ａ’点点間２ないし３フレ一ム
区間に重ね記録を行って磁気テープに未記録部分が生じ
ないように記録するものである。なお、第２図において
、矢印ｔは走向時間、矢印ｌはテープの移送量を示す。

第３図はこの場合の磁気テープの記録部分を示し、矢印
Ｅは記録時の磁気テープ３４の走向方向、矢印Ｆは回転
ヘッド６の回転方向である。磁気テープ３４には、記録
パターン３４Ａとともにコントロールトラック３４Ｂが
形成され、破線３４Ａ′で示すつなぎ撮り後の記録パタ
ーン及びコントロール信号は、映像を安定化するために
つなぎ撮りの部分で等間隔に並ぶことが必要である。

第４図は従来のつなぎ撮り制御回路を示し、第１図に示
すサーボ回路と同一部分には同一符号を付しである。即
ち、垂直同期信号Ｖｏは波形成形回路６２でその波形が
成形され、基準信号としてＭＭ６０に加えられるととも
に、記録時のコントロール信号としてコントロールヘッ
ド３２に加えられる。スイッチ５２の再生側接点Ｐは、
アセンブルモード時に切換えられるものとする。このス
イッチ５２を経て得られた信号はタイミング回路６４に
加えられ、この出力は位相比較器５０に加えられる。

このようなつなぎ撮り制御回路では、基準信号として垂
直同期信号、比較信号としてコントロール信号が用いら
れてアセンブルモードを実行し、キャプスタン系の位相
サーボ制御が行われている。

第５図は記録時の動作タイミングを示し、Ａは波形成形
回路６２を介して得られる基準信号、Ｂはコントロール
信号、Ｃ及びＤはタイミング回路６４で得られる基準信
号、ＦはＣＦＧ４０の出力Ｅが分周器４６を介して得ら
れるＣＰＧ信号を示している。波形Ｃは、タイミング回
路６４の定電流充電回路で形成され、第５図Ａに示す基
準信号パルスに同期して形成され、その上限電圧は駆動
電圧Ｖｃｃに成っている。つまり、波形ＣをＣＰＧ信号
Ｆの前縁でサンプルホールドすることにより位相比較を
行なっている。

第６図はアセンブルモー１−時の動作タイミングを示し
、Ｇ、）ｌ、１は第５図Ａ、Ｄ、Ｃの波形に対応し、Ｊ
は再生時にコントロールトラック３４Ｂから再往される
コントロール信号、Ｋ、Ｌは第５図Ｅ、Ｆに対応し、波
形■をコントロール信号の立ち上がりでサンプルホール
ドすることにより位相比較を行なっている。

ｌ２ｒｔち、第６図Ｉ、Ｊ、にの波形の比較から明らか
なように、ＣＰＧ信号の前縁部とコントロール信号とは
同期しておらず、ｔＤ、ｔＤ’の位相誤差が生じている
。これは、記録時と再生時におけるキャプスタン軸と磁
気テープ３４との間に生じるスリフプが切換え時の位相
誤差となるためである。この位相誤差が大きくなると、
つなぎ撮りの画像間に断差が生じ、円滑な画像送りが損
なわれる。

この発明は、断続的に記録を行っても画像間の未記録部
分を無くするとともに、画像間の連続性の向上を目的と
する。

この発明は、アセンブルモート時の再生コントロール信
号と、キャプスタンから検出された検出信号との時間差
を検出し且つその時間差を記録時まで保持する時間差検
出回路を設置し、記録時、前記時間差検出回路から前記
時間差が与えられキャプスタン系基準信号に時間的補正
を施すことを特徴とする。

以下、この発明を図面に示した実施例を参照して詳細に
説明する。

第７図はこの発明のＶＴＲのつなぎ撮り制御回路を示し
、第１図及び第４図に示す回路と同一部分には同一符号
を付しである。

第７図において、端子７０にはＣＦＧ４０からＣＦＧ信
号が加えられ、分周回路を構成するカウンタ７２に加え
られる。このカウンタ７２には、端子７４に加えられた
コントロール信号がスイッチ７６を介して加えられてお
り、カウンタ７２はこのコントロール信号でリセットさ
れる。即ち、カウンタ７２は、ＣＦＧ信号を分周して得
られるＣＰＧ信号を発生し、スイッチ７８を介して時間
差検出回路８０に加えられている。

この時間差検出回路８０は、アセンブルモード時に、再
生コントロール信号とＣＰＧ信号との時間差をデジタル
的に計数して検出し且つその時間差を保持するものであ
り、ランチ回路８２、カウンタ８４及び比較回路８６か
ら成るデジタルマルチハイブレークで構成されている。

ランチ回路８２には、カウンタ７２のＣＰＧ信号が加゛
えられ、カウンタ８４にば、端子７４からコントロール
信号がスイッチ８８を介して加えられているとともに、
クロック信号ＣＬが加えられている。スイッチ７８．８
８において、Ｒは記録側接点、Ｒば非記録側接点である
。

時間差検出回路８０の比較回路８６の出力は、Ｄ−フリ
ップフロップ回１ｉ１３９０（以下Ｄ−ＦＦ回路９０と
いう）のＣ６ｍ子に加えられ、そのＤ＠子には、波形成
形回路６２から垂直同期信号の分周信号が加えられてい
る。

このＤ−ＦＦ回路９０の出力は、スイッチ９２の記録側
接点Ｒを介してタイミング回路６４に加えられている。

また、このタイミング回路６４には、スイッチ９２の非
記録側接点Ｒを介してトランキング調整用のマルチバイ
ブレーク６ｏ又は波形成形回路６２の出力が、スイッチ
５２のアセンブルモード側接点ＡＳＢを介して加えられ
ている。

以上の構成に基づきその動作を第８図及び第９図を参照
して説明する。

アセンブルモードでは、スイッチ５２がアセンブル側接
点ＡＢＳ、スイッチ７Ｂ、８８．９２が非記録側接点■
に閉じ、且つスイッチ７Ｇも閉しる。

第８図Ｇオアセンフ゛ルモードのタイミングチャートを
示し、Ａは端子７４に加えられるコントロールへノド３
２からのコントロール信号、Ｂはカウンタ７２で得られ
るＣＰＧ信号、Ｃはカウンタ８４の計数出力、Ｄはラッ
チ回路８２の出力である。

ｆｆｒｌち、カウンタ８４は、その計数動作がコントロ
ール信号でリセットされ、クロック信号を計数する。こ
の計数値は、常にランチ回路８２に加えられ、カウンタ
７２からＣＰＧ信号が加えられ、その前縁でラッチタイ
ミングが設定されている。

そのタイミングでカウンタ８４の計数値がラッチ１回路
８２にランチされる。この動作は、アセンブルモード区
間において、繰り返えされ、ランチ回路８２には、更新
された最終値が保持され、これが遅延量である。

次に、第９図はアセンブルモードから次の記録モードの
タイミングチャートを示し、Ｅは波形成形回路６２の出
力パルス、Ｆはカウンタ８４の計数値、Ｇは比較回路８
６の出力、ＨはＤ−ＦＦ回路９０の出力である。Ｆにお
いて、Ｎｄはランチ回路８２が保持している計数値であ
り、カウンタ８４の計数値がその計数値Ｎｄに到達する
と、比較回路８６の出力が反転する。この出力は、Ｄ−
ＦＦ回路９０のクロック入力となり、その前縁に応動し
て出力Ｑが発生し、ｔｏの遅延時間が形成されている。

このＤ−ＦＦ回路９０の出力は、スイッチ９２を介して
タイミング回路６４に加えられ、第９図■に示すタイミ
ング波形が形成され、第１図の位相比較器５０に加えら
れる。これは、第５図Ｃに示す波形との比較から明らか
なように、遅延時間ｔＯを以て発生している。

このようにアセンブルモード時に、再生コントロール信
号とＣＰＧ信号との時間差をデジタル的に計数して検出
し、記録時には、その時間差だけキャプスタン系の基準
信号を遅延させているので、アセンブルモードから記録
モード移行時、比較信号の時間的なずれを基準信号側で
補正でき、位相誤差のない円滑なつなぎ撮りが実現でき
る。

このような制御結果を従来のつなぎ操りの場合と比較す
ると、従来、つなぎ撮り時の最大位相誤差が、３６０°
×（基準周波数／ＦＣ周波数）であったのに対し、３６
０’ｘ（基準周波数／カウンタ８４の計数クロック信号
周波数）となり、大幅に改善がなされた。しかも、この
場合、カウンタ８４の計数クロック信号周波数を高める
ことにより、位相誤差は無視できる程度に少なくできる
。

なお、記録時の時間遅延用のマルチパイプレークを、ア
センブルモード時の遅延量時間検出用の時定数回路、即
ち遅延量計数カウンタとしても用いることができ、回路
構成の簡略化も可能である。

第１Ｏ図は時間差検出回路８０の具体的な回路構成例を
示し、第７図に示す実施例と同一符号を付しである。

第１０図において、ランチ回路８２は複数のレジスタ９
４＋　、９４２．９４３　・・・９４ｓで構成され、カ
ウンタ８４は複数のフリップフロップ回路９６＋　、９
６２．９６３　・・・９６Ｎ　（以下ＦＦ回路９６＋　
、９６２．９６３　・・・９６Ｎという）で構成されて
いる。各ＦＦ回路９６＋、９６□、９６３　・・・９６
Ｎには順次クロック信号ＣＬが加えられ、各ＦＦ回路９
６菫、９６２．９６３　・・・９６Ｎの出力Ｑ、　、Ｑ
２　・・・ＱＭは、レジスタ９４＋　、９４２．９４３
　・・・９４Ｎの入力ＤＩ　、　Ｄ２　・・・ＤＭと成
っている。

そして、比較回路８６は、ＡＮＤ回路９８１１９８２　
・・・９８Ｎ及びＯＲ回路１００で構成され、各ＡＮＤ
回路９８１９８２　・・・９８Ｎは、レジスタ９４＋　
、９４２．９４３　・・・９４Ｎの出力Ｏ冨、０２　・
・・ＯＭと、ＦＦ回路９６＋、９６２．９６３　・・・
９６Ｎの出力Ｑ　！　％　Ｑ　２　・・・ＱＭとの論理
積をとり、その出力はＯＲ回路１００を介して取出され
る。

このような構成によれば、アセンブルモード時の再生コ
ントロールとＣＰＧ信号との時間差をデジタル的にカウ
ントして検出することができ、その時間差をレジスタ９
４＋　、９４２．９４３　・・・９４Ｎに保持するので
、精度の高い遅延制御が実現できる。

以上説明したようにこの発明によれば、アセンブルモー
ド時に、再生コントロール信号とＣＰＧ信号との時間差
を検出し、記録時には、その時間差だけキャプスタン系
の基準信号を遅延させるので、アセンブルモードから記
録モード移行時、比較信号の時間的なずれが基準信号側
で補正でき、位相誤差のない円滑なつなぎ操りが実現で
きる。

【図面の簡単な説明】

第１図はＶＴＲのサーボ回路を示す説明図、第２図はつ
なぎ操りを示す説明図、第３図は磁気テープの記録状態
を示す説明図、第４図は従来のつなぎ撮り制御回路を示
すブロック図、第５図はその記録時の動作タイミングを
示す説明図、第６図はアセンブルモード時の動作タイミ
ングを示す説明図、第７図はこの発明のＶＴＲのつなぎ
撮り制御回路の実施例を示すブロック図、第８図はその
アセンブルモード時の動作タイミグを示す説明図、第９
図はその記録時の動作タイミングを示す説明図、第１０
図はデジタル時定数回路の具体的な回路構成例を示すブ
ロック図である。８０・・・時間差検出回路、８２・・・ランチ回路、８
４・・・カウンタ。第５図第６図第８図第９図

Claims

【特許請求の範囲】（１，１アセンブルモード時の再生コントロール信号と
、キャプスタンから検出された検出信号との時間差を検
出し且つその時間差を記録時まで保持する時間差検出回
路を設置し、記録時、前記時間差検出回路から前記時間
差が与えられキャプスタン系基準信号に時間的補正を施
すことを特徴とするビデオテープレコーダのつなぎ撮り
制御回路。（２）前記時間差検出回路は、アセンブルモード時の再
生コントロール信号と、キャプスタンから検出された検
出信号との時間差をクロック信号の計数で検出するカウ
ンタと、このカウンタの計数値を記録時まで保持するラ
ッチ回路とから構成したことを特徴とする特許請求の範
囲第１項に記載のビデオテープレコーダのつなぎ撮り制
御回路。