JPS6019685B2 - 電流保持回路 - Google Patents

Description

【発明の詳細な説明】 この発明は例えばピーク値保持回路等に好適する電流保
持回路に関する。

一般に、音響機器等で用いられているピークレベルメー
タやＡ／Ｄ変換器等においては信号の値を一定時間保持
する回路が必要となる。

第１図は信号の形として電流を用いる場合に従釆より知
られている回路構成を示すものである。

すなわち、入力電流ｌｉはトランジスタＱ３のベース電
流が小さければ、そのまま出力電流Ｌとなる。この場合
、Ｑ３を制御するトランジスタＱ２のベースに接続され
たコンデンサＣにはトランジスタＱ，によって負荷電圧
ｌｏ・ＲＬに応じた電荷が蓄えられるようになる。これ
によって、ｌｉが増加している間はＣの電荷も増加して
行くようになる。

一方、ｌｉが減少しはじめたり、遮断されて零になると
Ｑ２によって電源＋ＶｃｃからＱのベース・ェミッタ接
合を通じて負荷ＲＬに電流が供給される。この値がｌｉ
の減少開始または遮断直前の値に略等しいから、取りも
直さず電流保持動作をなし得る。しかしながら、かかる
従来の電流保持回路にあっては、入力電流ｌｉに対して
出力軍流ちを増幅することが困難であると共に、電流保
持動作中はＱのベースからコレクタにも電流が流れＣに
蓄えた電荷によってＱ２から流れる電流が無駄に消費さ
れることになり、保持時間の減少や保持電流値の変化量
が増えて、精度の低下を招く等の不都合な点が多々あっ
た。そこでこの発明は以上のような点に鑑みてなされた
もので、保持時間の減少や精度の低下がなくしかも集積
回路化に好適する極めて良好な電流保持回路を提供する
ことを目的としている。

以下図面を参照してこの発明の一実施例につき詳細に説
明する。

すなわち、第２図に示すように内部抵抗Ｒｇの信号源ｌ
ｉは一端が接地されると共に他端がトランジスタＱ，の
ベースおよびトランジスタＱ４のコレクタに接続される
。

ここでトランジスタＱ，はそのコレクタが電源＋Ｖｃｃ
に接続され、且つそのェミツタがコンデンサＣを介して
接地されると共に後述するトランジスタＱ２のベースに
接続される。また前記トランジスタＱ４はそのベースが
バイアス電源ＶＢに接続され、且つそのェミツタがトラ
ンジスタＱのコレクタに接続される。ここでトランジス
タＱ３はそのベースがトランジスタＱ２のェミッタに接
続され、且つそのェミツタが負荷抵抗Ｒしを介して接地
される。またトランジスタＱ２のコレクタは電源＋Ｖｃ
ｃに接続される。而して以上の構成において、電流保持
用となるトランジスタＱのコレクタにカスコード接続し
た同極性のトランジスタＱのベースにバイアス電流ＶＢ
を接続しておくことによって、信号源ｌｉ以外から電流
（エネルギー）を取り出せるようにした点に、この発明
の特徴があるものである。すなわち、これによってトラ
ンジスタＱ３のコレク夕電位が高電圧に保たれるので、
前述したと同様にしてなされる電流保持動作中において
、トランジスタＱのベースからコレクタ側へ流れる無効
電流がなくなる。また、このときトランジスタ４のベー
スからェミッタに流れる電流が出力電流ｌｏとなるので
、ベースからコレク外こ流れる電流が信号に影響を与え
ることなくつまりコンデンサＣに蓄えられる電荷を無駄
に消費することがなくなる。これによってトランジスタ
Ｑ２，Ｑは信号保持動作に入る直前と略等しい状態を保
つことになり、保持動作に入ってもコンデンサＣに蓄え
られた電荷を消費する電流はトランジスタＱ２のベース
電流のみであって、保持時間を十分に長く設定すること
ができる。また、この場合トランジスタＱ２，Ｑが常に
能動領域で動作しているから、例えば第３図に示すよう
にトランジスタＱ３のベース・ヱミツタと並列に他のト
ランジスタＱ＾のベース・ェミツタを接続し、該トラン
ジスタＱ＾のコレクタを適当な電源＋Ｖに接続してやれ
ば、トランジスタＱとＱ＾との伝達関数によって定まる
電流ｒが、トランジスタＱ＾に流れるようになるので、
出力電流Ｌをｌｏ＝ｌｉ＋１′として入力電流ｌｉより
大きくすることができる。

このとき、トランジスタＱ３とＱ＾の特徴がよく揃って
いる場合（集積回路化した場合等）には、前述の１′は
トランジスタＱ３とＱ＾とのェミッタ面積比Ｋによって
殆んど決定されるようになるので、出力電流ｌｏはｌｏ
芋（１十Ｋ）ｌｉとも表わすことができる。なお、この
場合、負荷抵抗ＲＬをトランジスタＱ３のェミッ外こ接
続せず、該Ｑのェミツ夕を負電源に接続し、トランジス
タＱ＾のコレクタから電流をもって出力電流とするよう
なことも可能であり、このときＬ＝Ｋ１ｉとなる。第４
図ａ，ｂは以上におけるトランジスタＱ４のベースバイ
アス電流Ｖ８の具体例を示すものである。

先ずａは３個のダイオードＤ，，○２，Ｄ３によるＶｚ
なる電位でベースがバイアスされるトランジスタＱＢの
ェミッタ電位をトランジスタＱ４のベースバイアス電流
としたもので、出力電流ｌｏはトランジスタＱのベース
およびエミツタにそれのベースおよびェミツタ（但しい
ずれもェミツタ抵抗Ｒを有している）を並列に接続した
トランジスタＱｃのコレクタ電流として得るようにした
場合である。そしてこの場合、トランジスタＱのコレク
タ・ェミッタ間電位ＶｃＥ３はＶｃＥ３＝Ｖｚ一２ＶＢ
Ｅ−Ｒ・ｌｉ之０．５Ｖであればよい。

これによりＶｚ＝３ＶＢＥ（但しＶＢＥはトランジスタ
のベース・ヱミツタ間電位）であればＲ・ｌｉミ０．２
Ｖの範囲で使用することが可能である。次にｂはＭ個の
ダーリントン接続トランジスタＱＢ，〜ＱＢＭの等価ェ
ミツタ電位（等価ベースはコンデンサＣに接続され、等
価コレクタは電源十Ｖｃｃに接続されている）をトラン
ジスタＱのベースバイアス電源としたもので、トランジ
スタＱ２のベースとコンデンサＣ間にそれぞれＶ。

なる厭方向電圧のＮ個のダイオードＤ，〜ＤＮを接続し
た場合である。そしてこの場合、ダーリントン接続トラ
ンジスタＱＢ，〜ＱＢＭの等価ベースの電流ＩＢＢがト
ランジスタＱ２のベース電流１８２に対してＩＢ８《１
８２とすれば、 ＶｃＥ３＝ＶＢＥ（Ｑ２）十Ｎ・Ｖ。

−Ｖ８８（ＱＢ，〜Ｍ）−ＶＢ８（Ｑ４）≠（Ｎ−Ｍ）
Ｖ。

より Ｎ一Ｍ之１ となる（但しＶｏ≠ＶＢ８≠０．７Ｖ）。

なお以上においてトランジスタＱ２，Ｑ３を電界効果形
トランジスタＦＥＴとしてやれば、保持時間をより増加
することができる。

また以上における各ＮＰＮトランジスタをＰＮＰトラン
ジスタやＭＯＳ−ＦＥＴ，Ｊ−ＦＥＴで置換することも
可能である。従って以上詳述したようにこの発明によれ
ば、簡易な回路構成で信号電流の保持が容易になし得、
しかも保持時間の減少や精度の低下がなく集積回路化に
好適する極めて良好な電流保持回路を提供することが可
能となる。

【図面の簡単な説明】

第１図は従来の電流保持回路を示す結線図、第２図はこ
の発明に係る電流保持回路の一実施例を示す結線図、第
３図は第２図の変形例を示す要部の結線図、第４図ａ，
ｂは第２図におけるトランジスタＱのベースバイアス電
源の具体例を示す結線図である。 ｌｉ・・・・・・信号源（入力電流）、Ｑ，〜Ｑ４・・
・・・・トランジスタ、ＶＢ・・・・・・バイアス電源
、Ｃ・・・・・・コンデンサ、ＲＬ・・・・・・負荷抵
抗、十Ｖｃｃ・…・・電源、ｌｏ・・・・・・出力電流
。 第「図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ コレクタ回路が入力電流源に接続され、ベース回路
   が前記コレクタ回路を介してバイアスされると共に電流
   保持用のコンデンサに接続された第１のトランジスタの
   エミツタ回路から出力電流を取り出すようにした電流保
   持回路において、前記第１のトランジスタのコレクタ回
   路に同極性の第２のトランジスタをカスコード接続し、
   この第２のトランジスタのベース回路に所定のバイアス
   電源を接続してなることを特徴とする電流保持回路。