JPS60195643A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、パイグライン的にデータ処理する信号処理装
置におけるデータ処理方式に関するものである。

（従来技術） 従来、ソーナ等のディジタル信号処理システムを構成す
る信号処理装置では、信号処理特有の複雑なデータアド
レスを生成しながら高速・母イブライン処理を実現する
ことが要求される。通常前記信号処理装置は動作プログ
ラムを格納するプログラムメモリと、処理データを格納
するデータメモリと、該データメモリをアクセスするだ
めのアドレスを発生するアドレス発生器と、前記データ
メモリ上のデータを演算処理する演算処理器とから構成
され、データのノソイゾライン処理を実現している。

一方、前記システムにおける処理の代表例として、フェ
ーズドアレイのビーム形成を実現するビーム形成器、即
ちビームフォーマがある。このビ−ムフォーマは、フェ
ーズドアレイの多数のセンサ出力に対して、各センサに
固有の遅延量を与えて加算することによりビームを形成
する処理である。また、このビームフォーマは、前記信
号処理装置において、データメモリのアクセスに巡回ア
ドレスを使用し、書込みアドレスと読み出しアドレスを
制御し、データメモリ上にシフトレジスタの機能を再現
することにより実現でき、前記遅延量は書込みアドレス
に対する読み出しアドレスの変位として与えることがで
きる。

しかしながら、前記遅延量及び、該遅延量より決定され
る前記アドレスの変位は、各センサに固有の値であり、
通常演算によりめることは困難である。このため、各セ
ンサに対応したアドレス変位のテーブル、即ちアドレス
テーブルとして専用に設ける必要があった。また、従来
この様なアドレステーブルとしては、専用のアドレステ
ーブルメモリと、該アドレステーブルメモリ用のアドレ
スカウンタを設ける方法もあったが、何づれも信号処理
装置のハードウェア構成上、極めて経済性に欠けていた
。

（発明の目的） 本発明は、これらの問題点を解決するためになされたも
のであって、前記アドレステーブルをゾログラムメモリ
におくことにより、従来のパイプライン処理機能を損な
うことなく、前記専用のアドレステーブルメモリと、ア
ドレスカウンタを除去し、ハードウェア量の低減をはか
り、プログラム開発及びメンテナンス時に行なっていた
専用のハードウェアの操作を無くシ、通常のゾログラム
の操作の一環として取扱える汎用性の有るデータ処理方
式を提供するものである。

（発明の構成） 本発明は、コントロールプログラムを格納するプログラ
ムメモリと、処理データを格納するデータメモリを備え
、該データメモリのアドレス生成にアドレステーブルを
必要とする信号処理装置において、前記アドレステーブ
ルをプログラムメモリ上に格納し、該プログラムメモリ
上のアドレステーブルを読み出し第１のアドレスとし、
該第１のアドレスを用いて第２のアドレスを発生するア
ドレス発生手段を備え、前記第２のアドレスを前記デー
タメモリのアドレスとし、前記アドレス発生手段の入力
及び出力には夫々第１のアドレス及び第２のアドレスを
一時記憶保持するレジスタを備え、ゾログラムメモリよ
り連続的に読み出されるアドレステーブルから、データ
メモリのアドレスを／４’イグライン的に生成すること
を特徴とするデータ処理方式である。

以下本発明の実施例を図にしたがって詳細に説明する。

（実施例） 第１図に本発明のデータ処理方式により構成される信号
処理装置の実施例を示す。同図において。

１０は演算処理器、２０はプログラムメモリ、３０はデ
ータメモリ、４０はアドレス発生器。

４１は入カレソスタ、４２はアドレス発生手段。

４３は出力レジスタ、５０は双方向のパススイッチ、６
０はデータバスである。７ｏはプログラムメモリをアク
セスするだめのＰＭアドレスであり、演算処理器１０か
らプログラムメモリ２０に供給される。８０はプログラ
ムメモリ２０．入力レジスタ４１及びパススイッチ５０
に接続されるパス。

９０はデータメモリ３０をアクセスするためのＤＭアド
レスであり、出力レジスタ４３からデータメモリ３０に
供給される。データバス６Ｑは演算処理器１０．データ
メモリ３０．アドレス発生手段４２及びパススイッチ５
０に接続される。入力レジスタ４１の出力は、アドレス
発生手段４２に供給され、アドレス発生手段４２の出力
は出力レジスタ４３へ供給される。

次に、本発明をビームフォーマを例にとって説明する。

第２図はビームフォーマの入力データ即ち、標本化周期
Δｔでサンプルされたにチャネルのセンサ出力をデータ
メモリ上にΔを間隔で格納した例である。ｘｋ、−ｉ（
＄二〇、ｌ、・・・、Ｎ−１）は、時刻−ｉ・Δｔにお
けるチャネルにのセンサ出力、即ちＸｋＩ　Ｏが現時刻
のデータであり、Ｘｙ＋　Ｚは現時刻に対し、ｉ・Δｔ
だけ過去のデータを意味する。以下にデータメモリへの
入力データを格納するだめの書き込みアドレスについて
説明する。現時刻のデータｘｋ＋０の書き込みアドレス
を工ＡｋとするとＩＡｋは次式で示される。

ＩＡｋ＝　ｋ−Ｎ　＋　（Ｊ）ｍｏｄ　Ｎ　−（１）但
しくＪ）ｍｏｄ　Ｎ　＝　Ｊ　＋　ｒ−ＮＯ＜　Ｊ　＋
　ｒ−Ｎ＜Ｎ ｒ＝整数 （１）式において（Ｊ）ｍｏｄＮはモジュロ演算であり
、Ｊの値をＯからＮ−１の巡回アドレスに変換する。

Ｎは巡回周期であり、Ｎ＝２Ｍ（Ｍは整数）で示される
２のベキ乗とする、Ｊは標本化周期Δｔでサンプルされ
るセンサ出力データをΔＬ毎に工Ａｋ番地に格納するた
びに一１更新されるカレントアドレスである。この結果
、工Ａｋは常に現時刻のデータ即ち、最新のデータのア
ドレスを示すことになる。

以上の動作を第１図により説明する。Ｋチャネルのセン
サ出力は標本化されて、Δを間隔で入力装置（図示せず
）からデータバス６０を介して、データメモリ３０に書
き込まれる。データメモリ３０のアドレス社アドレス発
生手段４２（より生成され、出力レジスタ４３を経由し
、ＤＭアドレス９０により供給される。前記巡回周期Ｎ
はＮ＝２Ｍで与えられる整数Ｍとして演算処理器１０よ
り、データバス６０を介して、アドレス発生手段４２内
のモジュロレジスタ（図示せず）にあらかじめ格納され
ているものとする、又、カレントアドレスＪはアドレス
発生手段４２内のカレントアドレスカウンタ（図示せず
）の内容であり、初期設定時に例えば０に初期化された
のち、前記にチャネルのデータをデータメモリ３０に書
き込む直前に一１更新する。

次にビームフォーマの演算について説明する。

第３図は、プログラムメモリ２０上の命令とアドレステ
ーブルの関係を示すものであり、同図において、番地ａ
及びａ　＋１に２語で構成される命令であり、該命令は
ビームフォーマ命令であるとする。ビームフォーマ命令
は、２語命令であり、１語口は命令コードと前記センサ
チャネル数Ｋにより構成され、２語は、アドレステーブ
ルの先頭アドレスＦＡである。該命令は、番地ＦＡから
連続したに語のアドレステーブルを必要とする。各アド
レステーブルは、チャネル番号にとチャネルにの遅延量
に相当するアドレス変位Ｄｋにより構成される。アドレ
ステーブルのビット幅をＰとすると、上位Ｐ−’Ｍビッ
トをチャネル番号ｋに割当て、下段Ｍビットをアドレス
変位へに割当て、結果として、ｋ・２Ｍ＋Ｄｋ即ち、ｋ
−Ｎ＋Ｄｋの形で構成している。但し、Ｎ及びＭはＮ　
＝　２’で表わされる前述の値と同じである。

次にビームフォーマ命令の動作を第１図により説明する
。先ず、演算処理器１０内のＰＭアドレス７０を発生す
るアドレスカウンタ（図示せず）の内容がａの状態で、
プログラムメモリ２０がアクセスされる。プログラムメ
モリ２０よシ読み出されたａ番地の命令はバス８０．バ
ススイッチ５０及びデータバス６０を経由して演算処理
器１０に入力され、チャネル数にのビームフォーマ命令
として解読される。次に前記アドレスカウンタは＋１更
新され、前述と同様の経路でａ　＋１番地のアドレステ
ーブル先頭アドレスＦＡが演算処理器１０に入力される
。前記アドレスカウンタは再度＋１更新されａ　＋　２
として例えばスタックに退避し、前記アドレステーブル
先頭アト°レスＦＡが前記アドレスカウンタに格納され
る。次に、前記アドレスカウンタはマシンサイクル毎に
＋１更新され前記ＦＡからＦ　Ａ＋に−１−４１，での
値をＰＭアドレス７０を介して送出し、ゾログラムメモ
リ２０のＦＡからＦＡ＋に一１番地に格納されているア
ドレステーブルに−Ｎ＋Ｄｋ（ｋ＝ｏ〜に−１）を読み
出し、バス８０を介して入力レジスタ４１に格納する。

前記アドレステーブルは１マシンサイクル遅れて入力レ
ジスタ４ノから出力され、アドレス発生手段４２に供給
される。アドレス発生手段４２では前記モジュロレジス
タの内容Ｍによシ、アドレステーブルと前記カレントア
ドレスＪを下会ットのみ加算し、上位ビットはアドレス
テーブルの値とするデータメモリ３０の読み出しアドレ
スを発生する。該読み出しアト°レスをＷＡ。

（ｋ＝０〜に−１）とすると、ＷＡｋは次式で示される
。

ＷＡｋ＝　ｋＮ　＋　（Ｊ　＋Ｄｋ）ｍｏｄ　Ｎ　（２
）前記アドレス発生手段４２で発生゛した前記読み出し
アドレスＷＡｋは、出力レジスタ４３に格納され、１マ
シンサイクル遅れて出力レジスタ４３から出力されて、
ＤＭアドレス９０を介して、データメモリ３０をアクセ
スする。前記読み出しアドレスＷＡｋ番地のデータメモ
リ３０の内容は、第２図における、ｘｈ　ｌ　Ｚ　（Ｚ
　＝Ｄｋ）であり、時間的にＤｋ・Δｔだけ過去のデー
タであり、Ｄｋ・Δｔの遅延データを意味する。データ
メモリ３θから読み出されたＸｋｌ　’−Ｄｋ（ｋ　＝
＝　ｏ〜に−１）はデータバス６０を介して演算処理器
１０に入力され、加算が実行されて、ビームフォーマの
結果となる。最後に、スタックに退避しておいた値ａ＋
２が前記アドレスカラ／りに格納され、次命令の実行に
移る。

（発明の効果） 本発明は、プログラムメモリ上にアドレステーブルを格
納することにより、専用のアドレステーブルメモリ及び
アドレスカウンタを必要とせず、ハードウェアを減少し
、グロダラム管理を容易にすることが出来る。前記アド
レステーブルをアドレス発生器に供給することにより、
ソーナ等のアレイ構造に依存した複雑なアドレス発生が
容易にできる。前記アドレス発生器のアドレス発生手段
の入力及び出力に入力レジスタ及び出力レジスタを設け
たことにより、前記アドレステーブルめ読み出しから０
Ｍアドレスの発生及び処理データの演算をパイプライン
的に実行できる利点がある。

【図面の簡単な説明】

第１図は本発明のデータ処理方式により構成される信号
処理装置の実施例を示す図、第２図はデータメモリ上の
データ配列の例を示す図、第３図はプログラム上の命令
とアドレステーブルの関係を示す図である。 １０・・・演算処理器、２０・プログラムメモリ、３０
・・・データメモリ、４０・・アドレス発生器、４１・
・・入力レジスタ、４２・・アドレス発生手段、４３・
・出力レジスタ、５０・・パススイッチ、６０・・・デ
ータバス、７０・・・ＰＭアドレス、８０・・・バス、
９０・・・０Ｍアドレス。 第１図 第２図 ｋＮ＋ｌＪ１ｍｏｄＮ８ｔｔ！ 第３図 手続補正書（睦） １．事件の表示 昭和５９年　特　許　願第０５０８５６号２、発明の名
称 データ処理方式 ３　補正をする者 事件との関係　特　許出　願　人 任　所（〒１０５）　東京都港区虎ノ門１丁目７番１２
号沖電気工業株式会社内 氏名（６８９２）　弁理士　鈴木敏明 電話　５０１−３１１１（大代表） ５、補正の対象　明細書中「発明の詳細な説明」の欄、
「図６、補正の内容 （１）　明細書第３頁第１５行目に「アドレステーブル
として」とあるのを「アドレステーブルを」と補正する
。 （２）同書第４頁第１１行目に「汎用性の有る」とある
のを「汎用性の高い」と補正する。 （３）同書第６頁第１６行目と第１８行目の２箇所に「
ｘＫ、」とあるのをｒＸｋ、Ｊと補正する。 （４）同書第７頁第２行目に［Ｘｇ　、　Ｏｊとあるの
を「ｘｋ　、　ｏ　」と補正する◇ （５）　同頁第１１行目に「ベキ乗とする、」とあるの
を「ベキ乗とする。」と補正する。 （６）　同書第８頁第６行目に「ものとする、」とある
のを「ものとする。」と補正する。 （７）同頁第１９行目に「２語は、」とあるのを「２語
目は、」と補正する。 （８）同書第９頁第５行目から第６行目に「下段Ｍビッ
ト」とあるのを「下位Ｍビット」と補正する。 （９）　同書第１１頁第８行目に「ｘＫ、−４Ｊと心る
のを「孔、−ｉ　ｊと補正する。 ００　同頁第１１行目に［ＸＫ、−ＤＫＪとあるのをｒ
Ｘ、−ｎｋＪと補正する。 Ｑρ　同書第１２頁第１３行目に「ｆログラム上の」と
らるのを「ゾログラムメモリ上の」と補正する。 （６）図面「第３図」を別紙の通シ補正する。 第３図

Claims (1)

1. 【特許請求の範囲】 コントロールプログラムを格納するプログラムメモリと
   、処理データを格納するデータメモリを備え、該データ
   メモリのアドレス生成にアドレステーブルを必要とする
   信号処理装置において、前記アドレステーブルをプログ
   ラムメモリ上に格納し、該プログラムメモリ上のアドレ
   ステーブルを読み出し第１のアドレスとし、該第１のア
   ドレスを用いて第２のアドレスを発生するアドレス発生
   手段を備え、前記第２のアドレスを前記データメモリの
   アドレスとし、前記アドレス発生手段の入力及び出力に
   は夫々第１のアドレス及び第２のアドレスを一時記憶保
   持するレジスタを備え。 プログラムメモリより連続的に読み出されるアドレステ
   ーブルから、データメモリのアドレスヲノクイブライン
   的に生成することを特徴とするデータ処理方式。