JPS60184292A - カラ−デイスプレイのドツトブリンク回路 - Google Patents

カラ−デイスプレイのドツトブリンク回路

Info

Publication number
JPS60184292A
JPS60184292A JP59040854A JP4085484A JPS60184292A JP S60184292 A JPS60184292 A JP S60184292A JP 59040854 A JP59040854 A JP 59040854A JP 4085484 A JP4085484 A JP 4085484A JP S60184292 A JPS60184292 A JP S60184292A
Authority
JP
Japan
Prior art keywords
data
color
blinking
dot
blink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59040854A
Other languages
English (en)
Inventor
堀井 貫司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP59040854A priority Critical patent/JPS60184292A/ja
Publication of JPS60184292A publication Critical patent/JPS60184292A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明はカラーCRTのようなカラーディスプレイのド
ツトブリンク回路に閃・)−るものである。
[背L1技術] 従来、カラーCRi’でトンドブリンクをさせると、例
えば「赤と黒(点灯時は赤、消燈時は黒)1、「黄と黒
」のように、”滅”のタイミング(消燈時)はつねに黒
色になっていた。この場合ブリンクさせると、”滅゛の
時間(f′Iはその対象物が消えてしまうので、見づら
い場合があった。
[発明の目的] 本発明は」二連の問題点に鑑みて為されたものであって
、その目的とするところは”滅”のクイミングに対果物
を消すことなく、予め設定しておいた色に変色さぜるこ
とができるカラーディスプレイのトンドブリンク回路を
提供するにある。
[発明の開示] q3−iau y fj51図は実施例1の回路ブロックを示しており、図
中1 、2 、 :(及び4はそれぞれ画面−1−のド
ツトが1<(赤)、G(緑)、13(宵)及びブリンク
の内どの情報をt;)1)かを記憶しておく7レームメ
モリであり、R、(i 、 B、ブリンクの4つのプレ
ーンより構成されている。各プレーンはそれぞれ画面の
ドツト数と同じだけのドツト数を持つ。画面のどのアド
レスに何色のドツトを表示するかは、この4ブレーンに
記憶された0“1.Ill、IIの情報による。例えば
R、G 、 13のプレーンのN番地に相当するフレー
ムメモリ1,2.3のアドレスにそれぞれ′1゛を吉き
込み、ブリンクプレーンのN番地に相当するフレームメ
モリ4のアドレスに9゛()”を古キ込むと、画面のN
番地にはR、G 、 l’3の混合による白の点がブリ
ンクせずに表示される。またR、G及びブリンクプレー
ンのM番地に相当するフレームメモリ1゜2及び4のア
ドレスに”1”を書き込み、Bのプレーンに0”を書き
込むと、R,Gの混色である黄の点がブリンクして表示
されるのである。さて各フレームメモリ1,2,3.4
からのパラレル4eS 号ハ5 、6 、7 、8のシ
フトレジスタでシリアル信号に変換される。つまり適宜
な制御回路(図示−Uず)からはLOΔD信号に同期し
てパラレル信号を取り込み、CI、に信号で1ド、ット
分ずつ出力する。シフトレジスタ5,6.7から出たR
、G、Hのプレーンのドツト情報は9..10.]、1
のA N I:)デー1に入る。
ここでブリンクプレーンが”0パの場合はシフトレジス
タ8の出力は”■、”なのでインバータ12で反転され
て、9.10.11のA N I)ゲートに入力l−1
ANDデート9,10.ilからはR、G 、 +3の
色情報がデータセレクタ14の各別に設けであるIA。
2A 、3Aの入力端に入る。ブリンクがjHHξいと
きには選択信号たるANDゲート1:(の出力はI、゛
であるためデータセレクタ14のS I: 1.l: 
CT端子はI−”となり各入力jliA、2A、3Aの
入力はそのホ、):jY、2Y、3Yの各出力端よりカ
ラーCRi’(図示せず)へ送出されてカラーCRTに
表示されることになる。
ところでブリンクプレーンに”1”が書き込まれである
と、シフトレジスタ8の出力がI(゛となり、そのため
名A N I)デー+・9.io、11の出力は1、゛
となる。−・刀11c1.に信号はブリンクの点滅に同
期した(>1号であり、このBCLに信号がI、゛のと
きはシ7ルノスタ)3をクリアするため、シフトレジス
タ;(の出力は常にl、゛となり、従ってA N I)
デー +!1.i o、11はデータをそのまま通す。
またIC1,にイ115゛がlビになると、シフトレジ
スタ8はクリアされないので、この期間内にシフ)レジ
スタ)1の出力が’II”になると(つまりブリンクす
るトン1かあると)、A N +’)デート9.1 <
1,1iの出力はすべて°゛L、″となる。このときA
 N I)デート13の出力は”II”となり、テ゛−
タセレクク14のS l: 1.+4C1蛾i r−が
lビとなる為、テ゛−タセレクタ14は各入力端I L
3.211,313の人力信号を出力端IY。
2 Y 、 :(Y−\出力することになる。ここで図
示するように各入力端I B、213,311を図示す
るようにプルアップして総てをlげに設定しておくと、
出力端I Y、2 Y、3 Yの出力はR、G 、 +
3とらビとなって、カラー01じ■゛では白色を表示す
ることになる。また入力端113をII l−”に、2
B、31(をII”に設定しておくと、にと13の混色
によってシアン(水色)がカラーc t< ′rにて表
11;されることになる。これらは共に従来の点滅の゛
滅゛のタイミングで起こるものであるから、ブリンク時
に表示か黒色になることはなく、見やすくなる1(ニア
リンク時、の色の多様性が増すのて゛ある。。
火11玄 第2図は本実施例の回路ブロックを示vものであり、図
中15はりフレッシュメモリであって、このり7レノシ
ユメモリ15はカラーCRi”−1のどのアドレスにど
のキャラクタ(例えはカラー(二R’rJ二の8×8ド
ツトの矩形領域をキ鬼・ラックと呼び、所謂セミグラフ
ィックであるからキャラクタ単位にしか、アドレスの移
動、色の指定が出来ない。)を表示するかの情報をス1
アするためのものである。該りフレッシュメモリ15が
ら出力4−る文字コードCI)はキャラクタジェネレー
タ1〔;でドツトパターンに変換された後にシフトレジ
スタ17に入り、パラレル・シリアル変換される。
リフレッシュメモリ15がら出力される色コードCI、
はラッチ回路18で保持された後にR、G 、 B及び
ブリンクに対応させた八N+)デート1!1,20.2
1及びN A N +)デート22に入る。ラッチ回路
目3はシフトレジスタ17のC1,に信号と同じC1、
に信号をカウンタ27を介して人力しランチのタイミン
グを待ている。、シかしてブリンクのない場合、即ちラ
ッチ回路18のブリンクに対応している出力が’ L 
”の場合は」−記NΔN +)デート22の出力は常に
’H”になる。−ノj2:(,24,25のAN l)
 f −1ハ八N1)r −11!1.20..21 
h’ラノ出力をそのまま通してデータセレクタ14の各
人−力4i ’I A + 2 A + :(A ニ入
る。選択信号り71 N A N1)デー122の出力
はインバータ26にて反転されて■、”となってデータ
セレクタ14のS E 1.Iミc′1′端f−に入る
ため、データセレクタ14の人力端IA。
2Δ、3Aから入力した信号は出力端I Y、2 Y。
3Yから出る。このためR、G 、 Hの出力がカラー
CIじI゛に送出される。
ところでラッチ回路18のブリンク出力が°’I+”の
場合はブリンク用の11 CI、に信号が°’II”の
タイミングでNANDデート22の出力が’]、”とな
り2:(。
24.25のAND7’−1・は出力をL”とする。
一方インバータ26を通して、データセレクタ14の3
1ミL I:、CT端子が’II”となるため、デー、
タセレクタ14は入力端I B、213,313の入カ
イ3号を出力端I Y 、 2 Y 、 3’l’がら
出力する。ここで例えは入力端113,213.3 B
を第2図に示すようにプルアップして”tl″しておけ
ば、ブリンクの”滅”のタイミングで白をカラーC17
Tに表示さぜることになる。。
またR913に対応する入力端3B 、 1.13を’
I+”に設定し、(−に対応する入力端2Bを°゛l、
′に設定しておけば、マゼンタ(ピンク色)をカラーC
n i’に表示させることになり、実施例1と同様なブ
リンク時に表示が黒色になることはなく、見やすくなる
」ユにブリンク時の色の多様性が増すのである。
実」(転)例」− 1、記実施イ;st 1.2はブリンク時の色は常に固
定色になっているが、本実施例では第3図に示すメモリ
2七;に予めブリンク時の色をストアしておくことによ
り、例えは通常は”赤”でブリンク時は゛緑゛、又通常
は”録゛でブリンク時は゛白゛というようにそれぞれの
色ごとにブリンク時の色を変えられるよ・】にしである
。つまり本実施例では実施例1と同様に1−4の7レー
ムメモリと、5〜)3のシフ l・t7ノ入夕と、I3
〜11のA N +’)デートと、12のインバータと
、1:→のA N I)デートと、データセレクタ14
と、C1,にイ古号と、1.〇へ1〕信号と、lIc1
、に信号とを月1いているほかに、シフトレジスタ5・
°7からの出力をアドレスバ′スA HのA。−A、と
してメモリ2 ifに入れる。メモリ2)1に接続され
たデータバス1)13がらド位:(ビン1を取り出しデ
ータセレクタ14の人力端+113.213,313に
各別に接続する。メモリ2 +1中のアドレスとデータ
との関係は第4図に示すように設定される。即ちシフ 
ll−ノスタ5 、6 、 ’7の出力をアドレステ゛
−タの下位3ビツトとしてメモリ28に入れ、−に1位
を1)on’t Careとする6A、、A、、A2の
3ビツトによってきまるそれぞれのメモリ領域に対応す
る色データを下位3ビツトのデータをデータバスI)1
3に釆せてデータセレクタ14に送出するのである。こ
れに従うと例えば7レームメモリ1〜:)からシフトレ
ジスタ5・−7を通過して出てきたデータか1くのプレ
ーンであったとすれば、八〇のデータが”H”と鳴り、
Δ1.A2のデータがI、”となるので、メモリアドレ
スはl001°゛に相当する。このアドレスに下(1)
3ビツト″111”が入っていたとするとこれがデータ
バス1)Bを通してデータセレクタ14に入り、入力端
113.213.:(13は共に°’I+”となるので
、白色を意味側る。つまりカラーCI? i’で通常”
赤”表示しているものは、ブリンク時゛白゛に変わり、
”赤゛、゛白゛の色変化を繰り返す、二とになる。又ア
ドレス″111”にテ゛−タ゛’+l I (1”が入
っていると、通常”白゛表示がブリンク時に”緑゛に変
わることを意味する。31はインバータ、32は負論理
のQ R’f−ト出、これらそしはメモリ2ン1からの
データの読み出し信号R1)の入力を制御する論理回路
を構成する。またし1中WRはメモリ2);の11:込
イi?りを示す。
しかして本実施例は色ごとにブリンクの色を変えること
がiiJ能となるのである。尚データセレクタト1の入
力端1A、2Δ、3A(通常表示時)の入力と入力端I
 B、21L:(B(ブリンク表示時)のタイミングを
とるため、それぞれの入力端の前段にラッチ回路2 り
 、 3 (lを入れ、タイミングクロックたるIC1
,に信号でラッチをかけるようにしである。
実、JUりしづ一 本実施例はブリンク時のデータ設定法として110設定
を行うようにしたものであって、l’< + C; +
 13の;(ビンIの色コードは第5図に示す110デ
ータバス10I)中の3ビツトを使用する。さて本実施
例では1−4のフレームメモリと、5〜七(のシ7トレ
ノスク戸、9・〜11及び1;(のANDゲートと、1
2のインバータと、14のデータセレクタと、C1,に
イt3号と、1.〇へ1〕イ8υと、11 C1,に4
11号とは実施例1と同様なものを用いており、通常時
はA N Dゲー)9.io、11の出力がデータセレ
クタ14の入力端IA、2Δ、3Aに入り、ブリンク時
にはランチ回路31で保持されている110データバス
101)中の3ビツトの色データがデータセレクタ14
の入力端111.2 B、313に入る。色データを設
定J)るいは変更するには110アドレスに色コードを
設定すればよい。これにより本実施例ではブリンクの色
を望みの色にプログラムで設定できることになるのであ
る。
[発明の効果] 本発明は叙述のように1< 、 C; 、 13のドラ
I・データを第1のデータとして人力するとともに、ブ
リンク時の色指定のデータを第2のデータとして人力し
、第2のデータのいずれかを選択48号に上って切り換
えてカラーCR’rなどのディスプレイ手段へ出力する
データセレクタと、1.記ブリンク時の色指定のデータ
を設定する設定手段と、選択信号の発生のタイミングを
とるための手段とをイイ11えて、ブリンク時の”滅”
期間中にデータセレクタより上計第2のデータをディス
プレイ手段へ出力するので、ブリンク時の滅”の期間中
1こ対象物をiY(す、二とがなく、1′−め設定して
お(また色tこ変色さ・亡ることができ′乙従来のよう
に黒色(消滅)1こなる、−ともなく、見やす(なり、
しかもブリンク11、シの色の多様性を増すことができ
ると(・う効果力(有る。
【図面の簡単な説明】
fiS1図は本発明の実施例1の回路ブロック図、第2
図は本発明の実施例2の回路プロ/フレ1、グ5;(図
は本発明の実施例z3の回路フロンク図、第4図は同1
の動作説明し1、第5図は本発明の実施(タリ4の回路
プロ/フレlであり、14はデータセレクタ、25;は
メモリ、+011は170データノ〈スである。

Claims (1)

  1. 【特許請求の範囲】 1)R,G、13のドツトデータを第1のデータとして
    人力するとともに、ブリンク時の色指定のデータを第2
    のデータとして入力し、第2のデータのいずれかを選択
    411号によって切り換えてカラー CI< i”など
    のテ゛イスプレイ手段へ出力するテ゛−タセレクタと、
    −1,記ブリンク時の色指定のデータを設定)−る設定
    1段と、選択信号の発生のタイミングをとるための1段
    とを備えて、ブリンク時の°”滅”期間中にデータセレ
    クタよりに記fjS2のデータをテ゛イスプレイ丁゛段
    ・\出力[ることを特徴とするカラーディスプレイのド
    ツトブリンク回路。 2)1.記゛滅”期間中の色指定データを”点”」す1
    間中のl< 、 G 、 13のドツトデータからなる
    色データに対応させる色ス・J応関係を記録したメモリ
    を備えた設定丁段を有することを特徴とする特許請求の
    範囲第1ノ〔(記載のカラーディスプレイのドツトブリ
    ンク回路。 3 )上記滅”期間中の色指定データをI10データに
    よって設定する1設定手段を有することを特徴とする特
    許請求の範囲第2項記載のカラーディスプレイのドツト
    ブリンク回路。
JP59040854A 1984-03-02 1984-03-02 カラ−デイスプレイのドツトブリンク回路 Pending JPS60184292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59040854A JPS60184292A (ja) 1984-03-02 1984-03-02 カラ−デイスプレイのドツトブリンク回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59040854A JPS60184292A (ja) 1984-03-02 1984-03-02 カラ−デイスプレイのドツトブリンク回路

Publications (1)

Publication Number Publication Date
JPS60184292A true JPS60184292A (ja) 1985-09-19

Family

ID=12592144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59040854A Pending JPS60184292A (ja) 1984-03-02 1984-03-02 カラ−デイスプレイのドツトブリンク回路

Country Status (1)

Country Link
JP (1) JPS60184292A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62215293A (ja) * 1986-03-17 1987-09-21 株式会社明電舎 遠隔監視制御用のブラウン管表示装置
JPH0429870U (ja) * 1990-06-29 1992-03-10
JPH0429871U (ja) * 1990-06-29 1992-03-10

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217729A (en) * 1975-07-31 1977-02-09 Toyo Commun Equip Co Ltd Flicker display system
JPS5574641A (en) * 1978-11-29 1980-06-05 Fujitsu Ltd Display unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217729A (en) * 1975-07-31 1977-02-09 Toyo Commun Equip Co Ltd Flicker display system
JPS5574641A (en) * 1978-11-29 1980-06-05 Fujitsu Ltd Display unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62215293A (ja) * 1986-03-17 1987-09-21 株式会社明電舎 遠隔監視制御用のブラウン管表示装置
JPH0429870U (ja) * 1990-06-29 1992-03-10
JPH0429871U (ja) * 1990-06-29 1992-03-10

Similar Documents

Publication Publication Date Title
JPS5960487A (ja) カラ−デイスプレイ装置
JP2579362B2 (ja) 画面表示装置
JPS6156397A (ja) カラ−液晶表示装置
JPS60184292A (ja) カラ−デイスプレイのドツトブリンク回路
JPS58187996A (ja) 表示メモリ回路
JPS5876883A (ja) 画像表示装置
JPS6213674B2 (ja)
RU1795510C (ru) Устройство дл отображени информации на экране электронно-лучевой трубки
JPS607478A (ja) 画像表示装置
KR100598763B1 (ko) 데이터 기입 회로 및 집적 회로
JPS61151689A (ja) メモリ書き込み制御方式
JPS6079394A (ja) カラ−グラフイツク表示装置
JPS63138394A (ja) カラ−画像メモリ装置
JPS6073576A (ja) カラ−グラフイツクデイスプレイ
JPS6365489A (ja) カラ−表示装置のフレ−ムバツフア書込み方式
JPH0379719B2 (ja)
KR950004452B1 (ko) 비디오 그래픽 어레이(vga)의 문자표시에서 부가된 회로 및 방법
JPS6052438B2 (ja) カ−ソルの制御方式
JPS58168090A (ja) 表示用補間装置
JPS5876880A (ja) デイスプレイ装置
JPH02296293A (ja) 画面表示装置
JPS6226472B2 (ja)
JPS5891491A (ja) 画像メモリの画像情報入力回路
JPS6252674A (ja) 指定範囲画面表示色変更装置
JPS62282376A (ja) カラ−デイスプレイ制御方式