JPS60174963A - 電子パツケ−ジ試験回路 - Google Patents
電子パツケ−ジ試験回路Info
- Publication number
- JPS60174963A JPS60174963A JP59030270A JP3027084A JPS60174963A JP S60174963 A JPS60174963 A JP S60174963A JP 59030270 A JP59030270 A JP 59030270A JP 3027084 A JP3027084 A JP 3027084A JP S60174963 A JPS60174963 A JP S60174963A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- electronic package
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
７〔発明の利用分野〕
本発明は、大規模集積回路と小規模な論理回路を搭載し
た電子パッケージの試験回路に関するものである。
た電子パッケージの試験回路に関するものである。
集積回路の大規模化がなされるに従って、数万ゲートを
有すマイコンＩＣを電子パッケージに搭載する場合が多
々ある。ゲート数が多いこの種の電子パッケージの機能
試験をする検査パターンを作成するには、その試験回路
が非常に複雑構成となるばかりか、試験に要する時間も
長くなり、高密度集積化の回路を搭載した電子パッケー
ジの機能試験をするには困難であった。
有すマイコンＩＣを電子パッケージに搭載する場合が多
々ある。ゲート数が多いこの種の電子パッケージの機能
試験をする検査パターンを作成するには、その試験回路
が非常に複雑構成となるばかりか、試験に要する時間も
長くなり、高密度集積化の回路を搭載した電子パッケー
ジの機能試験をするには困難であった。
しかしながら、大規模な集積回路試験が無理でも、小規
模な論理回路の動作試験をすることが１望まれるが、従
来それができず、個々に試験するにととまっていた。
模な論理回路の動作試験をすることが１望まれるが、従
来それができず、個々に試験するにととまっていた。
本発明の目的は、前記従来技術の問題点を解決し、高密
度集積化の論理回路を搭載した電子パッケージの回路動
作機能堅験を容易なものとする試験装置を提供すること
にある。
度集積化の論理回路を搭載した電子パッケージの回路動
作機能堅験を容易なものとする試験装置を提供すること
にある。
本発明は、大規模集積回路と小規模な論理回路を実装し
て成る電子パッケージの動作機能試験をするための回路
において、該大規模な集積回路に動作機能試験時のみ使
用する信号入力端子を設けると共に１その信号入力端子
より集積回路の全ての出力端子、双方向性端子をハイイ
ンピーダンス化して出力する回路を設けることによって
大規模集積回路と論理回路を電気的に切断した上で、そ
の論理回路の動作試験を行なえるようにしたことを特徴
とする。
て成る電子パッケージの動作機能試験をするための回路
において、該大規模な集積回路に動作機能試験時のみ使
用する信号入力端子を設けると共に１その信号入力端子
より集積回路の全ての出力端子、双方向性端子をハイイ
ンピーダンス化して出力する回路を設けることによって
大規模集積回路と論理回路を電気的に切断した上で、そ
の論理回路の動作試験を行なえるようにしたことを特徴
とする。
以下、添付図面に従って本発明の一実施例を詳述する。
第１図は大規模集積回路を簡素化して示した集積回路で
あって、それぞれＡＮＤゲート１，２と、トライステー
トゲート３，４．５とを有している。６はこの集積回路
が通常動作時には必要とせず、パッケージ診断の際に信
号入力する入力端子、７は出力端子であり、８は双方向
出力端子である。
あって、それぞれＡＮＤゲート１，２と、トライステー
トゲート３，４．５とを有している。６はこの集積回路
が通常動作時には必要とせず、パッケージ診断の際に信
号入力する入力端子、７は出力端子であり、８は双方向
出力端子である。
同構成について説明すると、まず、同集積回路９が回路
機能を果すべ（電子パッケージ等に組込まれ、ゲート入
力端子１０．１１並び、にゲート出力端子１２．１３に
信号入力、出力がなされ外部接続の端子７，８に信号出
力されることによって任意の回路動作がなされるもので
あるが、トライスゲート３，４は信号端子１２．１５の
信号が同レベルとなるときのみゲート出力なる端子７，
８にはそのトライスゲート３，４の入力に従うもＣであ
る。また、信号端子１２．１！ｌよりの信号入力なｒＬ
Ｊレベルとすることによってトライスゲ−） ３．４の
出力はノーイインピーダンスとなり、出力はなされない
。そして、 ＡＮＤゲート１，２は禁止ゲートであるが
、入力端子６０入力信号がｒＬＪレベルのときは各々入
力端子１０．１１ ヨリ’の入力によりゲート出力が制
御され、入力端子６０入力がｒＨＪレベルのときはグー
’）１．２（７）出力はｒＬＪレベルとなるものである
。
機能を果すべ（電子パッケージ等に組込まれ、ゲート入
力端子１０．１１並び、にゲート出力端子１２．１３に
信号入力、出力がなされ外部接続の端子７，８に信号出
力されることによって任意の回路動作がなされるもので
あるが、トライスゲート３，４は信号端子１２．１５の
信号が同レベルとなるときのみゲート出力なる端子７，
８にはそのトライスゲート３，４の入力に従うもＣであ
る。また、信号端子１２．１！ｌよりの信号入力なｒＬ
Ｊレベルとすることによってトライスゲ−） ３．４の
出力はノーイインピーダンスとなり、出力はなされない
。そして、 ＡＮＤゲート１，２は禁止ゲートであるが
、入力端子６０入力信号がｒＬＪレベルのときは各々入
力端子１０．１１ ヨリ’の入力によりゲート出力が制
御され、入力端子６０入力がｒＨＪレベルのときはグー
’）１．２（７）出力はｒＬＪレベルとなるものである
。
第２図は第１図に示す如きの集積回路９を搭載した電子
パッケージの構成図であり、第１図と同一符号を付しで
あるものは同一機能を有するものである。第２図中１４
は集積回路９の出力を有した小規模な組合せ論理回路で
あって約１０ゲートを有して成り、１６はその出力端子
である。
パッケージの構成図であり、第１図と同一符号を付しで
あるものは同一機能を有するものである。第２図中１４
は集積回路９の出力を有した小規模な組合せ論理回路で
あって約１０ゲートを有して成り、１６はその出力端子
である。
この組合せ論理は、 ＬＳＩを除いて示しであるが、そ
れぞれインバータ１７、ＡＮＤ回路１８、ＮＡＮ朗路１
９から成っていて、本実施例においてはこの組合せ論理
回路１４０回路回路様能試験を行なうものであるが、具
体的にはインバータ１７、ＡＮＤ回路１８、ＮＡＮＤ回
路１９が故障しているか否かをチェックすることになる
。これは、入力端子２，３Ｂの全ての入力の組合せに対
して出力端子１６が゛期待値と一致するかを試験するこ
とになる。
れぞれインバータ１７、ＡＮＤ回路１８、ＮＡＮ朗路１
９から成っていて、本実施例においてはこの組合せ論理
回路１４０回路回路様能試験を行なうものであるが、具
体的にはインバータ１７、ＡＮＤ回路１８、ＮＡＮＤ回
路１９が故障しているか否かをチェックすることになる
。これは、入力端子２，３Ｂの全ての入力の組合せに対
して出力端子１６が゛期待値と一致するかを試験するこ
とになる。
第２図で示した電子パッケージを試験する機能的な検査
パターンを作成する場合で、集積回路９の集積度が敵方
ゲートの場合は、電子パッケージの出力端子１６をｒＨ
Ｊ 、ｒＬＪに変化させることになるが、その場合、集
積回路９の出力端子７，８を変化させる必要があるが、
このように集積度が大のときには困難となる。しかし集
積回路９の入力端子でもある電子パッケージの入力端子
６をｒＨＪレベルにすることにより、集積回路９は第１
図に示す入力端子はｒＨＪレベルとなるから、禁止ゲー
トなるＡＮＤ回路１，２の出力はｒＬＪレベルとなり、
トライステートゲート３，４はハイインピーダンスとな
ることから出力端子７，８はハイインピーダンスとなる
。
パターンを作成する場合で、集積回路９の集積度が敵方
ゲートの場合は、電子パッケージの出力端子１６をｒＨ
Ｊ 、ｒＬＪに変化させることになるが、その場合、集
積回路９の出力端子７，８を変化させる必要があるが、
このように集積度が大のときには困難となる。しかし集
積回路９の入力端子でもある電子パッケージの入力端子
６をｒＨＪレベルにすることにより、集積回路９は第１
図に示す入力端子はｒＨＪレベルとなるから、禁止ゲー
トなるＡＮＤ回路１，２の出力はｒＬＪレベルとなり、
トライステートゲート３，４はハイインピーダンスとな
ることから出力端子７，８はハイインピーダンスとなる
。
このため、電子パッケージの組合せ論理１４は集゛積回
路９と電気的に切断されることになるため、その出力１
６を変化させるのは容易となる。まだ組合せ論理回路１
４を動作させるため、同構成の試験回路の出力を端子７
，８とワイヤードオアすることも可能である。
路９と電気的に切断されることになるため、その出力１
６を変化させるのは容易となる。まだ組合せ論理回路１
４を動作させるため、同構成の試験回路の出力を端子７
，８とワイヤードオアすることも可能である。
第１図、第２図の構成からも明らかなように。
端子７，８並び（Ｃ１５よりの全ての入力の組合せに対
して組合せ論理回路１４の出力が期待値と一致するかを
試験することで、組合せ論理回路１４の機能試験がなさ
れるが、この組合せ論理回路１４にＬＳＩが構成要素と
しである場合、端子７，８の全ての入力の組合せをつく
るには困難となるが、ＬＳＩを除くと、第２図の如く組
合せ論理回路１４はインバータ１７、に山回路１Ｂ、Ｎ
ＡＮＤ回路１９の簡単な組合せと考えられ、端子７，８
並びに１５に試験のための入力信号を直接入力すること
が可。
して組合せ論理回路１４の出力が期待値と一致するかを
試験することで、組合せ論理回路１４の機能試験がなさ
れるが、この組合せ論理回路１４にＬＳＩが構成要素と
しである場合、端子７，８の全ての入力の組合せをつく
るには困難となるが、ＬＳＩを除くと、第２図の如く組
合せ論理回路１４はインバータ１７、に山回路１Ｂ、Ｎ
ＡＮＤ回路１９の簡単な組合せと考えられ、端子７，８
並びに１５に試験のための入力信号を直接入力すること
が可。
能となる。いわゆるこの種の電子パッケージ回路試験が
極めて簡単なものとなる。
極めて簡単なものとなる。
上述の実施例からも明らかなように本発明に・よれば、
集積回路に、通常動作時には必要とせず、集積回路を実
装した電子パッケージの機能試験の際にのみ使用する信
号入力端子を設けると共に、該入力端子より集積回路の
全ての出力・）端子および全ての双方向性端子をハイイ
ンピーダンス化させる回路を設け、組合せ論理回路の動
作機能試験を行なえるように構成したものであるから、
集積度の規模にかかわらず論理素子構成された電子パッ
ケージの動作機能試験が容・易にできるという利点があ
る。
集積回路に、通常動作時には必要とせず、集積回路を実
装した電子パッケージの機能試験の際にのみ使用する信
号入力端子を設けると共に、該入力端子より集積回路の
全ての出力・）端子および全ての双方向性端子をハイイ
ンピーダンス化させる回路を設け、組合せ論理回路の動
作機能試験を行なえるように構成したものであるから、
集積度の規模にかかわらず論理素子構成された電子パッ
ケージの動作機能試験が容・易にできるという利点があ
る。
添付図は本発明乞説明するための図であって第１図は集
積回路の内部構成を概略的に示した図、第２図は集積回
路と組合せ論理回路な組込・んだ電子パッケージの概略
的な構成図である。 ’ｐ２，１Ｂ・・・かの回路、 ５．４，５・・・トライスゲート、 ９・・・集積回路、 １４・・・組合せ論理回路、 １７・・・インバータ、 １９・・・ＮＡＮＤ回路、 ６・・・機能試験用の入力端子、 １５・・・電子パッケージの入力端子。
積回路の内部構成を概略的に示した図、第２図は集積回
路と組合せ論理回路な組込・んだ電子パッケージの概略
的な構成図である。 ’ｐ２，１Ｂ・・・かの回路、 ５．４，５・・・トライスゲート、 ９・・・集積回路、 １４・・・組合せ論理回路、 １７・・・インバータ、 １９・・・ＮＡＮＤ回路、 ６・・・機能試験用の入力端子、 １５・・・電子パッケージの入力端子。
Claims (1)
- 大規模集積回路と小規模な論理回路を実装して成る電子
パッケージの動作試験をするための回路であって、該集
積回路に、動作機能試験時のみ使用する信号入力端子を
設けると共に、該信号入力端子より集積回路の全ての出
力端子、゛双方向性端子をハイインピーダンス化して出
力する回路を設け、前記大規模な集積回路と不規′模な
論理回路を電気的に切断した上で、該小規模な論理回路
の動作機能試験ができるように構成したことを特徴とす
る電子パッケージ試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030270A JPS60174963A (ja) | 1984-02-22 | 1984-02-22 | 電子パツケ−ジ試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030270A JPS60174963A (ja) | 1984-02-22 | 1984-02-22 | 電子パツケ−ジ試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60174963A true JPS60174963A (ja) | 1985-09-09 |
Family
ID=12299006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59030270A Pending JPS60174963A (ja) | 1984-02-22 | 1984-02-22 | 電子パツケ−ジ試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60174963A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62185356A (ja) * | 1986-02-08 | 1987-08-13 | Mitsubishi Electric Corp | 集積回路のテスト回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570754A (en) * | 1978-11-22 | 1980-05-28 | Toshiba Corp | Large scale integrated circuit element |
-
1984
- 1984-02-22 JP JP59030270A patent/JPS60174963A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570754A (en) * | 1978-11-22 | 1980-05-28 | Toshiba Corp | Large scale integrated circuit element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62185356A (ja) * | 1986-02-08 | 1987-08-13 | Mitsubishi Electric Corp | 集積回路のテスト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| JP2513904B2 (ja) | テスト容易化回路 | |
| US4812678A (en) | Easily testable semiconductor LSI device | |
| JPS63139266A (ja) | 大規模集積回路のテストデ−タ作成方法 | |
| JPS60174963A (ja) | 電子パツケ−ジ試験回路 | |
| US20040083413A1 (en) | Boundary scan apparatus and interconnect test method | |
| JP3640671B2 (ja) | 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法 | |
| US5625631A (en) | Pass through mode for multi-chip-module die | |
| JPH01111365A (ja) | 半導体集積回路 | |
| JPH039428B2 (ja) | ||
| JPS6248862B2 (ja) | ||
| JPH06201794A (ja) | 半導体装置のテスト回路 | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JPH03108676A (ja) | 集積回路の遅延時間測定方法 | |
| JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
| JP2838599B2 (ja) | テスト容易化回路 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH05235281A (ja) | 半導体集積回路 | |
| JPH04172273A (ja) | 半導体集積回路 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 | |
| JPH03197883A (ja) | 半導体集積回路 | |
| JPS604238A (ja) | 半導体集積回路装置 | |
| JPH07167918A (ja) | 半導体集積回路 | |
| JPH04369490A (ja) | 半導体集積回路 | |
| JPS61234376A (ja) | 信号試験回路 |