JPS60151873A - デ−タ弁別用同期装置 - Google Patents

デ−タ弁別用同期装置

Info

Publication number
JPS60151873A
JPS60151873A JP663184A JP663184A JPS60151873A JP S60151873 A JPS60151873 A JP S60151873A JP 663184 A JP663184 A JP 663184A JP 663184 A JP663184 A JP 663184A JP S60151873 A JPS60151873 A JP S60151873A
Authority
JP
Japan
Prior art keywords
signal
phase
input data
data signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP663184A
Other languages
English (en)
Inventor
Seiichi Yamaguchi
誠一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP663184A priority Critical patent/JPS60151873A/ja
Publication of JPS60151873A publication Critical patent/JPS60151873A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明はデータ弁別用同期装置に関し、磁気ディスク装
置、磁気テープ装置および光デイスク装置等のデータ弁
別クロックを発生せしめるためのデータ弁別用同期装置
に関する。
(従来技術) 一般に磁気ディスク装置あるいは磁気テープ装置は、デ
ータ弁別用信号発生のためのデータ弁別用同期回路が用
いられているが、同期引き込みパターン部(信号部)に
位相シフト(位相ずれ)がほとんど発生しないため、す
べての入力信号に対して位相比較をするといった手段で
充分同期引き込みが可能であった。これは磁気記録では
読み出し波形のピークの位置にデータQビット(データ
情報)が位置するためセンス回路に微分方式がとれるの
で、同期引き込みパターン部では位相シフトが発生しに
くかった。
ところが光デイスク装置では読み出しヘッド出力にDC
成分をもち、読み出し波形のピーク位置にデータ・ビッ
トが位置せず、かつ8/N比が高くとれないため、微分
センス回路を使用できない等の理由によシ、データ信号
の頭の同期パターン付近で位相シフトラおさえたデユー
ティ(50対50)の良い再生出力が得られない。
したがって、光デイスク装置においては周波数成分の変
化は少ないが位相シフトの多い(デユーティの悪い)デ
ータ信号となる。従来のデータ弁別同期回路では位相シ
フトを多く含んでいる入力データ信号に同期するための
引き込み時間がかがシ、かつ引き込み同期を取ることが
困難であると云う欠点を有していた。
(発明の目的) 本発明の目的は従来のデータ弁別用同期装置における欠
点を除去すると共に位相シフトを多く含んだデータをも
容易に同期することを可能としたデータ弁別用同期装置
を提供することにある。
本発明の他の目的は入力データ信号の周波数成分を利用
して同期をとるようにし、位相シフトを多く含むような
入力データ信号にも速やかに同期をとり得るデータ弁別
用同期装置を提供することにある。
(発明の構成) 本発明によれば、入力データ信号がない場合に基準周波
数の信号を入力するためのセレクト装置と、該セレクト
装置からの入力データ信号から微分パルスを発生させる
微分パルス発生装置と、入力データ信号の最初の部分で
は入力データ信号の位相成分をすて、周波数成分のみ引
き出して同期化動作させるための位相比較装置の入力を
切シ換える切り換え装置と、前記入力データ信号の同期
引き込みを行い、引き込み完了後は入力データ信号の位
相成分をも含めて同期化を行う第1位相比較装置および
面接は入力データ信号に対して位相比較を行う第2位相
比較装置と、両位相比較装置の出力を切シ換える装置と
、ロー・パス・フィルタ回路と、骸ロー・パス串フィル
タ回路からの出力信号によシ発振する電圧制御発振器と
、該発振器からの信号el/Nに分周する1/N分周器
と、該分局器の出力信号により各部を制御する制御信号
を発生する特性切換信号発生器とを含むことを特徴とす
るデータ弁別用同期装置が得られる。
(実施例) 次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例における基本構成を示す。第
1図において、本実施例は入力データ信号101と基準
周波数入力信号102とを切り換え信号103によυ切
換えるセレクタ回路10と、該セレクタ回路10からの
選択信号104を微分する微分パルス発生器20と、該
微分パルス発生器20からの微分信号の位相を比較する
第1位相比較器70および第2位相比較器30と、前記
第1位相比較器70および第2位相比較器30の出力信
号 5− 108.109を切り換えるセレクタ回路40と、該セ
レクタ回路40からの位相比較出力信号111のパルス
幅を電圧に変換するパルス幅−電圧変換回路50と、該
パルス幅−電圧変換回路50の出力信号112を平滑し
、制御信号114を作るローパスフィルタ回路60と、
前記制御信号114により制御される電圧制御発振器f
lea) 90と、該電圧制御発振器90からの信号1
19を1/Nに分周し、比較用クロック116〜118
を作シ、前記クロック116を前記第2位相比較器30
に供給する1/N分周器100と、前記比較用クロック
117.118のいずれかを切り換え信号115によシ
選択し、その信号122を前記第1位相比較器70に供
給するセレクト回路80と、前記入力データ信号101
によシ各装置への切り換え信号103,113,115
゜121を発生するPLL特性切換信号発生器110と
を含む。
本実施例において、入力データ信号101はセレクタ回
路10に入力され、入力データ信号がない場合、切シ換
え信号103により基準周波数入力信 6− 号102と切り換えられ、信号104として微分パルス
発生器20へ送られるb微分パルス発生器20の出力信
号106は第1位相比較器70に供給され、出力信号1
05は第2位相比較器30に供給される。
一方電圧制御発振器90の出力信号119は1/N分周
器100で分周され、出力信号116〜117を発生し
、かつ出力信号117.118を比較用クロックとして
セレクト回路80へ送る。このセレクト回路80の出力
信号122は第1位相比較器70へ入力され前記出力信
号106と位相比較される。この第1位相比較器70は
切シ換え信号115によシ制御された入力データ信号1
06と1/N分周期の出力信号122とによシ最初に入
力データ信号の分周又は、位相成分を除いた方式で作動
する。この切り換え信号115は同期完了後位相成分を
含めて位相比較を行うため、入力条件をかえるものでP
LL特性切換信号発生器(制御回路)110で発生させ
る。第2位相比較器30は歯抜はデータに対する位相比
較を可能にした比較器で、同期引き込みパターンを作る
。セレクト回路40は切り換え信号121により制御さ
れるが、前記同期引き込みパターン部内で、第1位相比
較器の信号から第2位相比較器の信号に切り換えられる
。セレクタ回路40からの位相比較出力信号111はパ
ルス幅電圧変換回路50を通シ、ロー・バス・フィルタ
回路60へ送られ電圧制御発振器9oの制御(コントロ
ール)信号114となる。なお、ロー拳パス・フィルタ
回路60は切シ換え信号113にょシ、引き込み時の特
性とその後の特性を変化させるものである。
次に第2図は光デイスク装置に応用した本発明の一実施
例を示す。第2図において、 この実施例は入力データ信号101および基準周波数信
号102を入力するためのセレクト装置1゜と、入力信
号の微分パルス204,205t−発生する装置20と
、入力データ信号の最初の部分では入力データ信号を分
周した信号又は1つおきの入力データ信号と1/N分周
した第1比較クロツク信号を比較し、位相差をパルス幅
で出す第1位相比較装置70と、その後、分周していな
い入力データ信号と、第2比較クロツクを用いて第1位
相比較装置70t−動作させるための比較入力切換装置
80と、歯抜は入力データ信号に対して位相比較を行う
第2位相比較装置30と、第1及び第2位相比較装置7
0.30の出力信号を切シ換える装置40と、両比較装
置からの位相差パルス幅をパルス幅電圧変換する装置5
0と、この電圧出力を平滑スルロー・バス・フィルタ装
置60 ト、’−・バス・フィルタ装置の出力電圧で動
作する電圧制御発振器90と、発振器90の出力信号を
1 / N分周し、位相比較用クロック信号とデータ弁
別用クロック信号を発生する1/N分周装置100と、
これらを制御する制御装置110とを含む。
この光デイスク装置においては第5図に示すように、光
ディスク・ヘッド(図示せず)からの再生信号が信号3
01のようにDC成分を含んだ形になり、これをAC増
幅器(図示せず)を通して増幅すると、信号302のよ
うに頭の部分で変化が生ずる。このためこの信号302
に補正電圧信号303を加えると、理想的な信号304
になるはずである9− が、実際には信号301のDC電圧vAが一定でないた
め増幅後は信号305に近い波形となる。したがってセ
ンス出力信号は信号306に示すように、パルス幅が一
定であるはずの頭の部分で信号306(第6図参照)に
なる。
本実施例はこのような入力データ信号306を入力とし
た場合において第3図、第4図および第6図に示すタイ
ムチャートを参照して説明する。なお、本実施例におい
て、データ変調はMFMの場合について示す。再び第2
図を参照すると、入力データ信号101はセレクト回路
1oを通シ信号201゜202となる。信号201はフ
リップフロップ(以下F/Fと呼ぶ)回路21に入シ、
微分信号204となシ、更にOR回路23と遅延回路2
1により更に微分化され、信号206となる。−力信号
202はゲート回路27を通夛同様KF/F回路22の
出力信号として微分信号205となる。これらは、OR
回路25により、信号207となり、第2位相比較装置
30の第2位相比較器31.32にょシ、周波数UP信
号208.及びDOWN信号209となる。
10− 第1位相比較装置70はF / F回路71.72およ
びOR回路73によシ構成され、データ微分信号203
と1/N分周期よシの出力信号210とが比較される。
第1位相比較装置70の特性は切シ換え信号115によ
って行われ、セレクタ回路80によシ比較クロ、り信号
218と221が切り換えられ、第6図のタイムチャー
トに示す動作タイミングによって行なわれる。第6図に
示す入力データ信号306は、微分され信号204.2
05となる。
切り換え信号115が論理″″0”の間は、微分信号2
04と比較クロック210とが比較され、その後、微分
信号204 、205のOR信号206と比較クロック
信号210とが比較される。第2位相比較装置30の出
力信号は同期完了状態で第3図のタイムチャートの21
3B及び214Bとなる。
これは、データ微分信号207と比較信号215又は2
16と比較され、同期状態で同一の位相差を発生し周波
数UP信号213B、DOWN信号214Bとなる。
又、第3図のタイムチャートに示すように、第1位相比
較装置70の出力信号はデータ微分信号206と比較ク
ロック218又は221と比較され同期完了状態では周
波数UP信号213AとDOWN信号214Aを発生す
る。第1及び第2位相比較装置の出力信号はセレクタ回
路40のOR回路41.42に入力され、パルス幅電圧
変換回路50の入力となる。位相比較装置の切り換えは
信号121によシ行われる。パルス幅電圧変換装置50
の出力信号112はロー・パス・フィルタ装置60に入
り、電圧制御発振装置90の制御信号114となる。電
圧制御発振器90の出力信号は1/N分周装置100を
構成するF/F回路100a〜100eに入シ、第3図
に示す出力信号215,216,218,219,22
1を発生する。これらの信号はセレクタ装置80を通っ
て位相比較装置の入力となる。これらの位相比較装置、
セレクタ装置の切υ換えは特性切り換え信号発生装置1
10よシ信号103,115,110゜113として各
部へ送られる。なお、これらの信号は第7図に示すタイ
ミングeチャートのような切換え信号である。
同期完了後の1/N分周期の出力信号219はデータ弁
別用信号として使用できる。
なお、同期引き込み完了前の第1位相比較装置70はそ
の出力信号213A 、 214Aのうち第4図に示す
ように周波数up倍信号13Aのみ出力される。
このように本実施例は入力信号がない場合、基準周波数
の信号を入力するためのセレクト装置と、入力信号より
微分パルスを発生する微分パルス発生装置と、入力デー
タ信号の最初の部分では入力データ信号の位相成分をす
て、周波数成分のみ引き出して同期化動作させるための
同期引き込みを行う位相比較装置の入力を切り換える装
置と、引き込み完了後は、入力データ信号の位相成分を
も含めて同期化を行う第1位相比較装置および面接は入
力データ信号に対して位相比較を行う第2位相比較装置
と、これらの位相比較装置の出力を切シ換える装置と、
比較器の位相差パルス幅を電圧変換する装置と、ロー・
パス・フィルタ回路及び電圧制御発信装置と、1/N分
周装置と、比較器13− 置に比較用クロ、りを供給し、これらの装置をコントロ
ールする装置とにより構成することにょシ、位相シフト
を多く含む入力データ信号に対しても容易に同期するこ
とができるデータ弁別用同期装置である。
(発明の効果) 本発明は以上説明したように位相比較器を2種もち、さ
らに比較方法を変えるととによシ、同期用パターン部に
位相シフトを多く含むような入力データに対しても、容
易に同期をとることができるという効果があり、更に周
波数引き込み幅が増し、同期用パターンが短くても動作
可能であるという効果もある。
【図面の簡単な説明】
第1図は本発明の一実施例における基本的な構成を示す
図、第2図は本発明の一実施例における具体的表構成を
示す図、第3図および第4図は本発明の一実施例におけ
るタイムチャートを示す図、第5図は本発明の一実施例
に用いる光ディスク装14− 置のアナログセンス信号を示す図、第6図は本発明の一
実施例における第1位相比較装置の周波数引き込みタイ
ムチャートを示す図、第7図は本実施例におけるPLL
特性切換信号発生器のタイムチャートを示す図である。 10・・・・・・セレクタ回路(装置)、20・・・・
・・微分パルス発生器(装置) 、21゜22.71,
72,100a〜100e・・・・・・フリップ70ツ
ブ、23,25,41,42.73・・・・・・OR回
路、24・・・・・・ディレィ回路、31.32・・・
・・・NANDAND回路・・・・・・AND回路、3
0・・・・・・第2位相比較器(装置)、40・・・・
・・セレクタ回路(装置)、5o・・・・・・パルス幅
−電圧変換回路(装置)、60・・・・・・ロー・バス
・フィルタ回路(装置)、70・・・・・・第1位相比
較回路(装置)、80・・・・・・セレクタ回路(装置
)、9゜・・・・・・電圧制御発振器(装置)、100
・・・・・・1/N分周器(装置)、110・・・・・
・PLL特性切換信号発生回路(装置)。 15−

Claims (1)

    【特許請求の範囲】
  1. 入力データ信号がない場合に基単周波数の信号を入力す
    るためのセレクト装置と、該セレクト装置からの入力デ
    ータ信号から微分パルスを発生させる微分パルス発生装
    置と、入力データ信号の最初の部分では入力データ信号
    の位相成分をすて、周波数成分のみ引き出して同期化動
    作させるための位相比較装置の入力を切り換える切り換
    え装置と、前記入力データ信号の同期引き込みを行い、
    引き込み完了後は入力データ信号の位相成分をも含めて
    同期化を行う第1位相比較装置および面接は入力データ
    信号に対して位相比較を行う第2位相比較装置と、両位
    相比較装置の出力を切り換える装置と、ロー・パス・フ
    ィルタ回路と、該ロー・パス・フィルタ回路からの出力
    信号によ)発振する電圧制御発振器と、該発振器からの
    信号f、1/NK分周する1/N分周器と、該分局器の
    出力信号により各部を制御する制御信号を発生する特性
    切換信号発生器とを含むことを特徴とするデータ弁別用
    同期装置。
JP663184A 1984-01-18 1984-01-18 デ−タ弁別用同期装置 Pending JPS60151873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP663184A JPS60151873A (ja) 1984-01-18 1984-01-18 デ−タ弁別用同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP663184A JPS60151873A (ja) 1984-01-18 1984-01-18 デ−タ弁別用同期装置

Publications (1)

Publication Number Publication Date
JPS60151873A true JPS60151873A (ja) 1985-08-09

Family

ID=11643705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP663184A Pending JPS60151873A (ja) 1984-01-18 1984-01-18 デ−タ弁別用同期装置

Country Status (1)

Country Link
JP (1) JPS60151873A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644659A2 (en) * 1993-09-22 1995-03-22 Kabushiki Kaisha Toshiba Information recording/reproducing apparatus for recording or reproducing data, and clock generating circuit incorporated therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644659A2 (en) * 1993-09-22 1995-03-22 Kabushiki Kaisha Toshiba Information recording/reproducing apparatus for recording or reproducing data, and clock generating circuit incorporated therein
EP0644659A3 (en) * 1993-09-22 1996-06-26 Toshiba Kk Information recording and reproducing apparatus for recording or reproducing data and clock generating circuit therefor.

Similar Documents

Publication Publication Date Title
US5525935A (en) High-speed bit synchronizer with multi-stage control structure
JPS6194429A (ja) 位相同期回路
JPS60151873A (ja) デ−タ弁別用同期装置
JPH05130448A (ja) 水平afc回路
JPH0324818B2 (ja)
JP2776334B2 (ja) 位相同期回路
JPS6058620B2 (ja) 位相同期回路
JP2800305B2 (ja) クロック発生回路
JP3175217B2 (ja) デジタルpll回路
JP2884643B2 (ja) 位相同期クロック生成装置
JP2829180B2 (ja) 周波数シンセサイザ
JPS5918756Y2 (ja) 自動位相制御装置
JPS62110320A (ja) デジタルpll回路
JP3144735B2 (ja) 同期信号発生器
JPH0231518A (ja) 位相同期補償回路
JP2600668B2 (ja) クロツク再生回路
JPH06245219A (ja) バースト信号処理回路
JPH0832567A (ja) 複数の信号系のpll使用による同期切替え方法
JPH05268081A (ja) クロツク発生回路
JPH03119881A (ja) クロック発生回路
JPH1022827A (ja) アナログ/ディジタル変換装置
JPH07154636A (ja) 映像機器
JPH04242386A (ja) イメージセンサ
JPH02116287A (ja) 磁気記録再生装置
JPS6180915A (ja) 位相ロツク発振装置