JPH05268081A - クロツク発生回路 - Google Patents

クロツク発生回路

Info

Publication number
JPH05268081A
JPH05268081A JP4095830A JP9583092A JPH05268081A JP H05268081 A JPH05268081 A JP H05268081A JP 4095830 A JP4095830 A JP 4095830A JP 9583092 A JP9583092 A JP 9583092A JP H05268081 A JPH05268081 A JP H05268081A
Authority
JP
Japan
Prior art keywords
clock
clock signal
frequency
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4095830A
Other languages
English (en)
Inventor
Katsuhiro Kido
克浩 木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4095830A priority Critical patent/JPH05268081A/ja
Publication of JPH05268081A publication Critical patent/JPH05268081A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】本発明は、クロツク発生回路において、簡易な
操作で周波数を− 0.1%シフトしてなるクロツク信号を
発生するものである。 【構成】シフト設定手段の設定に応じて、入力クロツク
信号又は1000/1001分周してなる入力クロツク
信号と、電圧制御型発振手段で発振されるクロツク信号
との位相差で、電圧制御型発振手段を制御するようにし
たことにより、シフト設定手段の設定のみの容易な操作
で、所定の出力クロツク信号又は− 0.1%周波数をシフ
トした出力クロツク信号を発生し得る。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段(図1及び図2) 作用(図1及び図2) 実施例(図1及び図2) 発明の効果
【0002】
【産業上の利用分野】本発明はクロツク発生回路に関
し、例えばデイジタルオーデイオテープレコーダでサン
プリング周波数に応じたクロツク信号を発生するものに
適用し得る。
【0003】
【従来の技術】従来、デイジタルオーデイオテープレコ
ーダにおいては、例えばサンプリング周波数FSとし
て、周波数48〔KHz〕や44.1〔KHz〕でなるデイジタル
オーデイオ信号を記録し、再生し得るようになされたも
のがある。この場合フエーズロツクドループ(PLL)
構成のクロツク発生回路において、サンプリング周波数
FSに応じたにクロツク信号を発生するようになされて
いる。
【0004】このデイジタルオーデイオテープレコーダ
の場合、記録時にはサンプリング周波数FSの情報が磁
気テープ上のコントロールトラツクにコントロールワー
ドのサンプリング周波数情報FSIDとして記録され、
再生時も記録と同じサンプリング周波数で再生されたデ
イジタルオーデイオ信号を処理し得るようになされてい
る。
【0005】
【発明が解決しようとする課題】ところでかかる構成の
デイジタルオーデイオテープレコーダを用いて、高品位
ビデオシステム(HD(High Division Video Syste
m))中で、サンプリング周波数48〔KHz〕でなるオー
デイオ信号をダビングすることが考えられる。実際上高
品位ビデオシステムにおけるビデオ信号の規準周波数は
周波数60〔Hz〕であり、オーデイオ信号のサンプリング
周波数は周波数48〔KHz〕である。このためダビングの
際は、デイジタルオーデイオテープレコーダと高品位ビ
デオシステムとの同期をとるために両者をビデオ信号に
同期させる。
【0006】このときビデオ信号が例えばNTSCカラ
ーテレビジヨン方式であれば、フレーム周波数は 29.97
〔Hz〕(30〔Hz〕×1000/1001 )であるため、高品位ビ
デオシステムのオーデイオ信号のサンプリング周波数48
〔KHz〕自体が、 0.1%ダウンして、周波数 47.95〔K
Hz〕(48〔KHz〕×1000/1001 )に変わつてしまう。こ
のためデイジタルオーデイオテープレコーダ側のサンプ
リング周波数も高品位ビデオシステムにあわせて 0.1%
ダウンする必要がある。
【0007】このため上述の構成のデイジタルオーデイ
オテープレコーダにおいては、クロツク発生回路におけ
るPLLとして、可変分周器を有するものを用い必要に
応じて可変分周器の分周比を変更してサンプリング周波
数FSを周波数48〔KHz〕から周波数 47.95〔KHz〕に
0.1%ダウンするようになされたものがある。
【0008】ところがかかる構成のクロツク発生回路で
は、可変分周器の分周比を変更するため、リモコン形式
の操作器を接続して、例えば±12.5%の範囲でマニユア
ル操作で可変するようになされており、サンプリング周
波数FSを 0.1%ダウンするのみの操作のために煩雑な
作業が必要になり、実用上使い勝手が悪いものであつ
た。
【0009】またかかる構成のクロツク発生回路では、
位相比較器の基準入力信号Xに対して可変分周器側の入
力信号Yの周波数及び位相を一致させるよう動作するた
め、可変分周器の分周比をNとすると、次式
【数1】 の関係が成り立つ。従つて(1)式を変形して表した次
【数2】 において、分周比Nを1000にすると可変分周器側の周波
数が0%シフトし、分周比Nを 875にすると−12.5%シ
フトし、同様に分周比Nをそれぞれ1125、 999にすると
+12.5%、− 0.1%シフトする。
【0010】従つてサンプリング周波数FSが周波数48
〔KHz〕でなるマスタークロツクを0.1%シフトしてな
るマスタークロツクを発生するには、可変分周器にて 9
99分周すれば良いと考えられる。ところがNTSCカラ
ーテレビジヨン方式のフレーム周波数 29.97〔Hz〕は30
〔Hz〕×(1000/1001)より得られものであり、一方サ
ンプリング周波数FSの 0.1%ダウンは 999/1000した
ものであるから、生成されるサンプリング周波数FSに
は、厳密に言うと周波数に1〔ppm 〕の差が生じるとい
う問題があつた。
【0011】本発明は以上の点を考慮してなされたもの
で、簡易な操作で周波数を− 0.1%シフトしてなるクロ
ツク信号を発生し得るクロツク発生回路を提案しようと
するものである。
【0012】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、出力クロツク信号CKの周波数を
シフトするか否かを設定するシフト設定手段9と、その
シフト設定手段9の設定結果に応じて、第1の入力クロ
ツク信号WCK又はその第1の入力クロツク信号WCK
を1000/1001分周してなる第2の入力クロツク
信号を選択して出力する切換え手段22と、制御電圧に
応じて所定のクロツク信号CKを出力する電圧制御型発
振手段24と、切換え手段22を通じて入力される第1
又は第2の入力クロツク信号WCK及び発振クロツク信
号CKの位相を比較し、比較結果に応じて電圧制御型発
振手段24を制御する位相比較手段23とを設けるよう
にした。
【0013】
【作用】シフト設定手段9の設定に応じて、入力クロツ
ク信号WCK又は1000/1001分周してなる入力
クロツク信号と、電圧制御型発振手段24で発振される
クロツク信号CKとの位相差で、電圧制御型発振手段2
4を制御するようにしたことにより、シフト設定手段9
の設定のみの簡易な操作で、所定の出力クロツク信号C
K又は周波数を− 0.1%シフトした出力クロツク信号C
Kを発生し得る。
【0014】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0015】図1は高品位ビデオシステムのオーデイオ
信号をデイジタルオーデイオテープレコーダ1にダビン
グする際の構成を示し、同期を取るため外部のビデオ信
号発生器2で発生された周波数29.97 〔Hz〕でなるNT
SCカラーテレビジヨン方式のビデオ信号が、デイジタ
ルオーデイオテープレコーダ1のビデオPLL回路3に
入力される。
【0016】ビデオPLL回路3は入力されたビデオ信
号に同期したサンプリング周波数FS=48〔KHz〕のワ
ードクロツクVCKを発生する。このワードクロツクV
CKは、第1のセレクタ4のb側を通じてワードPLL
回路5に入力される。ワードPLL回路5はサンプリン
グ周波数FSの 384倍( 384FS)のワードクロツクW
CKを発生する。このワードクロツクWCKは、第2の
セレクタ6のa側を通つてクロツク発生回路7に入力さ
れる。
【0017】クロツク発生回路7は入力されるワードク
ロツクWCKに同期してサンプリング周波数FSの 384
倍( 384FS)又はこれを− 0.1%シフトしてなるマス
タクロツクCKを発生するようになされ、これがシステ
ムクロツク発生回路8に入力される。この実施例の場
合、サンプリング周波数FSを− 0.1%シフトするか否
かをFSシフトスイツチ9で設定するようになされてい
る。
【0018】実際上FSシフトスイツチ9の設定状態が
CPUインターフエース(I/F)10を通じてシステ
ム制御回路11に取り込まれ、この結果システム制御回
路10が、制御信号C1によつてクロツク発生回路7を
制御する。またシステムクロツク発生回路8は入力され
るマスタクロツクCKを 384分周して、周波数48〔KH
z〕又は47.952〔KHz〕のシステムクロツクSCKを発
生する。
【0019】なお第1及び第2のセレクタ4及び6は、
CPUインターフエース(I/F)10を通じて入力さ
れるシステム制御回路11からの制御信号によつて切り
換え制御されるようになされている。実際上第1のセレ
クタ4でa側が選択されると、ビデオ信号に同期した周
波数FS=48〔KHz〕のワードクロツクVCKに代え
て、内部発振回路12で発振したワードクロツクICK
が入力される。同様に第2のセレクタ6でb側が選択さ
れると、ワードPLL回路5から入力される周波数 384
FSのワードクロツクWCKに代えて、外部ワード発生
回路13から入力される外部ワードクロツクEWCKが
入力される。
【0020】ここでビデオ信号発振器2から送出される
周波数29.97 〔Hz〕でなるNTSCカラーテレビジヨン
方式のビデオ信号は、デイジタルオーデイオテープレコ
ーダ1のビデオPLL回路3に加えて、高品位ビデオシ
ステム14に入力される。この高品位ビデオシステム1
4から出力されるデイジタルオーデイオ信号S1が、デ
イジタルオーデイオテープレコーダ1のデイジタル入出
力回路(DIO)15に入力される。
【0021】この入力デイジタルオーデイオ信号S2は
オーデイオ信号処理回路16において、所定の信号処理
が施されこれが記録オーデイオ信号S3として録音処理
回路17に入力される。このデイジタル入出力回路(D
IO)15、オーデイオ信号処理回路16及び録音処理
回路17は、システムクロツク発生回路8から送出され
るシステムクロツクSCKに応じて動作する。
【0022】これによりFSシフトスイツチ9を設定
し、システムクロツク発生回路8から、サンプリング周
波数48〔KHz〕を− 0.1%シフトしてなる47.952〔KH
z〕のシステムクロツクSCKを発生し、このシステム
クロツクSCKで各部を動作させ、この結果高品位ビデ
オシステム14のオーデイオ信号S1を、デイジタルオ
ーデイオテープレコーダ1にダビングし得るようになさ
れている。
【0023】ここでこの実施例の場合、クロツク発生回
路7は図2に示すように構成されており、ワードPLL
回路5で発生されたサンプリング周波数FSの 384倍で
なるワードクロツクWCKが、1/1000分周回路20及び
1/1001分周回路21を通じてそれぞれ1/1000及び1/1001
に分周された後、セレクタ22のa側及びb側を通じて
位相比較回路23の基準入力側に入力される。
【0024】一方位相比較回路23の比較入力側には、
電圧制御型発振回路24で発振されたサンプリング周波
数FSの 768倍の出力が 1/2分周回路25で 1/2分周さ
れ、この結果得られるマスタクロツク信号CKが1/1000
分周回路26で1/1000に分周されて入力されている。
【0025】このような回路構成で、ワードPLL回路
5から入力されるワードクロツクWCKをX( 384F
S)とし、 1/2分周回路25から出力されるマスタクロ
ツクCKをY( 384FS)とすると、制御信号C1によ
つてセレクタ22が1/1000分周回路20側を選択した場
合には次式
【数3】 の関係が成り立ち、これによりワードクロツクWCKに
同期したマスタクロツクCKが出力される。
【0026】これに対して、FSシフトスイツチ9の設
定に応じた制御信号C1によつて、セレクタ22が1/10
01分周回路21側を選択した場合には次式
【数4】 の関係が成り立ち、これを変形した次式
【数5】 から明かなように、NTSCカラーテレビジヨン信号の
基準周波数 29.97〔Hz〕と、− 0.1%シフトとの関係が
完全に一致するようなマスタクロツクCKが出力され
る。
【0027】以上の構成によれば、FSシフトスイツチ
9の設定に応じて、ワードクロツクを1/1000分周した信
号又は1/1001分周した信号と、電圧制御型発振回路24
の発振出力を 1/2分周及び1/1000分周した信号とを位相
比較し、この比較結果で電圧制御型発振回路24を制御
するようにしたことにより、FSシフトスイツチ9の設
定のみの容易な操作で、所定の出力クロツク信号又は−
0.1%周波数をシフトした出力クロツク信号を発生し得
るクロツク発生回路を実現できる。
【0028】なお上述の実施例においては、高品位ビデ
オシステムのオーデイオ信号をデイジタルオーデイオテ
ープレコーダにダビングする場合について述べたが、こ
れに限らず、例えばサンプリング周波数FSとし48〔K
Hz〕及び44.1〔KHz〕の2種類しか持たないデイジタル
オーデイオテープレコーダを用いて、サンプリング周波
数44.056〔KHz〕あるいは47.952〔KHz〕で記録すると
きにも適用し得、この場合もマスタクロツクを− 0.1%
シフトさせ、テープの回転速度も− 0.1%シフトさせて
記録し、このようにして記録密度を一定に記録し得るよ
うになされている。
【0029】またこのようにして記録されたテープにイ
ンサート記録する場合、サンプリング周波数は44.1〔K
Hz〕又は48〔KHz〕なので、FSシフトを行なわないと
サンプリング周波数44.1〔KHz〕又は48〔KHz〕のまま
記録されてしまう。そこでサンプリング周波数を44.056
〔KHz〕又は47.952〔KHz〕に合わせるためには、テー
プ上のサンプリング周波数情報FSIDは44.1〔KHz〕
又は48〔KHz〕のままで、FSシフトを行うことでマス
タークロツクを− 0.1%シフトし、テープの回転速度も
− 0.1%シフトに設定できる。
【0030】さらに上述の実施例においては、本発明を
デイジタルオーデイオテープレコーダのクロツク発生回
路に適用したが、これに限らず、簡易な操作で所定のク
ロツクに対して− 0.1%シフトしたクロツクを必要とす
るクロツク発生回路に広く適用して好適なものである。
【0031】
【発明の効果】上述のように本発明によれば、シフト設
定手段の設定に応じて、入力クロツク信号又は1000
/1001分周してなる入力クロツク信号と、電圧制御
型発振手段で発振されるクロツク信号との位相差で、電
圧制御型発振手段を制御するようにしたことにより、シ
フト設定手段の設定のみの容易な操作で、所定の出力ク
ロツク信号又は− 0.1%周波数をシフトした出力クロツ
ク信号を発生し得るクロツク発生回路を実現できる。
【図面の簡単な説明】
【図1】本発明によるクロツク発生回路を適用したデイ
ジタルオーデイオテープレコーダの一実施例を示すブロ
ツク図である。
【図2】本発明によるクロツク発生回路の一実施例を示
すブロツク図である。
【符号の説明】
1……デイジタルオーデイオテープレコーダ、2……ビ
デオ信号発生器、3……ビデオPLL回路、4、6、2
2……セレクタ、5……ワードPLL回路、7……クロ
ツク発生回路、8……システムクロツク発生回路、9…
…FSシフトスイツチ、10……CPUインターフエー
ス、11……システム制御回路、12……内部発振回
路、13……外部ワード発生回路、14……高品位ビデ
オシステム、15……デイジタル入出力回路、16……
オーデイオ信号処理回路、17……録音処理回路、2
0、21、25、26……分周回路、23……位相比較
回路、24……電圧制御型発振回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】出力クロツク信号の周波数をシフトするか
    否かを設定するシフト設定手段と、 当該シフト設定手段の設定結果に応じて、第1の入力ク
    ロツク信号又は当該第1の入力クロツク信号を1000
    /1001分周してなる第2の入力クロツク信号を選択
    して出力する切換え手段と、 制御電圧に応じて所定のクロツク信号を出力する電圧制
    御型発振手段と、 上記切換え手段を通じて入力される第1又は第2の入力
    クロツク信号及び上記発振クロツク信号の位相を比較
    し、比較結果に応じて上記電圧制御型発振手段を制御す
    る位相比較手段とを具え、上記シフト設定手段の設定に
    応じて所定の第1の出力クロツク信号又は当該第1の出
    力クロツク信号に対して周波数を− 0.1%シフトした第
    2の出力クロツク信号を発生するようにしたことを特徴
    とするクロツク発生回路。
JP4095830A 1992-03-23 1992-03-23 クロツク発生回路 Pending JPH05268081A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4095830A JPH05268081A (ja) 1992-03-23 1992-03-23 クロツク発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4095830A JPH05268081A (ja) 1992-03-23 1992-03-23 クロツク発生回路

Publications (1)

Publication Number Publication Date
JPH05268081A true JPH05268081A (ja) 1993-10-15

Family

ID=14148316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4095830A Pending JPH05268081A (ja) 1992-03-23 1992-03-23 クロツク発生回路

Country Status (1)

Country Link
JP (1) JPH05268081A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031742A1 (ja) * 2003-09-29 2005-04-07 Matsushita Electric Industrial Co., Ltd. 記録クロック生成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005031742A1 (ja) * 2003-09-29 2005-04-07 Matsushita Electric Industrial Co., Ltd. 記録クロック生成装置
US7817522B2 (en) 2003-09-29 2010-10-19 Panasonic Corporation Recording clock generation apparatus

Similar Documents

Publication Publication Date Title
US5157355A (en) Phase-locked loop device having stability over wide frequency range
JPS61189094A (ja) 読出スタ−トパルス発生回路
JPH05268081A (ja) クロツク発生回路
JPH0220183A (ja) 走査線変換装置
JPS6014522A (ja) デジタル信号に同期したクロツク信号発生装置
JPH09326691A (ja) 位相ロックループ回路
JP2708176B2 (ja) 映像信号再生装置
JPS6297428A (ja) Pll回路
JP2791309B2 (ja) クロック発生装置
JPS63144460A (ja) デイジタル音声信号の記録再生装置
JP2699372B2 (ja) 基準同期信号発生装置
JPH0115008Y2 (ja)
JPH06261283A (ja) オーディオビデオ記録装置
JPH0723341A (ja) 信号同期装置
JPH0644809B2 (ja) 音声信号の再生位相制御回路
JP2601058B2 (ja) ドラムサーボシステム
JPH03117988A (ja) マスタクロック発生回路
JPH07107494A (ja) オーディオサンプリングクロック発生装置
JPH09107285A (ja) 位相情報検出回路
JPH11308106A (ja) クロック生成装置および方法、並びに提供媒体
JPH0276418A (ja) 再生装置
JPH0340266A (ja) 発振回路の制御装置
JPS60151873A (ja) デ−タ弁別用同期装置
JPS63273116A (ja) 再生速度制御装置
JPS63187751A (ja) Dpskデ−タ信号処理装置