JPH04242386A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH04242386A JPH04242386A JP3003442A JP344291A JPH04242386A JP H04242386 A JPH04242386 A JP H04242386A JP 3003442 A JP3003442 A JP 3003442A JP 344291 A JP344291 A JP 344291A JP H04242386 A JPH04242386 A JP H04242386A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- master clock
- clock
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、例えばCCDセンサな
どの光電センサによって読取画像に応じた画信号を生成
するイメージセンサに関する。
どの光電センサによって読取画像に応じた画信号を生成
するイメージセンサに関する。
【0002】
【従来の技術】図4は光電センサを駆動するのに使用さ
れる各種信号の一例を示す図であり、転送クロックφ1
,φ2およびリセット信号などがある。ところでイメー
ジセンサは、例えばファクシミリ装置等の他の装置に組
み込まれて使用される。この場合、イメージセンサは適
用される装置と同期して動作する必要がある。そこで適
用装置のマスタクロック(図4中のCLK)を受け、こ
のマスタクロックCLKに基づいて転送クロックφ1,
φ2およびリセット信号を生成する。
れる各種信号の一例を示す図であり、転送クロックφ1
,φ2およびリセット信号などがある。ところでイメー
ジセンサは、例えばファクシミリ装置等の他の装置に組
み込まれて使用される。この場合、イメージセンサは適
用される装置と同期して動作する必要がある。そこで適
用装置のマスタクロック(図4中のCLK)を受け、こ
のマスタクロックCLKに基づいて転送クロックφ1,
φ2およびリセット信号を生成する。
【0003】図5はこのようなイメージセンサの従来構
成例を示すブロック図である。図中、1が例えばCCD
センサなどの光電センサよりなるセンサ部であり、入射
構造に応じた電気信号、すなわち画信号を発生する。2
はタイミング信号発生回路であり、センサ部1を駆動す
るのに必要な、前記転送クロックφ1,φ2および前記
リセット信号などの各種信号をマスタクロックCLKに
基づいて発生する。3は駆動回路であり、タイミング信
号発生回路2で発生された各種信号に基づいてセンサ部
1を駆動する。なお図5中の4は、マスタクロックCL
KをデータクロックDCLKとしての所定状態にするバ
ッファである。
成例を示すブロック図である。図中、1が例えばCCD
センサなどの光電センサよりなるセンサ部であり、入射
構造に応じた電気信号、すなわち画信号を発生する。2
はタイミング信号発生回路であり、センサ部1を駆動す
るのに必要な、前記転送クロックφ1,φ2および前記
リセット信号などの各種信号をマスタクロックCLKに
基づいて発生する。3は駆動回路であり、タイミング信
号発生回路2で発生された各種信号に基づいてセンサ部
1を駆動する。なお図5中の4は、マスタクロックCL
KをデータクロックDCLKとしての所定状態にするバ
ッファである。
【0004】ところでマスタクロックの周波数は適用装
置によってそれぞれ異なっている。従って、入力される
マスタクロックCLKは、必ずしもタイミング信号発生
回路2が各種信号を発生するのに適した周波数を有して
いるとは限らない。このようにマスタクロックCLKが
最適な周波数を有していない場合には、タイミング信号
発生回路2では、マスタクロックCLKから各種信号を
直接生成することができない。
置によってそれぞれ異なっている。従って、入力される
マスタクロックCLKは、必ずしもタイミング信号発生
回路2が各種信号を発生するのに適した周波数を有して
いるとは限らない。このようにマスタクロックCLKが
最適な周波数を有していない場合には、タイミング信号
発生回路2では、マスタクロックCLKから各種信号を
直接生成することができない。
【0005】そこで図5に示すように、遅延回路5によ
ってマスタクロックCLKの位相を適宜ずらして得た信
号(第2クロック)をタイミング信号発生回路2に導入
し、この第2クロックとマスタクロックCLKとから各
種信号を生成する。
ってマスタクロックCLKの位相を適宜ずらして得た信
号(第2クロック)をタイミング信号発生回路2に導入
し、この第2クロックとマスタクロックCLKとから各
種信号を生成する。
【0006】しかし遅延回路4での遅延時間を厳密に設
定することは非常に困難であり、第2クロックで所望の
タイミングを厳密に得ることは困難である。また例え遅
延回路5での遅延時間を厳密に設定できたとしても、適
用装置が変わりマスタクロックCLKの周波数が変われ
ば、遅延回路5を設計し直さなければならない。遅延回
路5は上述のようにその厳密な設計が非常に困難である
から、この再度の設計を行うことは非合理的なことであ
る。
定することは非常に困難であり、第2クロックで所望の
タイミングを厳密に得ることは困難である。また例え遅
延回路5での遅延時間を厳密に設定できたとしても、適
用装置が変わりマスタクロックCLKの周波数が変われ
ば、遅延回路5を設計し直さなければならない。遅延回
路5は上述のようにその厳密な設計が非常に困難である
から、この再度の設計を行うことは非合理的なことであ
る。
【0007】
【発明が解決しようとする課題】以上のように従来のイ
メージセンサは、適用装置側でイメージセンサに適した
マスタクロックを発生していない場合には、マスタクロ
ックを遅延回路で適宜遅延させることによって必要なタ
イミングを取るようにしているため、汎用性のないもの
となっていた。
メージセンサは、適用装置側でイメージセンサに適した
マスタクロックを発生していない場合には、マスタクロ
ックを遅延回路で適宜遅延させることによって必要なタ
イミングを取るようにしているため、汎用性のないもの
となっていた。
【0008】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、設計変更する
ことなくさまざまな周波数のマスタクロックに対応する
ことができ、汎用性の高いイメージセンサを提供するこ
とにある。
たものであり、その目的とするところは、設計変更する
ことなくさまざまな周波数のマスタクロックに対応する
ことができ、汎用性の高いイメージセンサを提供するこ
とにある。
【0009】
【課題を解決するための手段】本発明は、入射光像に応
じた電気信号を発生する例えばCCDセンサなどの光電
センサと、この光電センサからの前記電気信号の取り出
しを行う駆動手段と、マスタクロックに同期した所定周
波数の動作クロックを生成するものであり、前記マスタ
クロックと前記動作クロックとの周波数比率を変えるこ
とが可能な位相同期ループと、例えば入力手段より入力
された前記マスタクロックの周波数に応じ、前記位相同
期ループの周波数比率を前記動作クロックが前記所定周
波数となる値に設定する位相同期ループ制御手段とを備
え、前記位相同期ループで生成された前記動作クロック
に基づいて前記駆動手段が前記電気信号の取り出しを行
うのに必要な所定のタイミング信号を生成するようにし
た。
じた電気信号を発生する例えばCCDセンサなどの光電
センサと、この光電センサからの前記電気信号の取り出
しを行う駆動手段と、マスタクロックに同期した所定周
波数の動作クロックを生成するものであり、前記マスタ
クロックと前記動作クロックとの周波数比率を変えるこ
とが可能な位相同期ループと、例えば入力手段より入力
された前記マスタクロックの周波数に応じ、前記位相同
期ループの周波数比率を前記動作クロックが前記所定周
波数となる値に設定する位相同期ループ制御手段とを備
え、前記位相同期ループで生成された前記動作クロック
に基づいて前記駆動手段が前記電気信号の取り出しを行
うのに必要な所定のタイミング信号を生成するようにし
た。
【0010】
【作用】このような手段を講じたことにより、位相同期
ループでマスタクロックに同期し、かつ前記マスタクロ
ックよりも高周波な所定周波数の動作クロックが生成さ
れ、この動作クロックに基づいてタイミング信号の生成
がなされる。ここで前記位相同期ループの周波数比率(
入出力の周波数比率)は、前記マスタクロックの周波数
に応じ、前記動作クロックの周波数が前記所定周波数と
なるように設定される。従って、前記動作クロックは前
記マスタクロックの周波数に拘らずに前記所定周波数に
一定に保たれる。
ループでマスタクロックに同期し、かつ前記マスタクロ
ックよりも高周波な所定周波数の動作クロックが生成さ
れ、この動作クロックに基づいてタイミング信号の生成
がなされる。ここで前記位相同期ループの周波数比率(
入出力の周波数比率)は、前記マスタクロックの周波数
に応じ、前記動作クロックの周波数が前記所定周波数と
なるように設定される。従って、前記動作クロックは前
記マスタクロックの周波数に拘らずに前記所定周波数に
一定に保たれる。
【0011】
【実施例】以下、図面を参照して本発明の一実施例に付
き説明する。
き説明する。
【0012】図1は本実施例のイメージセンサの構成を
示すブロック図である。なお、図5と同一部分には同一
符号を付し、その詳細な説明は省略する。図中、6は位
相同期ループ(PLL回路)である。図2にこのPLL
回路6の具体的構成を示す。PLL回路6は、図2に示
すように位相比較器10、プログラマブル分周器11、
電圧制御発振器(VCO)12およびループフィルタ1
3よりなる。位相比較器10は、VCO12で発生され
、プログラマブル分周器11でn分周された信号とマス
タクロックCLKとの位相比較を行い、その位相差を示
す信号を出力する。位相比較器10の出力信号はループ
フィルタ13を介してVCO12に制御信号として入力
される。
示すブロック図である。なお、図5と同一部分には同一
符号を付し、その詳細な説明は省略する。図中、6は位
相同期ループ(PLL回路)である。図2にこのPLL
回路6の具体的構成を示す。PLL回路6は、図2に示
すように位相比較器10、プログラマブル分周器11、
電圧制御発振器(VCO)12およびループフィルタ1
3よりなる。位相比較器10は、VCO12で発生され
、プログラマブル分周器11でn分周された信号とマス
タクロックCLKとの位相比較を行い、その位相差を示
す信号を出力する。位相比較器10の出力信号はループ
フィルタ13を介してVCO12に制御信号として入力
される。
【0013】VCO12は、ループフィルタ13を介し
て与えられた制御信号に基づいた周波数の信号を発振す
る。このVCO12の出力はプログラマブル分周器11
に入力される。またVCO12の出力は当該PLL回路
6の出力(動作クロック)PLL−CLK として、図
1に示すようにタイミング信号発生回路2および分周回
路7へと入力される。
て与えられた制御信号に基づいた周波数の信号を発振す
る。このVCO12の出力はプログラマブル分周器11
に入力される。またVCO12の出力は当該PLL回路
6の出力(動作クロック)PLL−CLK として、図
1に示すようにタイミング信号発生回路2および分周回
路7へと入力される。
【0014】8はマスタクロックの周波数を設定するた
めの設定スイッチであり、例えばディップスイッチなど
より構成されている。この設定スイッチ8の状態は分周
率制御部9によって判断される。分周率制御部9は判断
した設定スイッチ8の状態に応じた切換信号をPLL回
路6へと与える。
めの設定スイッチであり、例えばディップスイッチなど
より構成されている。この設定スイッチ8の状態は分周
率制御部9によって判断される。分周率制御部9は判断
した設定スイッチ8の状態に応じた切換信号をPLL回
路6へと与える。
【0015】PLL回路6では、分周率制御部9から与
えられた切換信号を図2に示すようにプログラマブル分
周器11に入力している。プログラマブル分周器11は
、この切換信号にて指定された分周率(1/n)でVC
O12の出力信号を分周し、位相比較器10へと与える
。
えられた切換信号を図2に示すようにプログラマブル分
周器11に入力している。プログラマブル分周器11は
、この切換信号にて指定された分周率(1/n)でVC
O12の出力信号を分周し、位相比較器10へと与える
。
【0016】次に以上のように構成されたイメージセン
サの動作を説明する。まず本イメージセンサを例えばフ
ァクシミリ装置等の適用装置に対して取り付ける場合、
作業者は適用装置からのマスタクロックの周波数を設定
スイッチ8に設定する。
サの動作を説明する。まず本イメージセンサを例えばフ
ァクシミリ装置等の適用装置に対して取り付ける場合、
作業者は適用装置からのマスタクロックの周波数を設定
スイッチ8に設定する。
【0017】分周率制御部9では、設定スイッチ8の状
態に基づき、PLL回路6内のプログラマブル分周器1
1の分周率を設定する。具体的には、タイミング信号発
生回路2で転送クロックφ1,φ2およびリセット信号
のそれぞれの生成のためにタイミングを取ることが可能
となる動作クロックPLL−CLK の周波数(予め固
定的に設定されている)をXHzとし、設定スイッチ8
で設定されたマスタクロックCLKの周波数をYHzと
すると、プログラマブル分周回路11の分周数nは[X
/Y]とされる。従って分周率は、 1/n=1/X/Y=Y/X となり、分周率制御部9はプログラマブル分周回路11
がこの分周率で動作するよう切換信号を発する。
態に基づき、PLL回路6内のプログラマブル分周器1
1の分周率を設定する。具体的には、タイミング信号発
生回路2で転送クロックφ1,φ2およびリセット信号
のそれぞれの生成のためにタイミングを取ることが可能
となる動作クロックPLL−CLK の周波数(予め固
定的に設定されている)をXHzとし、設定スイッチ8
で設定されたマスタクロックCLKの周波数をYHzと
すると、プログラマブル分周回路11の分周数nは[X
/Y]とされる。従って分周率は、 1/n=1/X/Y=Y/X となり、分周率制御部9はプログラマブル分周回路11
がこの分周率で動作するよう切換信号を発する。
【0018】PLL回路6では、マスタクロックCLK
と動作クロックPLL−CLK を上記した分周率で分
周した信号との位相差に基づいてVCO12の発振周波
数の制御がなされ、マスタクロックCLKと動作クロッ
クPLL−CLK を上記した分周率で分周した信号と
の位相差が無くなったとき、すなわち動作クロックPL
L−CLK の周波数がマスタクロックCLKの周波数
のn倍となったときにVCO12の発振周波数がロック
される。ここで[n=X/Y]であるから、ロック状態
となったのちのVCO12の発振周波数Zは、 Z=Y×X/Y=X となり、マスタクロックCLKの周波数Yに拘らず一定
値(X)である。
と動作クロックPLL−CLK を上記した分周率で分
周した信号との位相差に基づいてVCO12の発振周波
数の制御がなされ、マスタクロックCLKと動作クロッ
クPLL−CLK を上記した分周率で分周した信号と
の位相差が無くなったとき、すなわち動作クロックPL
L−CLK の周波数がマスタクロックCLKの周波数
のn倍となったときにVCO12の発振周波数がロック
される。ここで[n=X/Y]であるから、ロック状態
となったのちのVCO12の発振周波数Zは、 Z=Y×X/Y=X となり、マスタクロックCLKの周波数Yに拘らず一定
値(X)である。
【0019】かくして動作クロックPLL−CLK は
、マスタクロックCLKの周波数によらずに、図3に示
すようにマスタクロックCLKに同期し、かつマスタク
ロックCLKの周波数のn倍(図3では8倍)の所定周
波数を有する信号となる。タイミング信号発生回路2で
は、この動作クロックPLL−CLK からであれば転
送クロックφ1,φ2およびリセット信号のタイミング
は図3からも分かるように容易かつ適確に捉えることが
できる。動作クロックPLL−CLK はマスタクロッ
クCLKの周波数によらずに常に一定であるから、タイ
ミング信号発生回路2はマスタクロックCLKとしてど
のような周波数が供給されようとも転送クロックφ1,
φ2およびリセット信号を容易かつ適確に生成すること
ができる。
、マスタクロックCLKの周波数によらずに、図3に示
すようにマスタクロックCLKに同期し、かつマスタク
ロックCLKの周波数のn倍(図3では8倍)の所定周
波数を有する信号となる。タイミング信号発生回路2で
は、この動作クロックPLL−CLK からであれば転
送クロックφ1,φ2およびリセット信号のタイミング
は図3からも分かるように容易かつ適確に捉えることが
できる。動作クロックPLL−CLK はマスタクロッ
クCLKの周波数によらずに常に一定であるから、タイ
ミング信号発生回路2はマスタクロックCLKとしてど
のような周波数が供給されようとも転送クロックφ1,
φ2およびリセット信号を容易かつ適確に生成すること
ができる。
【0020】なお、本発明は上記実施例に限定されるも
のではない。例えば上記実施例では、マスタクロックC
LKの周波数は設定スイッチ8で手動的に設定するもの
としているが、例えば周波数検出回路を設ければ、この
検出結果に基づいてプログラマブル分周器11の分周率
を全自動で設定することができる。また上記実施例では
、VCO12の出力を分周する分周率を可変しているが
、マスタクロックCLKを分周するためのプログラマブ
ル分周器を設け、このプログラマブル分周器の分周率を
可変するようにしても良い。このほか、本発明の要旨を
逸脱しない範囲で種々の変形実施が可能である。
のではない。例えば上記実施例では、マスタクロックC
LKの周波数は設定スイッチ8で手動的に設定するもの
としているが、例えば周波数検出回路を設ければ、この
検出結果に基づいてプログラマブル分周器11の分周率
を全自動で設定することができる。また上記実施例では
、VCO12の出力を分周する分周率を可変しているが
、マスタクロックCLKを分周するためのプログラマブ
ル分周器を設け、このプログラマブル分周器の分周率を
可変するようにしても良い。このほか、本発明の要旨を
逸脱しない範囲で種々の変形実施が可能である。
【0021】
【発明の効果】本発明によれば、入射光像に応じた電気
信号を発生する例えばCCDセンサなどの光電センサと
、この光電センサからの前記電気信号の取り出しを行う
駆動手段と、マスタクロックに同期した所定周波数の動
作クロックを生成するものであり、前記マスタクロック
と前記動作クロックとの周波数比率を変えることが可能
な位相同期ループと、例えば入力手段より入力された前
記マスタクロックの周波数に応じ、前記位相同期ループ
の周波数比率を前記動作クロックが前記所定周波数とな
る値に設定する位相同期ループ制御手段とを備え、前記
位相同期ループで生成された前記動作クロックに基づい
て前記駆動手段が前記電気信号の取り出しを行うのに必
要な所定のタイミング信号を生成するようにしたので、
設計変更することなくさまざまな周波数のマスタクロッ
クに対応することができ、汎用性の高いイメージセンサ
となる。
信号を発生する例えばCCDセンサなどの光電センサと
、この光電センサからの前記電気信号の取り出しを行う
駆動手段と、マスタクロックに同期した所定周波数の動
作クロックを生成するものであり、前記マスタクロック
と前記動作クロックとの周波数比率を変えることが可能
な位相同期ループと、例えば入力手段より入力された前
記マスタクロックの周波数に応じ、前記位相同期ループ
の周波数比率を前記動作クロックが前記所定周波数とな
る値に設定する位相同期ループ制御手段とを備え、前記
位相同期ループで生成された前記動作クロックに基づい
て前記駆動手段が前記電気信号の取り出しを行うのに必
要な所定のタイミング信号を生成するようにしたので、
設計変更することなくさまざまな周波数のマスタクロッ
クに対応することができ、汎用性の高いイメージセンサ
となる。
【図1】 本発明の一実施例に係るイメージセンサの
構成を示すブロック図。
構成を示すブロック図。
【図2】 図1中のPLL回路6の具体的構成を示す
ブロック図。
ブロック図。
【図3】 図1中の各部の信号波形を示す図。
【図4】 従来技術を説明する図。
【図5】 従来技術を説明する図。
1…センサ部、2…タイミング信号発生回路、3…駆動
回路、6…位相同期ループ(PLL回路)、8…設定ス
イッチ、9…分周率制御部、10…位相比較器、11…
プログラマブル分周器、12…電圧制御発振器(VCO
)、13…ループフィルタ。
回路、6…位相同期ループ(PLL回路)、8…設定ス
イッチ、9…分周率制御部、10…位相比較器、11…
プログラマブル分周器、12…電圧制御発振器(VCO
)、13…ループフィルタ。
Claims (2)
- 【請求項1】 外部から与えられるマスタクロックに
同期して動作するイメージセンサにおいて、入射光像に
応じた電気信号を発生する光電センサと、この光電セン
サからの前記電気信号の取り出しを行う駆動手段と、前
記マスタクロックに同期した所定周波数の動作クロック
を生成するものであり、前記マスタクロックと前記動作
クロックとの周波数比率を変えることが可能な位相同期
ループと、前記マスタクロックの周波数に応じ、前記位
相同期ループの前記周波数比率を前記動作クロックが前
記所定周波数となる値に設定する位相同期ループ制御手
段と、前記位相同期ループで生成された前記動作クロッ
クに基づいて前記駆動手段が前記電気信号の取り出しを
行うのに必要な所定のタイミング信号を生成するタイミ
ング信号生成手段とを具備してなることを特徴とするイ
メージセンサ。 - 【請求項2】 位相同期ループは、与えられる制御信
号に応じた周波数の信号を動作クロックとして発生する
可変発振器と、この可変発振器で発生された前記動作ク
ロックを所定の分周率で分周するプログラマブル分周器
と、このプログラマブル分周器の出力とマスタクロック
との位相を比較して位相差を示す位相差信号を出力する
位相比較器と、この位相比較器から出力された位相差信
号を少なくとも平滑化して前記可変発振器に前記制御信
号として与えるループフィルタとを有して構成されてお
り、位相同期ループ制御手段は、前記マスタクロックの
周波数を手動的に入力させるための入力手段を有し、こ
の入力手段で設定された前記マスタクロックの周波数に
基づいて前記プログラマブル分周器の分周率を設定する
ことにより前記マスタクロックと前記動作クロックとの
周波数比率を制御することを特徴とする請求項1記載の
イメージセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003442A JPH04242386A (ja) | 1991-01-16 | 1991-01-16 | イメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3003442A JPH04242386A (ja) | 1991-01-16 | 1991-01-16 | イメージセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04242386A true JPH04242386A (ja) | 1992-08-31 |
Family
ID=11557467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3003442A Pending JPH04242386A (ja) | 1991-01-16 | 1991-01-16 | イメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04242386A (ja) |
-
1991
- 1991-01-16 JP JP3003442A patent/JPH04242386A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4780759A (en) | Sampling clock generation circuit of video signal | |
JP3810408B2 (ja) | クロック生成回路 | |
US4849714A (en) | Signal generating apparatus | |
JP3615734B2 (ja) | 基準クロック信号に周波数同期されたクロック信号を生成する回路装置 | |
WO1997004327A1 (fr) | Dispositif pour tester un semiconducteur couple avec une horloge externe | |
KR100256838B1 (ko) | Pll 회로와 pll 회로용 노이즈 감소 방법 | |
JPH04242386A (ja) | イメージセンサ | |
JPH1013395A (ja) | 位相同期回路 | |
US5867545A (en) | Phase-locked loop circuit | |
JP3109550B2 (ja) | 位相同期発振器 | |
JP3047254B2 (ja) | レーザーダイオード・コントローラ装置 | |
JPH06276089A (ja) | Pll回路 | |
JPH1188156A (ja) | クロック生成用pll回路 | |
KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
JPH11154940A (ja) | クロック発生回路 | |
KR970005112Y1 (ko) | 위상동기장치 | |
KR200142415Y1 (ko) | 전하결합소자 카메라의 동기장치 | |
JPH03119881A (ja) | クロック発生回路 | |
JP2979811B2 (ja) | クロック出力回路 | |
JPH11298754A (ja) | 水平画面位置調整回路 | |
KR0122867Y1 (ko) | 단일 클럭 발생회로 | |
JPH1155115A (ja) | 外部同期クロック発生装置 | |
JPH1022827A (ja) | アナログ/ディジタル変換装置 | |
JPH0531967B2 (ja) | ||
JPH0126596B2 (ja) |