JPS60146352A - マイクロプロセツサシステム - Google Patents
マイクロプロセツサシステムInfo
- Publication number
- JPS60146352A JPS60146352A JP59001632A JP163284A JPS60146352A JP S60146352 A JPS60146352 A JP S60146352A JP 59001632 A JP59001632 A JP 59001632A JP 163284 A JP163284 A JP 163284A JP S60146352 A JPS60146352 A JP S60146352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- address
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロセッサシステムに関する。
マイクロプロセッサを使ってその外部回路を制御する場
合１個々のインターフェース信号を他の信号と独立にオ
ン／オフしたいことが多い。一方。
合１個々のインターフェース信号を他の信号と独立にオ
ン／オフしたいことが多い。一方。
マイクロプロセ、すはデータバスで冗められたピット数
のデータを一度に出力するため、１個の出；− カボートの谷ビットにインタフェース信号を割り ・当
てると、変化させたい目的のビット以外も同時に変化し
てしまうという欠点がある・ 従来この欠点を補う７ｔめに、プログラム上で谷ビット
の状態を記憶しておき出力時に不要ピットが変化しない
ように指定する方法や、インターフェース１Ｂ号毎に出
力ポートを設置する方法がとられた。前者の場合、プロ
グラムが複雑化し、後者の場合、出力ポートの構成が複
雑化するという欠点があった。
のデータを一度に出力するため、１個の出；− カボートの谷ビットにインタフェース信号を割り ・当
てると、変化させたい目的のビット以外も同時に変化し
てしまうという欠点がある・ 従来この欠点を補う７ｔめに、プログラム上で谷ビット
の状態を記憶しておき出力時に不要ピットが変化しない
ように指定する方法や、インターフェース１Ｂ号毎に出
力ポートを設置する方法がとられた。前者の場合、プロ
グラムが複雑化し、後者の場合、出力ポートの構成が複
雑化するという欠点があった。
本発明は従来り欠点を解消するために、簡易な回路によ
りプログラム作成上り負担をなくすマイクロプロセッサ
システム全提供することにある。
りプログラム作成上り負担をなくすマイクロプロセッサ
システム全提供することにある。
本発明のマイクロプロセッサシステムは、マイクロプロ
セッサがデータバスを介してプログラムメモリ、データ
メモリ、出力ポートのいずれかにアクセスする時はアド
レスバスでアドレスを指定し、アドレスデコーダがそれ
ぞれの選択信号のいずれかをオン状態にし前記データバ
ス経由でデータの転送を可能としたマイクロプロセッサ
システムにおいて、前記データメモリと同一アドレスに
前記出力ポートのアドレスを割〕当てることを特徴とす
るものでおる。
セッサがデータバスを介してプログラムメモリ、データ
メモリ、出力ポートのいずれかにアクセスする時はアド
レスバスでアドレスを指定し、アドレスデコーダがそれ
ぞれの選択信号のいずれかをオン状態にし前記データバ
ス経由でデータの転送を可能としたマイクロプロセッサ
システムにおいて、前記データメモリと同一アドレスに
前記出力ポートのアドレスを割〕当てることを特徴とす
るものでおる。
不発明の実施例を第１図により説明する。
マイクロプロ七、すｌのデータバス１１にはプログラム
メモリ２．データメモリ３．出力ポート５が接続されて
いる。マイクロプロセッサ１が上記のいずれかにアクセ
スする時は、アドレスバス１０でアドレスを指定する。
メモリ２．データメモリ３．出力ポート５が接続されて
いる。マイクロプロセッサ１が上記のいずれかにアクセ
スする時は、アドレスバス１０でアドレスを指定する。
アドレスデコーダ４は各選択１ｇ号１２，１３．１４の
いずれかをオン状態にしデータバスＩＬ径由てデータの
転送が可能になる。６は外部回路である。
いずれかをオン状態にしデータバスＩＬ径由てデータの
転送が可能になる。６は外部回路である。
第２図は不実施例のアドレスデコーダ４の動作全示すア
ドレスマツプである。マイクロプロセッサ１の実行手順
１ｔＨピ述したプログラムエリア１００（第１図のプロ
グラムメモリ２と対応する）、演算の途中結果を格納す
るデータエリア１０１（第１図のデータメモリ３と対応
する）及び出力ポートエリア１０２からなる。出力ポー
トエリア１０２はデータエリア１０１とエリアを共有し
ており。
ドレスマツプである。マイクロプロセッサ１の実行手順
１ｔＨピ述したプログラムエリア１００（第１図のプロ
グラムメモリ２と対応する）、演算の途中結果を格納す
るデータエリア１０１（第１図のデータメモリ３と対応
する）及び出力ポートエリア１０２からなる。出力ポー
トエリア１０２はデータエリア１０１とエリアを共有し
ており。
マイクロプロ七、すｌから出力ボートエリア１０２ヘデ
ータを出力すると同時にデータエリア１０１上の同一ア
ドレスへも書き込まれる。またマイクロプロセッサ１が
出力ポートエリア１０２のデータを読もうとすると代り
にデータメモリ１０１中状態を読み取るためには何らか
の伺加回路が必要であったが、不発明ではメモリ上のデ
ータにアクセスするように読与書きすることができる。
ータを出力すると同時にデータエリア１０１上の同一ア
ドレスへも書き込まれる。またマイクロプロセッサ１が
出力ポートエリア１０２のデータを読もうとすると代り
にデータメモリ１０１中状態を読み取るためには何らか
の伺加回路が必要であったが、不発明ではメモリ上のデ
ータにアクセスするように読与書きすることができる。
こうしてプログラム上で出力の状態を記憶することなく
単純な論理演算によって目的のビットのみを更新するこ
とが実現できる。
単純な論理演算によって目的のビットのみを更新するこ
とが実現できる。
第１図は不発明の実施例を示す構成図、第２図は第１図
における動作を示すアドレスマツプである。 １・・・・・マイクロプロ七、す、２・・・・・・プロ
グラムメモリ、３・・・・・・データメモリ、４・・・
・・・アドレスデコーダ、５・・・・・・出力ポート、
６・・・・・・外部回路、１０・・・・・・アドレスバ
ス、１１・・・・・・データバス、１２．１３．１４・
・・・・・選択信号、１００・・・・・・プログラムエ
リア、１０１・・・・・・データエリア、１０２・・・
・・・出力ポートエリア。 筋 ２ ワ
における動作を示すアドレスマツプである。 １・・・・・マイクロプロ七、す、２・・・・・・プロ
グラムメモリ、３・・・・・・データメモリ、４・・・
・・・アドレスデコーダ、５・・・・・・出力ポート、
６・・・・・・外部回路、１０・・・・・・アドレスバ
ス、１１・・・・・・データバス、１２．１３．１４・
・・・・・選択信号、１００・・・・・・プログラムエ
リア、１０１・・・・・・データエリア、１０２・・・
・・・出力ポートエリア。 筋 ２ ワ
Claims (1)
- マイクロプロセッサがデータバスを弁じてプログラムメ
モリ、データメモリ、出力ポートのいずれかにアクセス
する時はアドレスバスでアドレスを指定し、アドレスデ
コーダがそれぞれの選択１阿号のいずれかをオン状態に
し前記データバス経由でデータの転送を可能としたマイ
クロプロセッサシステムにおいて、前記データメモリと
同一アドレスに前記出力ポートのアドレスを割り当てる
ことヲ特徴とするマイクロプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001632A JPS60146352A (ja) | 1984-01-09 | 1984-01-09 | マイクロプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001632A JPS60146352A (ja) | 1984-01-09 | 1984-01-09 | マイクロプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60146352A true JPS60146352A (ja) | 1985-08-02 |
Family
ID=11506902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59001632A Pending JPS60146352A (ja) | 1984-01-09 | 1984-01-09 | マイクロプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02268355A (ja) * | 1989-04-10 | 1990-11-02 | Fujitsu Ltd | 制御信号の出力方式 |
-
1984
- 1984-01-09 JP JP59001632A patent/JPS60146352A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02268355A (ja) * | 1989-04-10 | 1990-11-02 | Fujitsu Ltd | 制御信号の出力方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719426B2 (ja) | デイスク制御装置 | |
| JPS60146352A (ja) | マイクロプロセツサシステム | |
| JPH024936B2 (ja) | ||
| JP2595992B2 (ja) | 電子楽器 | |
| JPS59116866A (ja) | 計算機システムの記憶装置 | |
| JPS6232832B2 (ja) | ||
| JPS6112579B2 (ja) | ||
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JPH0514290B2 (ja) | ||
| JPS6182253A (ja) | メモリ−バンク切換方式 | |
| JPS593776B2 (ja) | マルチマイクロプロセツサ・システムにおける交信方法 | |
| JPH01266651A (ja) | 半導体メモリ装置 | |
| JPH08161119A (ja) | デバイスアクセス制御装置 | |
| JPS6215645A (ja) | 中央処理装置 | |
| JPH06282456A (ja) | 疑似動作装置 | |
| JPS6027043A (ja) | メモリ拡張方法 | |
| JPS644220B2 (ja) | ||
| JPS6326744A (ja) | マイクロプロセツサにおけるメモリバンク切り換え回路 | |
| JPH0310977B2 (ja) | ||
| JPH04333953A (ja) | バンクメモリ制御方式 | |
| JPH04312134A (ja) | 情報処理装置 | |
| JPH04305885A (ja) | メモリのアクセス制御装置 | |
| JPS5938861A (ja) | メモリアクセス方式 | |
| JPH05165731A (ja) | 二重化記憶装置 | |
| JPH0460259B2 (ja) |