JPS60141128A - 電源オフを自動制御する方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はタイマ部により予定した被ｉ１ｉ制御装置の電
源オフ時刻を制御側装置のプログラムを読出して７１に
情報と比較し、所定の場合予定オフ時刻を延長できる被
制御装置の電源オフを自動制御する方式に関する。

（２）従来技術と問題点 中型乃至大型電子計算機と呼はれる消費電力の比較的大
きな装置の電源オン、オフを自動制御することにより可
及的に無人化する試めが進んでいる。従来の手段で最も
節弔なものは、電気式または機械式タイマにより、予定
時刻にオン・オフをさ・ｌることである。そのスケジュ
ールはタイマの障害先住を考えて、早めにオンし、遅く
オフするようにしているから、消費電力が無駄になり易
い。

また被制御側の電子計算機が遠隔地と通信しつつ制御さ
れる場合、制御側の処理が遅れたことにより、遠隔地の
電子計算機に影響が及んでいるときは、予定時刻におい
て強制的に電源メツとなり、以後の制御・処理が不可能
となる欠点かあった。

その改善策は第１図に示すようになっていた。

第１Ｎ６４被制御装置の電源制御部を示し、伝送線（１
）からの情報は命令処理部（２）に印加される。この情
報は図示しない制御例の情報処理装置がジョブ終了のと
きプログラムを読出して送出するもので被制御装置の？
ｈ電源部刻しオフを指令するものである。命令処理部（
２）は電源をオフする指令を（ａ号線Ｓ１により電源制
御回路（４）のオフ制御端子に信号を印加し７図示しな
い大型装置の電源をオフさゼる。またタイマ部（３）は
予め保守者が設定するもので、電源制御回路（４）のオ
ン　オフ動作を制御するだめの出力を発する。そのため
電源のオンは信号線Ｓ、！により予定時刻に行われ、オ
フについては制御側ジョブの終了によりプログラム最終
番地に格納されている命令で実行される。なおタイマ部
（３）は制御側のオフ命令が何らかの理由で命令処理部
（２）から正常に送出できないとき、システム動作時刻
の余裕を見込んだ予定時刻に信号線Ｓ３により」フさせ
るよ・）にして、電源動作に「保護機能」をりえている
。この場合制御側ジョブの終了が遅くなったり、タイマ
部（３）のオフ時刻設定をミスしたときは、ジョブ実行
中に電源を切断Ｊることが起ごっノと。

（３）発明の目的 本発明の目的は前述の欠点を改善し、比較的大型な被制
御装置の電源をオフするとき、装置の被制御状況を監視
して、タイマ部により予定した電源オフ時刻を延長でき
る被制御装置の電源オフを制御する方式を提供すること
にある。

（４）発明の構成 前述の目的を達成するための本発明の構成は、制御側装
置からの電源オフ信号が印加されるＩ’ｌｌ定部と、設
定時刻の可変できるタイマ部とを設り、該゛１′す足部
にはタイマ部出力による現在時刻と被制御装置の電源オ
フ設定時刻とを比較して差を出力する第１比較部と、予
め設定した所定微小時間と第１比較部出力とを比較する
第２比較部と、制御装置側のプｒ−１グラム動作の正常
を示す信号と前記電源オフ指示信号と第２比較部出力と
を論理演算する論理演算回路と、現在時刻と予め設定し
た所定延長時間信号とを加算する加算回路とを具備し、
前記論理演算回路出力のあったとき加算回路出力を前記
タイマ部に印加しタイマ部のオフ時刻を延長することで
ある。

（５）発明の実施例 以下図面に示す本発明の一実施例を、第１図と同様に制
御側装置と離隔した所に在る被制御ａ１１装置を示すブ
ロック図として説明する。第２図は第１図と対応して示
す本発明のブロック構成図で、第３図は第２図中の判定
部についてその詳細を示す図である。なお第２図におい
て第１図と同一符号は同様のものを示す。

タイマ部（５）はタイマ部（３）と同様のものであり、
なお電源部をオフさせる出力を得る時刻について外部か
ら電気信号を与えることにより設定可能のものである。

そして判定部（６）を有することが本発明の特徴の一つ
であって、タイマ部（５）と判定部（６）との間に複数
の信号制御線（７，８，９，１０）を必要とする。信号
制御線のうち二重線（７，８゜９）は時刻信号を伝送可
能のものとし、単一線（１０）はタイマに対する信号印
加線とする。図示しない制御側装置からの伝送線（１）
は、第１図と同様に制御側情報処理装置がジョブ終−ｒ
のとき、電源オフを指令する信号を伝送する。また伝送
線（１１）は制御側において情報処理動作が進行中であ
るかどうかを信号として伝送する。例えば順調に進行中
のとき一定間隔の信号を伝送し、異常となったときはそ
れを伝送しない。命令処理部（２）は伝送線＋１．１か
らの信号により通常動作のときは電源オフを１１示する
信号を電源制御回路（４）へ送出し、被制御装置の電源
をオフさせる。若し予め設定した時刻に電源オフとさせ
ないときは、伝送線（１］）の（６号と１＆述する判定
部（６）出力とにより、タイーン部（５）の設定時刻を
変更させる。そして伝送線ｔ１．ｌからはジョブ終了の
信号が設定時刻に到来しないため、電源制御回路（４）
はオフされない。このとき信号制御線のうち＋７１　（
８＋により、現在の時刻と電源オフ設定時刻がそれぞれ
タイマ部（５）から判定部（６）に伝送され、判定部（
６）からは信号制御線（１０）によりオフ時刻史新許可
信号が伝送されると、信号制御線（（υにより更新した
オフ時刻がタイマ部（５）に伝送されて、タイマ部（５
）の設定時刻を変更Ｊる。

次に判定部（６）について説明する。判定部（６）の構
成は第３図に示すようになっていて、 （１３）は第１比較部で、タイマ部（５）からの出力と
して制御線（７）から（Ａた現在時刻と、同じ（タイマ
部（５）から制御線（８）により得た電源オフのＬ　ｆ
ｆｌ’時刻との差をめるもの、 （１４）は第２比較部で、第１比較部（１３）の出力（
１３Ｐ　）と微小時間設定回路（１７）で予め設定した
所定微小時間（１７Ｐ）とを比較するもの、（Ｉ５）は
論理演算回路で、下記３つの信号の論理演算を行う。即
ちその第１信号は伝送線（１１）の信号について命令処
理部（２）が判断した出力信号線（３１）の信号で、制
御側装置の情報処理動作が圧密であるとき例えば一定間
隔でｌ”が発生され−ご維持され、界雷となったとき璽
）”となる。第２信号は電源オフ設定時刻の到来したこ
とを伝送線（１）の信号について命令処理部（２）が判
断した出力伝送線（２Ｉ）の信号を位相反転したもので
ある。

論理演算回路の端子において通當は”　ｌ”となりてい
るが、設定時刻において“′Ｏ”となる。第３（Ａυし
、１第２比較部（Ｉ４）の出力信３−＋ごある。

これら第１〜第３信号が総て１”のとき論理演算１回１
洛（１５）の出力は］”となり、タイマ部（５）にス＝
ＪＬタイマ部設定時刻史新詰可信すとして出力″１”の
信号を印加する。

第３図において（１６）は信号加算回路で、現在時刻信
号を伝送線（８）から得て、それと社長時間信号発生回
路（１８）で予め設定して発生さゼた所定の延ｊ１１４
間信号（１８Ｐ　）とを加算する。

いま電源オフの所定時刻が近づいたとき、第３図の第１
比較部（１３）は現在時刻との時間差へＴを判断する。

そしてこの時間差信号Δ′Ｆは第２比較部（１４）にお
いて、微小時間設定回路（１７）の出力（１７Ｐ　）と
比較される。即らタイマ部（５）において予め設定され
た被制御部の電源オフ時刻に極めて接近した時刻に近づ
いているがどうかを調べる。その結果（１７Ｐ）の出力
例えば３分以内の時間になっているとして、論理／ｉｉ
ｊ’！１回路（１５）に対し第２比較部（Ｉ４）の出力
（１４Ｐ）を“１”としたとき、論理演算回路（１５）
にお＋する他入力（２１）（３Ｉ）と’ｔＭＷ、を行う
。その結果電源オフ設定時刻に近づいていること、制御
側装置の情報処理動作が正電に継続中であること、制御
側装置から電源オフ命令が送出されてないこと、の３条
件を満足したとき、論理演算回路（１５）は接続線（１
０）に対しタイマ部設定時刻の更新許可信号を出力する
。

一方、延長時間信号発生回路（１８）において発生され
た所定の延長時間例えば３０分という信号は、信号加算
回路（１Ｇ）において、現在時刻に加算され、新しい設
定時刻が接続線（９）を介してタイマ部（５）へ印加さ
れる。したがって第２図のタイマ部（５）において接続
線（１０）を介して電源オフ時刻更新許司信号の存在す
るときに、タイマ部（５）のオフ時刻を新たに設定する
。

被制御装置はｌ１ｌｆ報処理装置とは限らず、この発明
は遠隔制御される装置であれば他にも適用される。

（６）発明の効果 このようにして本発明によると、制御例装置の情報処理
動作が実行中のときは、被制御装置のタイマ部が従前の
電源オフの設定時刻４．′″、ｊトづいた場合に、タイ
マ部の設定時刻を所定（ｉ？ｔたり延長できるので、制
御・処理を異常中Ｗ［さ−ｌることがない。

【図面の簡単な説明】

第１図は従来の被制御装置におりる電源オフを自動制御
する方式の説明図、 第２図は本発明の一実施例の構成を示すブロック１、＆
Ｉ、 第３図は第２図中の判定部につい′ζそのｉＹ−細を示
す図である。 ＋１．１　（ＩＩ）　（２１）　（３１）　−−伝送線
（２）−命令処理部 ＋３１　（５１−一タイマ部 ｆ／Ｉ）−電源制御回路 （６）−判定部 ＋７１　＋８１　（９１００）、−信号制御線（１３）
−−第１比較部 （Ｉ４）　第２比較部 （１５）−論理演算回路 （Ｊ６）−信号加算回路 （Ｉ８）　延長時間発生回路 特許出願人　富士通株式会社 代理人　弁理士　鈴木栄祐 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 制御側装置からの電源オフ信号が印加される判定部と、
   設定時刻の可変できるタイマ部とを設け、該判定部には
   タイマ部出力による現在時刻と被制御装置の電源オフ設
   定時刻とを比較して差を出力する第１比較部と、予め設
   定した所定微小時間と第１比較部出力とを比較する第２
   比較部と、制御側装置のプログラム動作の正常を示す信
   号と前記電源オフ指示信号と第２比較部出力とを論理演
   算する論理演算回路と、現在時刻と予め設定した所定延
   長時間信号とを加算する加算回路とを具備し、前記論理
   演算回路出力のあったとき加算回路出力を前記タイマ部
   に印加しタイマ部のオフ時刻を延長することを特徴とす
   る被制御装置について電源オフを自動制御する方式。