JPS60138959A - イメ−ジセンサ - Google Patents
イメ−ジセンサInfo
- Publication number
- JPS60138959A JPS60138959A JP58246375A JP24637583A JPS60138959A JP S60138959 A JPS60138959 A JP S60138959A JP 58246375 A JP58246375 A JP 58246375A JP 24637583 A JP24637583 A JP 24637583A JP S60138959 A JPS60138959 A JP S60138959A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- photoelectric conversion
- image sensor
- wiring pattern
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 13
- 238000007667 floating Methods 0.000 claims description 4
- 238000003491 array Methods 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 8
- 238000009825 accumulation Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 102220037530 rs9827878 Human genes 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/095—Devices sensitive to infrared, visible or ultraviolet radiation comprising amorphous semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分好］
この発明は、光電変換素子アレイを用いて原稿等の画像
面上の画像を電気信号として読取るイメ′−′ｔ″′ｇ
″″０１６・、、、。
面上の画像を電気信号として読取るイメ′−′ｔ″′ｇ
″″０１６・、、、。
［発明の技術的背景とその問題点］
この種のイメージセンサは、基本的に第１図に示すよう
に構成されている。すなわち、Ｄ１〜Ｄ１１はフォトダ
イオードあるいは非晶質また多結晶質膜等からなる電荷
蓄積型の光電変換素子であり、通常、−列に配列されて
いる。これらの光電変換素子［）１〜［）ｎは画像面か
らの入射光量（フォトン数）に対応した電荷を発生して
容ｉｉ、ｃｉ〜Ｃ１１（電極間容量、接合容量、配線浮
遊容量等）に蓄積するもので、その各一端は電源Ｅに接
続され、各他端はＭＯＳ−ＦＥＴのようなスイッチング
素子８１〜３ｎにそれぞれ接続されている。スイッチン
グ素子８１〜ＳｎはシフトレジスタＳＲにより順次駆動
され、容！ＩＣ１〜Ｃｎに蓄積されている電荷信号を読
出す。すなわち、スイッチング素子８１〜３ｎが順次オ
ン状態となり、１ラインの読取りが終了した後再びオン
状態となるまでの時間、光電変換素子Ｄ１〜［）ｎの発
生電荷を容ＩＣ１〜Ｃｎに蓄積し、その蓄積電荷をスイ
ッチング素子８１〜３ｎのうちの対応するスイッチング
素子が再度オン状態になった時に読出すのである。そし
て、この読出し電荷が検出回路ＤＥＴを介して読み取り
出力として取出される。
に構成されている。すなわち、Ｄ１〜Ｄ１１はフォトダ
イオードあるいは非晶質また多結晶質膜等からなる電荷
蓄積型の光電変換素子であり、通常、−列に配列されて
いる。これらの光電変換素子［）１〜［）ｎは画像面か
らの入射光量（フォトン数）に対応した電荷を発生して
容ｉｉ、ｃｉ〜Ｃ１１（電極間容量、接合容量、配線浮
遊容量等）に蓄積するもので、その各一端は電源Ｅに接
続され、各他端はＭＯＳ−ＦＥＴのようなスイッチング
素子８１〜３ｎにそれぞれ接続されている。スイッチン
グ素子８１〜ＳｎはシフトレジスタＳＲにより順次駆動
され、容！ＩＣ１〜Ｃｎに蓄積されている電荷信号を読
出す。すなわち、スイッチング素子８１〜３ｎが順次オ
ン状態となり、１ラインの読取りが終了した後再びオン
状態となるまでの時間、光電変換素子Ｄ１〜［）ｎの発
生電荷を容ＩＣ１〜Ｃｎに蓄積し、その蓄積電荷をスイ
ッチング素子８１〜３ｎのうちの対応するスイッチング
素子が再度オン状態になった時に読出すのである。そし
て、この読出し電荷が検出回路ＤＥＴを介して読み取り
出力として取出される。
ところで、このようなイメージセンサにおいては一般に
、スイッチング素子８１〜３ｎを含む信号読出し回路が
ＭＯＳ−ＬＣのようなモノリシック集積回路により構成
される。この場合、光電変換、素子Ｄ１〜ＤＯと集積回
路とは基板上に形成された配線パターンにより接続され
るが、集積口路の実装上これらの配線パターンは配線長
が均一とならｆ、各々のパターンの持つ浮遊容量も不均
二となる。
、スイッチング素子８１〜３ｎを含む信号読出し回路が
ＭＯＳ−ＬＣのようなモノリシック集積回路により構成
される。この場合、光電変換、素子Ｄ１〜ＤＯと集積回
路とは基板上に形成された配線パターンにより接続され
るが、集積口路の実装上これらの配線パターンは配線長
が均一とならｆ、各々のパターンの持つ浮遊容量も不均
二となる。
ここで、上記配線パターンの浮遊容量は第１−における
信号型々を蓄積するための容量Ｃ１，〜。
信号型々を蓄積するための容量Ｃ１，〜。
Ｏｎの一部となるので、浮遊容量が不均一であもとこれ
らの容量０１〜Ｃ１１も不均一となる。従：→て、各光
電変換素子Ｄ１〜Ｄｎからの信号電荷・め読出し出力も
不均一と゛なってしまい、画像読取１う感度のむらが発
生するという問題があった。・、・この発明の目的は、
光電変換素子と償号読出：、′シ回路の集積回路とを接
続する配線パターンΦ浮−容量の均一化を図り、感度む
らの少ない画像読１敵り出力が得られるようにしたイメ
ージセンサをｉ供することにある。
らの容量０１〜Ｃ１１も不均一となる。従：→て、各光
電変換素子Ｄ１〜Ｄｎからの信号電荷・め読出し出力も
不均一と゛なってしまい、画像読取１う感度のむらが発
生するという問題があった。・、・この発明の目的は、
光電変換素子と償号読出：、′シ回路の集積回路とを接
続する配線パターンΦ浮−容量の均一化を図り、感度む
らの少ない画像読１敵り出力が得られるようにしたイメ
ージセンサをｉ供することにある。
［発明の概要コ
この発明は、読取るべき画像面からの入射光を電気信号
に変換する複数個の光電変換素子と信号読出し回路を構
成する複数個の集積回路とを接続する配線長の不均一な
配線パターンの線幅を、配線長の長いものほど細くする
ことによって、各々の配線パターンの浮遊容量をほぼ等
しくしたことを特徴としている。
に変換する複数個の光電変換素子と信号読出し回路を構
成する複数個の集積回路とを接続する配線長の不均一な
配線パターンの線幅を、配線長の長いものほど細くする
ことによって、各々の配線パターンの浮遊容量をほぼ等
しくしたことを特徴としている。
また、集積回路上の配線パターンとの接続端子の浮遊容
量が問題となる場合には、これらの接続端子の面積を配
線長の長い配線パターンに接続されるものほど小さくす
ることによって、配線パターンとそれに接続される接続
端子の浮遊容量の和をほぼ等しくすることを特徴とする
。
量が問題となる場合には、これらの接続端子の面積を配
線長の長い配線パターンに接続されるものほど小さくす
ることによって、配線パターンとそれに接続される接続
端子の浮遊容量の和をほぼ等しくすることを特徴とする
。
［発明の効果］
この発明によれば、配線パターンの浮遊容量ないしはこ
の浮遊容」に集積回路上の接続端子の浮遊容量を加味し
た容量を均一にすることができるので、各光電変換素子
からの信号電荷を蓄積する容量も均一化されることにな
る。従って、画像読取り感度のむらを少なくすることが
でき、濃痩むらのない高品質の画像を再現することが可
能となる。
の浮遊容」に集積回路上の接続端子の浮遊容量を加味し
た容量を均一にすることができるので、各光電変換素子
からの信号電荷を蓄積する容量も均一化されることにな
る。従って、画像読取り感度のむらを少なくすることが
でき、濃痩むらのない高品質の画像を再現することが可
能となる。
［発明の実施例Ｊ
第２図はこの発明の一実施例のイメージセンサの回路構
成図である。
成図である。
図において、光電変換素子Ｄ１〜［）ｎの各一端は駆動
電？１！Ｅに接続され、各他端は前置増幅器Ａ１〜Ａ１
１に接続されている。前置増幅”器Ａ１〜Δ１１はこの
例では高入力インピーダンス、低出力インピーダンスの
差動増幅器であり、その非反転入力端に光電変換素子Ｄ
１〜［）ｎの出力信号が入力され、また反転入力端は出
力端と直結されている。また前置増幅器Ａ１−八〇の非
反転入力端とアース間には、リセットスイッチ８１１〜
ｓ１ｎがそれぞれ接続されている。
電？１！Ｅに接続され、各他端は前置増幅器Ａ１〜Ａ１
１に接続されている。前置増幅”器Ａ１〜Δ１１はこの
例では高入力インピーダンス、低出力インピーダンスの
差動増幅器であり、その非反転入力端に光電変換素子Ｄ
１〜［）ｎの出力信号が入力され、また反転入力端は出
力端と直結されている。また前置増幅器Ａ１−八〇の非
反転入力端とアース間には、リセットスイッチ８１１〜
ｓ１ｎがそれぞれ接続されている。
前置増幅器Ａ１〜Ａｎの出力端は、信号読出し用スイッ
チング素子８２１〜５２１１に接続されている。
チング素子８２１〜５２１１に接続されている。
リセットスイッチ８１１〜５１１１およびスイッチング
’１４子Ｓ２１〜Ｓ２ｎｉ、ｔ、シフトレジスタ５Ｒ（
ｓＲｌ。
’１４子Ｓ２１〜Ｓ２ｎｉ、ｔ、シフトレジスタ５Ｒ（
ｓＲｌ。
ＳＲ１′〜５ＲＩｌｌ、５ＲＩｌｌ−）によッテ駆動さ
れる。なお、８８１〜８８ｍはｎ／ｍ段（７）シフｈＬ
／レジスタあり、ＳＲＩ−〜ＳＲｍ−は１段のシフトレ
ジスタである。スイッチング素子８２１〜５２１１は共
通出力線ＬＯに７接続され、共通出力線［０は出り抵抗
ＲＯを介して接地されるとともに、出力端子ＯＵＴに接
続されている。
れる。なお、８８１〜８８ｍはｎ／ｍ段（７）シフｈＬ
／レジスタあり、ＳＲＩ−〜ＳＲｍ−は１段のシフトレ
ジスタである。スイッチング素子８２１〜５２１１は共
通出力線ＬＯに７接続され、共通出力線［０は出り抵抗
ＲＯを介して接地されるとともに、出力端子ＯＵＴに接
続されている。
また、この実施例においては前置増幅器Ａ１〜Ａ１１．
リセットスッチＳ１１〜３１ｎ、信号読出し用スイッチ
ング素子８２１〜３２ｎは＋１／ｌＩＩずつまとめられ
て、対応するシフトレジスタＳＲ１゜ＳＲ１′〜５ＲＩ
１．５ＲＩｌ′とともにｍ１１ｍの集積−回路上に形成
されている。
リセットスッチＳ１１〜３１ｎ、信号読出し用スイッチ
ング素子８２１〜３２ｎは＋１／ｌＩＩずつまとめられ
て、対応するシフトレジスタＳＲ１゜ＳＲ１′〜５ＲＩ
１．５ＲＩｌ′とともにｍ１１ｍの集積−回路上に形成
されている。
上記構成において、光電変換素子Ｄ１〜［）＋＋は入射
光量に応じた光電流を発生し、これらが容量Ｃ１１〜Ｃ
１１１およびＣ２１〜２ｏに信号電荷として一定時間蓄
積される。容量Ｃ１１〜ｃ１！１およびＣ２１〜Ｃ２１
１に蓄積された信号電荷により発生する電圧は、前置増
幅器Ａ１〜Ａｎで増幅される。一方、シフｔ・レジスタ
ＳＲＩ〜５ＲＩ１１は１ラインの読取り毎にＳＲＩの初
段にデータ゛１パを入力され、これを転送りロックφｃ
ｋにより転送することによってスイッチング素子８２１
〜３２ｎを順次駆動し、またリセッ］・スイ・ツヂ３１
１〜Ｓ１ｎをスイッチング素子８２１〜５２１１より１
クロック分位相をずらせて順次駆動する。これによって
、前置増幅器Ａ１〜Ａｌｌからの出力信号はスイッチン
グ素子３２１〜３２ｎを介して順次読出され、共通出力
線１ｏを介して出力端子０ｔＪＴに画像読取り出力とし
て導かれる。
光量に応じた光電流を発生し、これらが容量Ｃ１１〜Ｃ
１１１およびＣ２１〜２ｏに信号電荷として一定時間蓄
積される。容量Ｃ１１〜ｃ１！１およびＣ２１〜Ｃ２１
１に蓄積された信号電荷により発生する電圧は、前置増
幅器Ａ１〜Ａｎで増幅される。一方、シフｔ・レジスタ
ＳＲＩ〜５ＲＩ１１は１ラインの読取り毎にＳＲＩの初
段にデータ゛１パを入力され、これを転送りロックφｃ
ｋにより転送することによってスイッチング素子８２１
〜３２ｎを順次駆動し、またリセッ］・スイ・ツヂ３１
１〜Ｓ１ｎをスイッチング素子８２１〜５２１１より１
クロック分位相をずらせて順次駆動する。これによって
、前置増幅器Ａ１〜Ａｌｌからの出力信号はスイッチン
グ素子３２１〜３２ｎを介して順次読出され、共通出力
線１ｏを介して出力端子０ｔＪＴに画像読取り出力とし
て導かれる。
この読出し後、容量Ｃ１１〜Ｃ１ｎおよび０２１〜Ｃ２
ｎに残存した電荷はリセットスイッチ８１．１〜Ｓ１ｎ
を介して放電され、次の信号電荷Ｍ積および読出しに備
えられる。− ここで、容量Ｃ１１〜Ｃ１１１は光電変換素子Ｄ１〜［
）ｎの電極間容量であり、また容量０２１〜Ｃ２１１は
配線パターンの持つ浮遊容量である。これらのうち電極
間容量０１１〜Ｃ１１１は一般的に一定であるが、浮遊
容量Ｃ２１・〜Ｃ２１１は配線長の違いから一般的にに
発生する電圧を■１は、光電変換素子Ｄ１〜［）ｎで発
生する光電流をＮ、信号電荷蓄積特開をＴｓｔ、容量Ｃ
１１〜Ｃ１ｎをＣＩｉ、容量Ｃ２１〜Ｃ２１１をＣ２ｉ
で現わすと、 Ｖｉ＝Ｉｉ・Ｔｓｔ／（Ｃ１ｉ＋Ｃ２１）（但し、１−
１〜ｎ） で与屍られる。従って配線浮遊容量Ｃ２１〜Ｃ２１１（
Ｃ２ｉ）が不均一であれば、同じ入射光量に対してＶ：
が異なることになり、画像読取りの感度む、らの原因と
なる。そこでこの発明では、次のようにしてｉパターン
の浮遊容量Ｃ２′１〜Ｃ２１；の均一）化を図っている
。
ｎに残存した電荷はリセットスイッチ８１．１〜Ｓ１ｎ
を介して放電され、次の信号電荷Ｍ積および読出しに備
えられる。− ここで、容量Ｃ１１〜Ｃ１１１は光電変換素子Ｄ１〜［
）ｎの電極間容量であり、また容量０２１〜Ｃ２１１は
配線パターンの持つ浮遊容量である。これらのうち電極
間容量０１１〜Ｃ１１１は一般的に一定であるが、浮遊
容量Ｃ２１・〜Ｃ２１１は配線長の違いから一般的にに
発生する電圧を■１は、光電変換素子Ｄ１〜［）ｎで発
生する光電流をＮ、信号電荷蓄積特開をＴｓｔ、容量Ｃ
１１〜Ｃ１ｎをＣＩｉ、容量Ｃ２１〜Ｃ２１１をＣ２ｉ
で現わすと、 Ｖｉ＝Ｉｉ・Ｔｓｔ／（Ｃ１ｉ＋Ｃ２１）（但し、１−
１〜ｎ） で与屍られる。従って配線浮遊容量Ｃ２１〜Ｃ２１１（
Ｃ２ｉ）が不均一であれば、同じ入射光量に対してＶ：
が異なることになり、画像読取りの感度む、らの原因と
なる。そこでこの発明では、次のようにしてｉパターン
の浮遊容量Ｃ２′１〜Ｃ２１；の均一）化を図っている
。
−第３図（ａ）（ｂ）は第２図の回路構成を持つ１１イ
ッー、や７．、。、５゜え４゜。よ１す平面図およびＡ
−Ａ断面図である。但し、第３−図（ａ）は最上部に設
けられる保護キャップを外′１した状態、を示している
。
ッー、や７．、。、５゜え４゜。よ１す平面図およびＡ
−Ａ断面図である。但し、第３−図（ａ）は最上部に設
けられる保護キャップを外′１した状態、を示している
。
′１３ｉおい工、１、え、、ヵ５２よに、よ１表面にグ
ーーズ層が形成されたセラミック基板でた複数個の下部
電極２が形成され、またこれらの下部電極２の配列方向
に対し左右に振分けられて下部電極２の各々と接続され
た引出し電極としての配線パターン３が形成され、さら
に後述する集積回路チップを搭載するためのダイポンデ
ィングパッド４が形成されている。下部電極２は第２図
における光電変換素子Ｄ１〜［）ｎの一方の電極となる
ものであり、例えば基板１上にＣｒを蒸着しフォＩ・リ
ソグラフィ技術を用いて所望の形状に加工することによ
って形成される。また、配線パターン３およびダイポン
ディングパッド４も下部電極２と同様に形成されるが、
配線パターン３上の下部電極２の近傍を除く部分および
ダイポンディングパッド４には、ぞれぞれ集積回路チッ
プとの接続のためのワイヤボンデングおよび集積回路チ
ップのダイボンディングを容易とする目的で（、ｒ躾の
上にＡｕ躾またはＡｕ／Ｃｕ等からなるボンディング用
金属躾が積層される。
ーーズ層が形成されたセラミック基板でた複数個の下部
電極２が形成され、またこれらの下部電極２の配列方向
に対し左右に振分けられて下部電極２の各々と接続され
た引出し電極としての配線パターン３が形成され、さら
に後述する集積回路チップを搭載するためのダイポンデ
ィングパッド４が形成されている。下部電極２は第２図
における光電変換素子Ｄ１〜［）ｎの一方の電極となる
ものであり、例えば基板１上にＣｒを蒸着しフォＩ・リ
ソグラフィ技術を用いて所望の形状に加工することによ
って形成される。また、配線パターン３およびダイポン
ディングパッド４も下部電極２と同様に形成されるが、
配線パターン３上の下部電極２の近傍を除く部分および
ダイポンディングパッド４には、ぞれぞれ集積回路チッ
プとの接続のためのワイヤボンデングおよび集積回路チ
ップのダイボンディングを容易とする目的で（、ｒ躾の
上にＡｕ躾またはＡｕ／Ｃｕ等からなるボンディング用
金属躾が積層される。
下部電極２およびその近傍の配線パターン３上を覆うよ
うに、例えばプラズマＣＶＤ法等により形成されたアモ
ルファス３ｉからなる帯状の光電変換膜５が設けられ、
さらにこの・光電変換膜５の上に例えばＩＴＯ膜をスパ
ッタ法またはスプレー法により形成してなる透光性電極
６が設けられている。透光性電極６は第２図における光
電変換素子Ｄ１〜［）ｎと電ａｌＦとを接続する共通電
極に相当するもので、この透光性電極６上の配線パター
ン３と光電変換１１１５とが接触する部分に対応する位
置に、例えばＴｉ蒸着膜からなる遮光性導電膜７が形成
されている。この遮光性導電膜７は下部電極２上の光電
変換膜３にのみ光を入射させるためのものであり、同時
に透光性電極６の導電率を改善する役割を果たすもので
ある。
うに、例えばプラズマＣＶＤ法等により形成されたアモ
ルファス３ｉからなる帯状の光電変換膜５が設けられ、
さらにこの・光電変換膜５の上に例えばＩＴＯ膜をスパ
ッタ法またはスプレー法により形成してなる透光性電極
６が設けられている。透光性電極６は第２図における光
電変換素子Ｄ１〜［）ｎと電ａｌＦとを接続する共通電
極に相当するもので、この透光性電極６上の配線パター
ン３と光電変換１１１５とが接触する部分に対応する位
置に、例えばＴｉ蒸着膜からなる遮光性導電膜７が形成
されている。この遮光性導電膜７は下部電極２上の光電
変換膜３にのみ光を入射させるためのものであり、同時
に透光性電極６の導電率を改善する役割を果たすもので
ある。
−力、ダイポンディングパッド４上に集積口２１１８が
搭載され、この各集積回路８上の接続端子９と前記配線
パターン３の端部に設けられたワイヤポンディングパッ
ドとがワイヤ１０により接続されている。集積回路８は
第２図における光電変換素子Ｄ１〜［）ｎからの信号を
読出す信号読出し回路を構成するりセッＩ〜スイッヂ３
１１〜３１１１．前置増幅器Ａ１〜Ａｌｌ、信号読出し
用スイッチング素子８２１〜Ｓ２ｎおよびシフトレジス
タＳＲＩ〜ＳＲｍ等を複数個ずつ組込んだものである。
搭載され、この各集積回路８上の接続端子９と前記配線
パターン３の端部に設けられたワイヤポンディングパッ
ドとがワイヤ１０により接続されている。集積回路８は
第２図における光電変換素子Ｄ１〜［）ｎからの信号を
読出す信号読出し回路を構成するりセッＩ〜スイッヂ３
１１〜３１１１．前置増幅器Ａ１〜Ａｌｌ、信号読出し
用スイッチング素子８２１〜Ｓ２ｎおよびシフトレジス
タＳＲＩ〜ＳＲｍ等を複数個ずつ組込んだものである。
そして、集積回路８を除く基板１のほぼ全表面を覆うよ
うに、例えばＳｉ３Ｎ＋をスパッタ法等により被着して
なる透光性絶縁膜１１が設けられている。この透光性絶
縁膜１１上には、下部電極２上の光電変換膜５に光を入
射させるためのスリット１３を有するＴｉ、Ｏｒ等の蒸
着膜からなる遮光性導電膜１２が形成されている。
うに、例えばＳｉ３Ｎ＋をスパッタ法等により被着して
なる透光性絶縁膜１１が設けられている。この透光性絶
縁膜１１上には、下部電極２上の光電変換膜５に光を入
射させるためのスリット１３を有するＴｉ、Ｏｒ等の蒸
着膜からなる遮光性導電膜１２が形成されている。
以上の各要素が実装された基板１上に、！え←遮光性の
樹脂成型品からなるスペーサ１４を介して透明ガラス板
からなる保護キャップ１５が設置ノられている。スペー
サ１４と基板１上のパターンどの接着およびスペーサ１
４ど保護キャップ１：５との接着のための接着剤１６と
しては熱硬死別ｉあるいは紫外線硬化樹脂等が用いられ
るが、基轡１が透光性であれば基板１を介して紫外線を
照ｉできるので、紫外線硬化樹脂を用いれば短時間Ｔ１
ｈ１つｈｎ執Ｌ−１−ス出館勾任小咄ぼｔ棟６Ｉ−一拉
蓋…定を行なうことが可能である。保護キャップ１５の
裏面には光電変換部に対向する領域に光透過窓１８を有
する遮光性導電［１１７が被着されている。
樹脂成型品からなるスペーサ１４を介して透明ガラス板
からなる保護キャップ１５が設置ノられている。スペー
サ１４と基板１上のパターンどの接着およびスペーサ１
４ど保護キャップ１：５との接着のための接着剤１６と
しては熱硬死別ｉあるいは紫外線硬化樹脂等が用いられ
るが、基轡１が透光性であれば基板１を介して紫外線を
照ｉできるので、紫外線硬化樹脂を用いれば短時間Ｔ１
ｈ１つｈｎ執Ｌ−１−ス出館勾任小咄ぼｔ棟６Ｉ−一拉
蓋…定を行なうことが可能である。保護キャップ１５の
裏面には光電変換部に対向する領域に光透過窓１８を有
する遮光性導電［１１７が被着されている。
この遮光性導電膜１７としては、例えば金属蒸着膜が用
いられる。その場合、光透過窓１８の形成にはマスク蒸
着法を用いてもよいし、また通常のフォトリソグラフィ
ー技術を用いてもよい。また、遮光性導電１Ｍ１１７と
して粘着性金属箔のテープを用いれば、より工程を簡単
にできる。さらに、スペーサ１４と保護キャップ１５を
別々の材料で形成ゼずに、樹脂材料を用いて両者を一体
成型してもよく、このようにすればさらに工程を簡単化
することができる。遮光性導電膜１７を図示のようにア
ース電位あるいは電８１Ｅの電位に接続すれば、外部か
らの誘導ノイズを防ぐことができるので、一般に高イン
ピーダンス状態にあるイメージセンサの低ノイズ化に有
効である。
いられる。その場合、光透過窓１８の形成にはマスク蒸
着法を用いてもよいし、また通常のフォトリソグラフィ
ー技術を用いてもよい。また、遮光性導電１Ｍ１１７と
して粘着性金属箔のテープを用いれば、より工程を簡単
にできる。さらに、スペーサ１４と保護キャップ１５を
別々の材料で形成ゼずに、樹脂材料を用いて両者を一体
成型してもよく、このようにすればさらに工程を簡単化
することができる。遮光性導電膜１７を図示のようにア
ース電位あるいは電８１Ｅの電位に接続すれば、外部か
らの誘導ノイズを防ぐことができるので、一般に高イン
ピーダンス状態にあるイメージセンサの低ノイズ化に有
効である。
上記のような実装構造を持つイメージセンサにおいて、
配線パターン３は第４図に示すように配拍！小距１．％
Ｉぐｋｒ’ｌｌ工Ｕ蛤−ｇ蜘）π４出今翻ｔ−と−によ
り、その浮遊容量が均一化されている。すなわち、配線
パターン３の浮遊容量はこの例では主に、第５図（ａ）
（ｂ）に示すように配線パターン３の上方に透光性絶縁
膜１１を介して存在している遮光性導電膜１２との間の
容量Ｃ２ｉからなる。この容量Ｃ２ｉは光電変換素子Ｄ
１の電極間容量（下部電極２と透光性電極６との間の容
量）Ｃ１ｉに対して電源Ｅを介して並列に入るものであ
るから、これらが不均一であると信号電荷の蓄積容量が
不均一になることになり、画像読取り感度のむらの要因
となるので好ましくない。ここで、配線パターン３の浮
遊容量Ｃ２１は第０次近似としては配線パターン３の面
■＾Ｓと、配線パターン３ど遮光性導電膜１２どの距Ｍ
（透明絶縁膜１１の厚み）ｄおよび電極間誘電体として
働く透光性絶縁膜１１の誘電率εで決まり、はぼ Ｃ２１＝ε・Ｓ／ｄ で与えられる。従って、Ｓが一定となるように配線パタ
ーン３のうち配線長の長いパターンは線幅を細く、配線
長の短いパターンは線幅を太くすることにより、浮遊容
量Ｃ２ｉを一定にすることができる。このような線幅の
種々異なる配線パターンは、フォトリソグラフィー等の
方法により容易に作成することが可能である。なお、第
５図（ａ）（ｂ）に示すように実際には遮光性導電膜７
と遮光性導電膜１２との・容１ｃ３ｉも存在するが、遮
光性導電膜１２を接地電位にしておけばこの容量Ｃ３１
は電ｗＥに対して並列に入るので、配線パターン３の浮
・遊客量には関係しない。
配線パターン３は第４図に示すように配拍！小距１．％
Ｉぐｋｒ’ｌｌ工Ｕ蛤−ｇ蜘）π４出今翻ｔ−と−によ
り、その浮遊容量が均一化されている。すなわち、配線
パターン３の浮遊容量はこの例では主に、第５図（ａ）
（ｂ）に示すように配線パターン３の上方に透光性絶縁
膜１１を介して存在している遮光性導電膜１２との間の
容量Ｃ２ｉからなる。この容量Ｃ２ｉは光電変換素子Ｄ
１の電極間容量（下部電極２と透光性電極６との間の容
量）Ｃ１ｉに対して電源Ｅを介して並列に入るものであ
るから、これらが不均一であると信号電荷の蓄積容量が
不均一になることになり、画像読取り感度のむらの要因
となるので好ましくない。ここで、配線パターン３の浮
遊容量Ｃ２１は第０次近似としては配線パターン３の面
■＾Ｓと、配線パターン３ど遮光性導電膜１２どの距Ｍ
（透明絶縁膜１１の厚み）ｄおよび電極間誘電体として
働く透光性絶縁膜１１の誘電率εで決まり、はぼ Ｃ２１＝ε・Ｓ／ｄ で与えられる。従って、Ｓが一定となるように配線パタ
ーン３のうち配線長の長いパターンは線幅を細く、配線
長の短いパターンは線幅を太くすることにより、浮遊容
量Ｃ２ｉを一定にすることができる。このような線幅の
種々異なる配線パターンは、フォトリソグラフィー等の
方法により容易に作成することが可能である。なお、第
５図（ａ）（ｂ）に示すように実際には遮光性導電膜７
と遮光性導電膜１２との・容１ｃ３ｉも存在するが、遮
光性導電膜１２を接地電位にしておけばこの容量Ｃ３１
は電ｗＥに対して並列に入るので、配線パターン３の浮
・遊客量には関係しない。
第６図はこの発明の他の実施例を示すもので、第３図に
おける透光性絶縁１１１１１および遮光性導電膜１２を
除去し、それに代えて基板１上に導電膜２１を形成し、
この導電膜２１上に絶縁層２２を形成したものである。
おける透光性絶縁１１１１１および遮光性導電膜１２を
除去し、それに代えて基板１上に導電膜２１を形成し、
この導電膜２１上に絶縁層２２を形成したものである。
そして、この絶縁層２２上に第３図と同様に下部電極２
．配線パターン３ダイポンデイングパツド４が形成され
、さらに光電変換膜５．透光性電極６および遮光性導電
Ｍ７が順次形成され、また集積回路８が搭載されている
。この場合、配線パターン３の浮遊容［１Ｃ２ｉは主に
配線パターン３と絶縁層２２を介して対向した基板１上
の導電膜２１との間の容量となるが、前述と同様に配線
パターン３の線幅を配線長の長いパターンはど細くする
ことにより、これらの浮遊容量を均一化することができ
る。
．配線パターン３ダイポンデイングパツド４が形成され
、さらに光電変換膜５．透光性電極６および遮光性導電
Ｍ７が順次形成され、また集積回路８が搭載されている
。この場合、配線パターン３の浮遊容［１Ｃ２ｉは主に
配線パターン３と絶縁層２２を介して対向した基板１上
の導電膜２１との間の容量となるが、前述と同様に配線
パターン３の線幅を配線長の長いパターンはど細くする
ことにより、これらの浮遊容量を均一化することができ
る。
以上説明したように、この発明によれば光電変換素子と
信号読出し回路を構成する集積回路とを接続する長さの
不均一な配線パターンを、配線長。
信号読出し回路を構成する集積回路とを接続する長さの
不均一な配線パターンを、配線長。
が長いパターンはど線幅を細くすることによって１：そ
の浮遊容量を均一化することができるので、各：：光電
変換素子毎の画像読取り感度を均一にするこ１とが可能
となり、感度むらのない＾品質な読取り１：ＩＢｈｈ＜
ｔｉ’ｌｈａ・１ なお、この発明は上記実施例に限定されるもの：１：。
の浮遊容量を均一化することができるので、各：：光電
変換素子毎の画像読取り感度を均一にするこ１とが可能
となり、感度むらのない＾品質な読取り１：ＩＢｈｈ＜
ｔｉ’ｌｈａ・１ なお、この発明は上記実施例に限定されるもの：１：。
ではなく、その要旨番逸脱しない範囲で種々変形、実施
が可能である。例えば実施例では配線パターインの浮遊
容量として、配線パターンと光入射側に、：ある遮光性
導？ｉｌｌどの間の容量、あるいは配線バ：二１：１ ターンと基板側にある導電膜との間の容量を例示、：、
１１ したが、これらは−例であって、積々の実装構造在する
場合でも、この発明を同様に適用することができる。
が可能である。例えば実施例では配線パターインの浮遊
容量として、配線パターンと光入射側に、：ある遮光性
導？ｉｌｌどの間の容量、あるいは配線バ：二１：１ ターンと基板側にある導電膜との間の容量を例示、：、
１１ したが、これらは−例であって、積々の実装構造在する
場合でも、この発明を同様に適用することができる。
また、集積回路の接続端子の浮遊容量が無視できないよ
うな場合には、これらの接続端子の面積を配線長の長い
配線パターンに接続されるものほど小さ≦することによ
って、配線パターンとそれに接続される接続端子の浮遊
容量の和が均一となるようにすればよい。
うな場合には、これらの接続端子の面積を配線長の長い
配線パターンに接続されるものほど小さ≦することによ
って、配線パターンとそれに接続される接続端子の浮遊
容量の和が均一となるようにすればよい。
さらに、実施例では配線パターン（引出し電極）が下部
電極の配列方向の左右に振分けて配置されたイメージセ
ンサについて説明したが、下部電極の配列方向の片側に
のみ配線パターンが形成されたイメージセンサにもこの
発明を適用できることは勿論である。
電極の配列方向の左右に振分けて配置されたイメージセ
ンサについて説明したが、下部電極の配列方向の片側に
のみ配線パターンが形成されたイメージセンサにもこの
発明を適用できることは勿論である。
第１図は電荷蓄積形イメージセンサの基本構成を示す図
、第２図はこの発明の一実施例のイメージセンサの回路
構成図、第３図（ａ）（ｂ）はその実装構造を示す平面
図およびＡ−Ａ断面図、第１に１詳細に示す平面図、第
５図（ａ）（ｂ）は同実施例における配線パターンの浮
遊容量の均一化作用を説明するための要部拡大断面図お
よび等価回路図、第６図（ａ）（ｂ）はこの発明の他の
実施例のイメージセンサの実装構造を示す平面図および
Ａ−Ａ断面図である。 Ｄ１〜Ｏｎ・・・光電変換素子、０１１〜Ｃ１ｎ・・・
電極間容量、Ｃ２１〜Ｃ２ｎ・・・浮遊容量、８１１〜
３１ｎ・・・リセットスイツヂ、８２１〜３２ｎ・・・
信号読出し用スイッチング素子、Ａ１〜八〇・・・前置
増幅器、ＳＲＩ〜ＳＲｍ、ＳＲ１′〜ＳＲｍ−・・・シ
フトレジスタ、１・・・基板、２・・・下部電極、３・
・・配線パターン、４・・・ダイポンディングパッド、
５・・・光電変換膜、６・・・透光性電極、７・・・遮
光性導ＮＩ！、８・・・集積回路、９・・・接続端子、
１１・・・透光性絶縁膜、１２・・・遮光性専制Ｌ２１
−・・導電膜、２２・・・絶縁層。 出願人代理人弁理士鈴江武彦
、第２図はこの発明の一実施例のイメージセンサの回路
構成図、第３図（ａ）（ｂ）はその実装構造を示す平面
図およびＡ−Ａ断面図、第１に１詳細に示す平面図、第
５図（ａ）（ｂ）は同実施例における配線パターンの浮
遊容量の均一化作用を説明するための要部拡大断面図お
よび等価回路図、第６図（ａ）（ｂ）はこの発明の他の
実施例のイメージセンサの実装構造を示す平面図および
Ａ−Ａ断面図である。 Ｄ１〜Ｏｎ・・・光電変換素子、０１１〜Ｃ１ｎ・・・
電極間容量、Ｃ２１〜Ｃ２ｎ・・・浮遊容量、８１１〜
３１ｎ・・・リセットスイツヂ、８２１〜３２ｎ・・・
信号読出し用スイッチング素子、Ａ１〜八〇・・・前置
増幅器、ＳＲＩ〜ＳＲｍ、ＳＲ１′〜ＳＲｍ−・・・シ
フトレジスタ、１・・・基板、２・・・下部電極、３・
・・配線パターン、４・・・ダイポンディングパッド、
５・・・光電変換膜、６・・・透光性電極、７・・・遮
光性導ＮＩ！、８・・・集積回路、９・・・接続端子、
１１・・・透光性絶縁膜、１２・・・遮光性専制Ｌ２１
−・・導電膜、２２・・・絶縁層。 出願人代理人弁理士鈴江武彦
Claims (6)
- （１）基板上に配列形成され、読取る。べき画像面から
の入射光を電気信号に変換する複数個の光電変換素子と
、これらの光電変換素子からの信号を順次読出す信号読
出し回路とを有し、前記信号読出し回路が複数個の集積
回路で構成され、これらの集積回路と前記光電変換素子
とが、前記基板上１に形成された配線長の不均一な配線
パターンによ１り接続されたイメージセンサにおいて、
前記配線パターンの線幅を配線長が長いパターンはど細
くすることによって、各々の配線パターンの浮遊容１石
をほぼ等しくしたことを特徴とするイメージヤンサ。、
： - （２）光電変換素子は読取るべき画像面からの入１・・
１ 射光量に応じた電荷を蓄積するものであることを特徴と
する特許請求の範囲第１項記載のイメージセンサ。 - （３）信号読出し回路は光電変換素子からの信号をそれ
ぞれ増幅する複数個の前置増幅器と、これらの前置増幅
器の出力信号を順次選択する選択手段とが所定数個ずつ
まとめられて同一の集積回路上に形成されたものである
ことを特徴とする特許請求の範囲第１項記載のイメージ
センサ。 - （４）基板′上に配列形成され、読取るべき画像面から
の入射光を電気信号に変換する複数個の光電変換素子と
、これらの光電変換素子からの信号を順次読出す信号読
出し回路とを有し、前記信号読出し回路が複数個の集積
回路で構成され、これらの集積回路と前記光電変換素子
とが、前記基板上に形成された配線長の不均一な配線パ
ターンにより接続されたイメージセンサにおいて、前記
配線パターンの線幅を配線長が長いパターンはど細くす
るとともに、前記集積回路上の前記配線パターンとの接
続端子の面積を配線長の長い配線パターンに接続される
ものほど小さくすることによって、各々の配線パターン
の浮遊容量とそれらに接続される接続端子の浮遊容量と
の和をほぼ等しくしたことを特徴とするイメージセンサ
。 - （５）光電変換素子は読取るべき画−面からの入射光量
に応じた電荷を蓄積するものであることを特徴とする特
許請求の範囲第４］１記載のイメージセンサ。 - （６）信号読出し回路は光電変換素子からの信号をそれ
ぞれ増幅する複−数個の前置増幅器とンこれらの前置増
幅器の出力信号を順次選択する選択手段とが所定数個ず
つまとめられて同一の集積回路上に形成されたものであ
ることを特徴とする特許請求の範囲第４項記載のイメー
ジセンサ。。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246375A JPS60138959A (ja) | 1983-12-27 | 1983-12-27 | イメ−ジセンサ |
| US06/681,657 US4617471A (en) | 1983-12-27 | 1984-12-14 | Image sensing device |
| DE8484308897T DE3473532D1 (en) | 1983-12-27 | 1984-12-19 | Image sensing device |
| EP84308897A EP0148620B1 (en) | 1983-12-27 | 1984-12-19 | Image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246375A JPS60138959A (ja) | 1983-12-27 | 1983-12-27 | イメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60138959A true JPS60138959A (ja) | 1985-07-23 |
| JPH0525185B2 JPH0525185B2 (ja) | 1993-04-12 |
Family
ID=17147605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58246375A Granted JPS60138959A (ja) | 1983-12-27 | 1983-12-27 | イメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60138959A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617767A (ja) * | 1984-06-22 | 1986-01-14 | Fuji Xerox Co Ltd | 原稿読取装置 |
| JPS6229162A (ja) * | 1985-07-29 | 1987-02-07 | Toshiba Corp | イメ−ジセンサ |
| JPH0750743A (ja) * | 1993-12-28 | 1995-02-21 | Fuji Xerox Co Ltd | 原稿読取装置 |
-
1983
- 1983-12-27 JP JP58246375A patent/JPS60138959A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617767A (ja) * | 1984-06-22 | 1986-01-14 | Fuji Xerox Co Ltd | 原稿読取装置 |
| JPH0519859B2 (ja) * | 1984-06-22 | 1993-03-17 | Fuji Xerox Co Ltd | |
| JPS6229162A (ja) * | 1985-07-29 | 1987-02-07 | Toshiba Corp | イメ−ジセンサ |
| JPH0750743A (ja) * | 1993-12-28 | 1995-02-21 | Fuji Xerox Co Ltd | 原稿読取装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0525185B2 (ja) | 1993-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617471A (en) | Image sensing device | |
| JPH03231560A (ja) | 光電変換装置 | |
| EP0294833B1 (en) | Contact photoelectric conversion device | |
| JPS6115626B2 (ja) | ||
| JPS6156912B2 (ja) | ||
| NL194140C (nl) | Halfgeleiderinrichting met matrixbedradingssectie en foto-elektrische omzetfunctie. | |
| JPS60138959A (ja) | イメ−ジセンサ | |
| JPS60178663A (ja) | 大形イメ−ジセンサ | |
| JPH0590557A (ja) | 光電変換装置及び情報処理装置 | |
| JPS61263156A (ja) | イメ−ジセンサ | |
| JPS60138958A (ja) | イメ−ジセンサ | |
| FR2794287A1 (fr) | Detecteur a semi-conducteur pour la detection de rayonnements ionisants | |
| JPS60207370A (ja) | イメ−ジセンサ | |
| JPS61136261A (ja) | イメ−ジセンサ | |
| JPS6091759A (ja) | 読取り装置 | |
| JP3018669B2 (ja) | 半導体センサ | |
| JPS6069968A (ja) | イメ−ジセンサ | |
| JPH0328871B2 (ja) | ||
| JPH02132860A (ja) | 密着型イメージセンサ | |
| JPS60183784A (ja) | 配線装置 | |
| JPH0521780A (ja) | 固体撮像素子 | |
| JPH0731082B2 (ja) | アレイ赤外検出器 | |
| JPH06233053A (ja) | ラインイメージセンサ | |
| JPS60254656A (ja) | イメ−ジセンサ | |
| JPS6051274B2 (ja) | イメ−ジセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |