JPH0525185B2 - - Google Patents
Info
- Publication number
- JPH0525185B2 JPH0525185B2 JP58246375A JP24637583A JPH0525185B2 JP H0525185 B2 JPH0525185 B2 JP H0525185B2 JP 58246375 A JP58246375 A JP 58246375A JP 24637583 A JP24637583 A JP 24637583A JP H0525185 B2 JPH0525185 B2 JP H0525185B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- wiring pattern
- image sensor
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 21
- 230000035945 sensitivity Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/095—Devices sensitive to infrared, visible or ultraviolet radiation comprising amorphous semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、光電変換素子アレイを用いて原稿
等の画像面上の画像を電気信号として読取るイメ
ージセンサに関する。
等の画像面上の画像を電気信号として読取るイメ
ージセンサに関する。
［発明の技術的背景とその問題点］
この種のイメージセンサは、基本的に第１図に
示すように構成されている。すなわち、Ｄ１〜
Dnはフオトダイオードあるいは非晶質または多
結晶質膜等からなる電荷蓄積型の光電変換素子で
あり、通常、一列に配列されている。これらの光
電変換素子Ｄ１〜Dnは画像面からの入射光量
（フオトン数）に対応した電荷を発生して容量Ｃ
１〜Cn（電極間容量、接合容量、配線浮遊容量
等）に蓄積するもので、その各一端は電源Ｅに接
続され、各他端はMOS−FETのようなスイツチ
ング素子Ｓ１〜Snにそれぞれ接続されている。
スイツチング素子Ｓ１〜SnはシフトレジスタSR
により順次駆動され、容量Ｃ１〜Cnに蓄積され
ている電荷信号を読出す。すなわち、スイツチン
グ素子Ｓ１〜Snが順次オン状態となり、１ライ
ンの読取りが終了した後再びオン状態となるまで
の時間、光電変換素子Ｄ１〜Dnの発生電荷を容
量Ｃ１〜Cnに蓄積し、その蓄積電荷をスイツチ
ング素子Ｓ１〜Snのうちの対応するスイツチン
グ素子が再度オン状態になつた時に読出すのであ
る。そして、この読出し電荷が検出回路DETを
介して読み取り出力として取出される。
示すように構成されている。すなわち、Ｄ１〜
Dnはフオトダイオードあるいは非晶質または多
結晶質膜等からなる電荷蓄積型の光電変換素子で
あり、通常、一列に配列されている。これらの光
電変換素子Ｄ１〜Dnは画像面からの入射光量
（フオトン数）に対応した電荷を発生して容量Ｃ
１〜Cn（電極間容量、接合容量、配線浮遊容量
等）に蓄積するもので、その各一端は電源Ｅに接
続され、各他端はMOS−FETのようなスイツチ
ング素子Ｓ１〜Snにそれぞれ接続されている。
スイツチング素子Ｓ１〜SnはシフトレジスタSR
により順次駆動され、容量Ｃ１〜Cnに蓄積され
ている電荷信号を読出す。すなわち、スイツチン
グ素子Ｓ１〜Snが順次オン状態となり、１ライ
ンの読取りが終了した後再びオン状態となるまで
の時間、光電変換素子Ｄ１〜Dnの発生電荷を容
量Ｃ１〜Cnに蓄積し、その蓄積電荷をスイツチ
ング素子Ｓ１〜Snのうちの対応するスイツチン
グ素子が再度オン状態になつた時に読出すのであ
る。そして、この読出し電荷が検出回路DETを
介して読み取り出力として取出される。
ところで、このようなイメージセンサにおいて
は一般に、スイツチング素子Ｓ１〜Snを含む信
号読出し回路がMOS−ICのようなモノリシツク
集積回路により構成される。この場合、光電変換
素子Ｄ１〜Dnと集積回路とは基板上に形成され
た配線パターンにより接続されるが、集積回路の
実装上これらの配線パターンは配線長が均一とな
らず、各々のパターンの持つ浮遊容量も不均一と
なる。
は一般に、スイツチング素子Ｓ１〜Snを含む信
号読出し回路がMOS−ICのようなモノリシツク
集積回路により構成される。この場合、光電変換
素子Ｄ１〜Dnと集積回路とは基板上に形成され
た配線パターンにより接続されるが、集積回路の
実装上これらの配線パターンは配線長が均一とな
らず、各々のパターンの持つ浮遊容量も不均一と
なる。
ここで、上記配線パターンの浮遊容量は第１図
における信号電荷を蓄積するための容量Ｃ１〜
Cnの一部となるので、浮遊容量が不均一である
とこれらの容量Ｃ１〜Cnも不均一となる。従つ
て、各光電変換素子Ｄ１〜Dnからの信号電荷の
読出し出力も不均一となつてしまい、画像読取り
感度のむらが発生するという問題があつた。
における信号電荷を蓄積するための容量Ｃ１〜
Cnの一部となるので、浮遊容量が不均一である
とこれらの容量Ｃ１〜Cnも不均一となる。従つ
て、各光電変換素子Ｄ１〜Dnからの信号電荷の
読出し出力も不均一となつてしまい、画像読取り
感度のむらが発生するという問題があつた。
［発明の目的］
この発明の目的は、光電変換素子と信号読出し
回路の集積回路とを接続する配線パターンの浮遊
容量の均一化を図り、感度むらの少ない画像読取
り出力が得られるようにしたイメージセンサを提
供することにある。
回路の集積回路とを接続する配線パターンの浮遊
容量の均一化を図り、感度むらの少ない画像読取
り出力が得られるようにしたイメージセンサを提
供することにある。
［発明の概要］
この発明は、読取るべき画像面からの入射光を
電気信号に変換する複数個の光電変換素子と信号
読出し回路を構成する複数個の集積回路とを接続
する配線長の不均一な配線パターンの線幅を、配
線長の長いものほど細くすることによつて、各々
の配線パターンの浮遊容量をほぼ等しくしたこと
を特徴としている。
電気信号に変換する複数個の光電変換素子と信号
読出し回路を構成する複数個の集積回路とを接続
する配線長の不均一な配線パターンの線幅を、配
線長の長いものほど細くすることによつて、各々
の配線パターンの浮遊容量をほぼ等しくしたこと
を特徴としている。
また、集積回路上の配線パターンとの接続端子
の浮遊容量が問題となる場合には、これらの接続
端子の面積を配線長の長い配線パターンに接続さ
れるものほど小さくすることによつて、配線パタ
ーンとそれに接続される接続端子の浮遊容量の和
をほぼ等しくすることを特徴とする。
の浮遊容量が問題となる場合には、これらの接続
端子の面積を配線長の長い配線パターンに接続さ
れるものほど小さくすることによつて、配線パタ
ーンとそれに接続される接続端子の浮遊容量の和
をほぼ等しくすることを特徴とする。
［発明の効果］
この発明によれば、配線パターンの浮遊容量な
いしはこの浮遊容量に集積回路上の接続端子の浮
遊容量を加味した容量を均一にすることができる
ので、各光電変換素子からの信号電荷を蓄積する
容量も均一化されることになる。従つて、画像読
取り感度のむらを少なくすることができ、濃度む
らのない高品質の画像を再現することが可能とな
る。
いしはこの浮遊容量に集積回路上の接続端子の浮
遊容量を加味した容量を均一にすることができる
ので、各光電変換素子からの信号電荷を蓄積する
容量も均一化されることになる。従つて、画像読
取り感度のむらを少なくすることができ、濃度む
らのない高品質の画像を再現することが可能とな
る。
［発明の実施例］
第２図はこの発明の一実施例のイメージセンサ
の回路構成図である。
の回路構成図である。
図において、光電変換素子Ｄ１〜Dnの各一端
は駆動電源Ｅに接続され、各他端は前置増幅器Ａ
１〜Anに接続されている。前置増幅器Ａ１〜An
はこの例では高入力インピーダンス、低出力イン
ピーダンスの差動増幅器であり、その非反転入力
端に光電変換素子Ｄ１〜Dnの出力信号が入力さ
れ、また反転入力端は出力端と直結されている。
また前置増幅器Ａ１〜Anの非反転入力端とアー
ス間には、リセツトスイツチＳ１１〜Ｓ１ｎがそ
れぞれ接続されている。
は駆動電源Ｅに接続され、各他端は前置増幅器Ａ
１〜Anに接続されている。前置増幅器Ａ１〜An
はこの例では高入力インピーダンス、低出力イン
ピーダンスの差動増幅器であり、その非反転入力
端に光電変換素子Ｄ１〜Dnの出力信号が入力さ
れ、また反転入力端は出力端と直結されている。
また前置増幅器Ａ１〜Anの非反転入力端とアー
ス間には、リセツトスイツチＳ１１〜Ｓ１ｎがそ
れぞれ接続されている。
前置増幅器Ａ１〜Anの出力端は、信号読出し
用スイツチング素子Ｓ２１〜Ｓ２ｎに接続されて
いる。リセツトスイツチＳ１１〜Ｓ１ｎおよびス
イツチング素子Ｓ２１〜Ｓ２ｎは、シフトレジス
タSR（SR１，SR１′〜SRm，SRm′）によつて駆
動される。なお、SR１〜SRmはｎ／ｍ段のシフ
トレジスタであり、SR１′〜SRm′は１段のシフ
トレジスタである。スイツチング素子Ｓ２１〜Ｓ
２ｎは共通出力線Loに接続され、共通出力線Lo
は出力抵抗Roを介して接地されるとともに、出
力端子OUTに接続されている。
用スイツチング素子Ｓ２１〜Ｓ２ｎに接続されて
いる。リセツトスイツチＳ１１〜Ｓ１ｎおよびス
イツチング素子Ｓ２１〜Ｓ２ｎは、シフトレジス
タSR（SR１，SR１′〜SRm，SRm′）によつて駆
動される。なお、SR１〜SRmはｎ／ｍ段のシフ
トレジスタであり、SR１′〜SRm′は１段のシフ
トレジスタである。スイツチング素子Ｓ２１〜Ｓ
２ｎは共通出力線Loに接続され、共通出力線Lo
は出力抵抗Roを介して接地されるとともに、出
力端子OUTに接続されている。
また、この実施例においては前置増幅器Ａ１〜
An、リセツトスイツチＳ１１〜Ｓ１ｎ、信号読
出し用スイツチング素子Ｓ２１〜Ｓ２ｎはｎ／ｍ
個ずつまとめられて、対応するシフトレジスタ
SR１，SR１′〜SRm，SRm′とともにｍ個の集
積回路上に形成されている。
An、リセツトスイツチＳ１１〜Ｓ１ｎ、信号読
出し用スイツチング素子Ｓ２１〜Ｓ２ｎはｎ／ｍ
個ずつまとめられて、対応するシフトレジスタ
SR１，SR１′〜SRm，SRm′とともにｍ個の集
積回路上に形成されている。
上記構成において、光電変換素子Ｄ１〜Dnは
入射容量に応じた光電流を発生し、これらが容量
Ｃ１１〜Ｃ１ｎおよびＣ２１〜２ｎに信号電荷と
して一定時間蓄積される。容量Ｃ１１〜Ｃ１ｎお
よびＣ２１〜Ｃ２ｎに蓄積された信号電荷により
発生する電圧は、前置増幅器Ａ１〜Anで増幅さ
れる。一方、シフトレジスタSR１〜SRmは１ラ
インの読取り毎にSR１の初段にデータ“１”を
入力され、これを転送クロツクφckにより転送す
ることによつてスイツチング素子Ｓ２１〜Ｓ２ｎ
を順次駆動し、またリセツトスイツチＳ１１〜Ｓ
１ｎをスイツチング素子Ｓ２１〜Ｓ２ｎより１ク
ロツク分位相をずらせて順次駆動する。これによ
つて、前置増幅器Ａ１〜Anからの出力信号はス
イツチング素子Ｓ２１〜Ｓ２ｎを介して順次読出
され、共通出力線Loを介して出力端子OUTに画
像読取り出力として導かれる。この読出し後、容
量Ｃ１１〜Ｃ１ｎおよびＣ２１〜Ｃ２ｎに残存し
た電荷はリセツトスイツチＳ１１〜Ｓ１ｎを介し
て放電され、次の信号電荷蓄積および読出しに備
えられる。
入射容量に応じた光電流を発生し、これらが容量
Ｃ１１〜Ｃ１ｎおよびＣ２１〜２ｎに信号電荷と
して一定時間蓄積される。容量Ｃ１１〜Ｃ１ｎお
よびＣ２１〜Ｃ２ｎに蓄積された信号電荷により
発生する電圧は、前置増幅器Ａ１〜Anで増幅さ
れる。一方、シフトレジスタSR１〜SRmは１ラ
インの読取り毎にSR１の初段にデータ“１”を
入力され、これを転送クロツクφckにより転送す
ることによつてスイツチング素子Ｓ２１〜Ｓ２ｎ
を順次駆動し、またリセツトスイツチＳ１１〜Ｓ
１ｎをスイツチング素子Ｓ２１〜Ｓ２ｎより１ク
ロツク分位相をずらせて順次駆動する。これによ
つて、前置増幅器Ａ１〜Anからの出力信号はス
イツチング素子Ｓ２１〜Ｓ２ｎを介して順次読出
され、共通出力線Loを介して出力端子OUTに画
像読取り出力として導かれる。この読出し後、容
量Ｃ１１〜Ｃ１ｎおよびＣ２１〜Ｃ２ｎに残存し
た電荷はリセツトスイツチＳ１１〜Ｓ１ｎを介し
て放電され、次の信号電荷蓄積および読出しに備
えられる。
ここで、容量Ｃ１１〜Ｃ１ｎは光電変換素子Ｄ
１〜Dnの電極間容量であり、また容量Ｃ２１〜
Ｃ２ｎは配線パターンの持つ浮遊容量である。こ
れらのうち電極間容量Ｃ１１〜Ｃ１ｎは一般的に
一定であるが、浮遊容量Ｃ２１〜Ｃ２ｎは配線長
の違いから一般的に均一ではない。容量Ｃ１１〜
Ｃ１ｎおよびＣ２１〜Ｃ２ｎに発生する電圧を
Viは、光電変換素子Ｄ１〜Dnで発生する光電流
をIi、信号電荷蓄積時間をTst、容量Ｃ１１〜Ｃ
１ｎをＣ１ｉ、容量Ｃ２１〜Ｃ２ｎをＣ２ｉで現
わすと、 Vi＝Ii・Tst／（Ｃ１ｉ＋Ｃ２ｉ） （但し、ｉ＝１〜ｎ） で与えられる。従つて配線浮遊容量Ｃ２１〜Ｃ２
ｎ（Ｃ２ｉ）が不均一であれば、同じ入射量に対
してViが異なることになり、画像読取りの感度
むらの原因となる。そこでこの発明では、次のよ
うにして配線パターンの浮遊容量Ｃ２１〜Ｃ２ｎ
の均一化を図つている。
１〜Dnの電極間容量であり、また容量Ｃ２１〜
Ｃ２ｎは配線パターンの持つ浮遊容量である。こ
れらのうち電極間容量Ｃ１１〜Ｃ１ｎは一般的に
一定であるが、浮遊容量Ｃ２１〜Ｃ２ｎは配線長
の違いから一般的に均一ではない。容量Ｃ１１〜
Ｃ１ｎおよびＣ２１〜Ｃ２ｎに発生する電圧を
Viは、光電変換素子Ｄ１〜Dnで発生する光電流
をIi、信号電荷蓄積時間をTst、容量Ｃ１１〜Ｃ
１ｎをＣ１ｉ、容量Ｃ２１〜Ｃ２ｎをＣ２ｉで現
わすと、 Vi＝Ii・Tst／（Ｃ１ｉ＋Ｃ２ｉ） （但し、ｉ＝１〜ｎ） で与えられる。従つて配線浮遊容量Ｃ２１〜Ｃ２
ｎ（Ｃ２ｉ）が不均一であれば、同じ入射量に対
してViが異なることになり、画像読取りの感度
むらの原因となる。そこでこの発明では、次のよ
うにして配線パターンの浮遊容量Ｃ２１〜Ｃ２ｎ
の均一化を図つている。
第３図ａ，ｂは第２図の回路構成を持つイメー
ジセンサの、この発明に基く実装構造を示す平面
図およびＡ−Ａ断面図である。但し、第３図ａは
最上部に設けられる保護キヤツプを外した状態を
示している。
ジセンサの、この発明に基く実装構造を示す平面
図およびＡ−Ａ断面図である。但し、第３図ａは
最上部に設けられる保護キヤツプを外した状態を
示している。
第３図において、１は例えばガラス基板または
表面にグレーズ層が形成されたセラミツク基板で
あり、この基板１上には中央部に一列に配列され
た複数個の下部電極２が形成され、またこれらの
下部電極２の配列方向に対し左右に振分けられて
下部電極２の各々と接続された引出し電極として
の配線パターン３が形成され、さらに後述する集
積回路チツプを搭載するためのダイボンデイング
パツド４が形成されている。下部電極２は第２図
における光電変換素子Ｄ１〜Dnの一方の電極と
なるものであり、例えば基板１上にCrを蒸着し
フオトリソグラフイ技術を用いて所望の形状に加
工することによつて形成される。また、配線パタ
ーン３およびダイボンデイングパツド４も下部電
極２と同様に形成されるが、配線パターン３上の
下部電極２の近傍を除く部分およびダイボンデイ
ングパツド４には、それぞれ集積回路チツプとの
接続のためのワイヤボンデングおよび集積回路チ
ツプのダイボンデイングを容易とする目的でCr
膜の上にAu膜またはAu／Cu等からなるボンデイ
ング用金属膜が積層される。
表面にグレーズ層が形成されたセラミツク基板で
あり、この基板１上には中央部に一列に配列され
た複数個の下部電極２が形成され、またこれらの
下部電極２の配列方向に対し左右に振分けられて
下部電極２の各々と接続された引出し電極として
の配線パターン３が形成され、さらに後述する集
積回路チツプを搭載するためのダイボンデイング
パツド４が形成されている。下部電極２は第２図
における光電変換素子Ｄ１〜Dnの一方の電極と
なるものであり、例えば基板１上にCrを蒸着し
フオトリソグラフイ技術を用いて所望の形状に加
工することによつて形成される。また、配線パタ
ーン３およびダイボンデイングパツド４も下部電
極２と同様に形成されるが、配線パターン３上の
下部電極２の近傍を除く部分およびダイボンデイ
ングパツド４には、それぞれ集積回路チツプとの
接続のためのワイヤボンデングおよび集積回路チ
ツプのダイボンデイングを容易とする目的でCr
膜の上にAu膜またはAu／Cu等からなるボンデイ
ング用金属膜が積層される。
下部電極２およびその近傍の配線パターン３上
を覆うように、例えばプラズマCVD法等により
形成されたアモルフアスSiからなる帯状の光電変
換膜５が設けられ、さらにこの光電変換膜５の上
に例えばITO膜をスパツタ法またはスプレー法に
より形成してなる透光性電極６が設けられてい
る。透光性電極６は第２図における光電変換素子
Ｄ１〜Dnと電極Ｅとを接続する共通電極に相当
するもので、この透光性電極６上の配線パターン
３と光電変換膜５とが接触する部分に対応する位
置に、例えばTi蒸着膜からなる遮光性導電膜７
が形成されている。この遮光性導電膜７は下部電
極２上の光電変換膜３にのみ光を入射させるため
のものであり、同時に透光性電極６の導電率を改
善する役割を果たすものである。
を覆うように、例えばプラズマCVD法等により
形成されたアモルフアスSiからなる帯状の光電変
換膜５が設けられ、さらにこの光電変換膜５の上
に例えばITO膜をスパツタ法またはスプレー法に
より形成してなる透光性電極６が設けられてい
る。透光性電極６は第２図における光電変換素子
Ｄ１〜Dnと電極Ｅとを接続する共通電極に相当
するもので、この透光性電極６上の配線パターン
３と光電変換膜５とが接触する部分に対応する位
置に、例えばTi蒸着膜からなる遮光性導電膜７
が形成されている。この遮光性導電膜７は下部電
極２上の光電変換膜３にのみ光を入射させるため
のものであり、同時に透光性電極６の導電率を改
善する役割を果たすものである。
一方、ダイボンデイングパツド４上に集積回路
８が搭載され、この各集積回路８上の接続端子９
と前記配線パターン３の端部に設けられたワイヤ
ボンデイングパツドとがワイヤ１０により接続さ
れている。集積回路８は第２図における光電変換
素子Ｄ１〜Dnからの信号を読出す信号読出し回
路を構成するリセツトスイツチＳ１１〜Ｓ１ｎ、
前置増幅器Ａ１〜An、信号読出し用スイツチン
グ素子Ｓ２１〜Ｓ２ｎおよびシフトレジスタSR
１〜SRm等を複数個ずつ組込んだものである。
８が搭載され、この各集積回路８上の接続端子９
と前記配線パターン３の端部に設けられたワイヤ
ボンデイングパツドとがワイヤ１０により接続さ
れている。集積回路８は第２図における光電変換
素子Ｄ１〜Dnからの信号を読出す信号読出し回
路を構成するリセツトスイツチＳ１１〜Ｓ１ｎ、
前置増幅器Ａ１〜An、信号読出し用スイツチン
グ素子Ｓ２１〜Ｓ２ｎおよびシフトレジスタSR
１〜SRm等を複数個ずつ組込んだものである。
そして、集積回路８を除く基板１のほぼ全表面
を覆うように、例えばSi3N4をスパツタ法等によ
り被着してなる透光性絶縁膜１１が設けられてい
る。この透光性絶縁膜１１上には、下部電極２上
の光電変換膜５に光を入射させるためのスリツト
１３を有するTi，Cr等の蒸着膜からなる遮光性
導電膜１２が形成されている。
を覆うように、例えばSi3N4をスパツタ法等によ
り被着してなる透光性絶縁膜１１が設けられてい
る。この透光性絶縁膜１１上には、下部電極２上
の光電変換膜５に光を入射させるためのスリツト
１３を有するTi，Cr等の蒸着膜からなる遮光性
導電膜１２が形成されている。
以上の各要素が実装された基板１上に、例えば
遮光性の樹脂成型品からなるスペーサ１４を介し
て透明ガラス板からなる保護キヤツプ１５が設け
られている。スペーサ１４と基板１上のパターン
との接着およびスペーサ１４と保護キヤツプ１５
との接着のための接着剤１６としては熱硬化樹脂
あるいは紫外線硬化樹脂等が用いられるが、基板
１が透光性であれば基板１を介して紫外線を照射
できるので、紫外線硬化樹脂を用いれば短時間
で、かつ加熱による内部気体の膨脹を伴わずに接
着固定を行なうことが可能である。保護キヤツプ
１５の裏面には光電変換部に対向する領域に光透
過窓１８を有する遮光性導電膜１７が被着されて
いる。この遮光性導電膜１７としては、例えば金
属蒸着膜が用いられる。その場合、光透過窓１８
の形成にはマスク蒸着法を用いてもよいし、また
通常のフオトリソグラフイー技術を用いてもよ
い。また、遮光性導電膜１７として粘着性金属箔
のテープを用いれば、より工程を簡単にできる。
さらに、スペーサ１４と保護キヤツプ１５を別々
の材料で形成せずに、樹脂材料を用いて両者を一
体成型してもよく、このようにすればさらに工程
を簡単化することができる。遮光性導電膜１７を
図示のようにアース電位あるいは電源Ｅの電位に
接続すれば、外部からの誘導ノイズを防ぐことが
できるので、一般に高インピーダンス状態にある
イメージセンサの低ノイズ化に有効である。
遮光性の樹脂成型品からなるスペーサ１４を介し
て透明ガラス板からなる保護キヤツプ１５が設け
られている。スペーサ１４と基板１上のパターン
との接着およびスペーサ１４と保護キヤツプ１５
との接着のための接着剤１６としては熱硬化樹脂
あるいは紫外線硬化樹脂等が用いられるが、基板
１が透光性であれば基板１を介して紫外線を照射
できるので、紫外線硬化樹脂を用いれば短時間
で、かつ加熱による内部気体の膨脹を伴わずに接
着固定を行なうことが可能である。保護キヤツプ
１５の裏面には光電変換部に対向する領域に光透
過窓１８を有する遮光性導電膜１７が被着されて
いる。この遮光性導電膜１７としては、例えば金
属蒸着膜が用いられる。その場合、光透過窓１８
の形成にはマスク蒸着法を用いてもよいし、また
通常のフオトリソグラフイー技術を用いてもよ
い。また、遮光性導電膜１７として粘着性金属箔
のテープを用いれば、より工程を簡単にできる。
さらに、スペーサ１４と保護キヤツプ１５を別々
の材料で形成せずに、樹脂材料を用いて両者を一
体成型してもよく、このようにすればさらに工程
を簡単化することができる。遮光性導電膜１７を
図示のようにアース電位あるいは電源Ｅの電位に
接続すれば、外部からの誘導ノイズを防ぐことが
できるので、一般に高インピーダンス状態にある
イメージセンサの低ノイズ化に有効である。
上記のような実装構造を持つイメージセンサに
おいて、配線パターン３は第４図に示すように配
線長の長いパターンほど線幅が細く形成されるこ
とにより、その浮遊容量が均一化されている。す
なわち、配線パターン３の浮遊容量はこの例では
主に、第５図ａ，ｂに示すように配線パターン３
の上方に透光性絶縁膜１１を介して存在している
遮光性導電膜１２との間の容量Ｃ２ｉからなる。
この容量Ｃ２ｉは光電変換素子Diの電極間容量
（下部電極２と透光性電極６との間の容量）Ｃ１
ｉに対して電源Ｅを介して並列に入るものである
から、これらが不均一であると信号電荷の蓄積容
量が不均一になることになり、画像読取り感度の
むらの要因となるので好ましくない。ここで、配
線パターン３の浮遊容量Ｃ２ｉは第０次近似とし
ては配線パターン３の面積Ｓと、配線パターン３
と遮光性導電膜１２との距離（透明絶縁膜１１の
厚み）ｄおよび電極間誘電体として働く透光性絶
縁膜１１の誘電率εで決まり、ほぼ Ｃ２ｉ＝ε・Ｓ／ｄ で与えられる。従つて、Ｓが一定となるように配
線パターン３のうち配線長の長いパターンは線幅
を細く、配線長の短いパターンは線幅を太くする
ことにより、浮遊容量Ｃ２ｉを一定にすることが
できる。このような線幅の種々異なる配線パター
ンは、フオトリソグラフイー等の方法により容易
に作成することが可能である。なお、第５図ａ，
ｂに示すように実際には遮光性導電膜７と遮光性
導電膜１２との容量Ｃ３ｉも存在するが、遮光性
導電膜１２を接地電位にしておけばこの容量Ｃ３
ｉは電源Ｅに対して並列に入るので、配線パター
ン３の浮遊容量には関係しない。
おいて、配線パターン３は第４図に示すように配
線長の長いパターンほど線幅が細く形成されるこ
とにより、その浮遊容量が均一化されている。す
なわち、配線パターン３の浮遊容量はこの例では
主に、第５図ａ，ｂに示すように配線パターン３
の上方に透光性絶縁膜１１を介して存在している
遮光性導電膜１２との間の容量Ｃ２ｉからなる。
この容量Ｃ２ｉは光電変換素子Diの電極間容量
（下部電極２と透光性電極６との間の容量）Ｃ１
ｉに対して電源Ｅを介して並列に入るものである
から、これらが不均一であると信号電荷の蓄積容
量が不均一になることになり、画像読取り感度の
むらの要因となるので好ましくない。ここで、配
線パターン３の浮遊容量Ｃ２ｉは第０次近似とし
ては配線パターン３の面積Ｓと、配線パターン３
と遮光性導電膜１２との距離（透明絶縁膜１１の
厚み）ｄおよび電極間誘電体として働く透光性絶
縁膜１１の誘電率εで決まり、ほぼ Ｃ２ｉ＝ε・Ｓ／ｄ で与えられる。従つて、Ｓが一定となるように配
線パターン３のうち配線長の長いパターンは線幅
を細く、配線長の短いパターンは線幅を太くする
ことにより、浮遊容量Ｃ２ｉを一定にすることが
できる。このような線幅の種々異なる配線パター
ンは、フオトリソグラフイー等の方法により容易
に作成することが可能である。なお、第５図ａ，
ｂに示すように実際には遮光性導電膜７と遮光性
導電膜１２との容量Ｃ３ｉも存在するが、遮光性
導電膜１２を接地電位にしておけばこの容量Ｃ３
ｉは電源Ｅに対して並列に入るので、配線パター
ン３の浮遊容量には関係しない。
第６図はこの発明の他の実施例を示すもので、
第３図における透光性絶縁膜１１および遮光性導
電膜１２を除去し、それに代えて基板１上に導電
膜２１を形成し、この導電膜２１上に絶縁層２２
を形成したものである。そして、この絶縁層２２
上に第３図と同様に下部電極２、配線パターン
３、ダイボンデイングパツド４が形成され、さら
に光電変換膜５、透光性電極６および遮光性導電
膜７が順次形成され、また集積回路８が搭載され
ている。この場合、配線パターン３の浮遊容量Ｃ
２ｉは主に配線パターン３と絶縁層２２を介して
対向した基板１上の導電膜２１との間の容量とな
るが、前述と同様に配線パターン３の線幅を配線
長の長いパターンほど細くすることにより、これ
らの浮遊容量を均一化することができる。
第３図における透光性絶縁膜１１および遮光性導
電膜１２を除去し、それに代えて基板１上に導電
膜２１を形成し、この導電膜２１上に絶縁層２２
を形成したものである。そして、この絶縁層２２
上に第３図と同様に下部電極２、配線パターン
３、ダイボンデイングパツド４が形成され、さら
に光電変換膜５、透光性電極６および遮光性導電
膜７が順次形成され、また集積回路８が搭載され
ている。この場合、配線パターン３の浮遊容量Ｃ
２ｉは主に配線パターン３と絶縁層２２を介して
対向した基板１上の導電膜２１との間の容量とな
るが、前述と同様に配線パターン３の線幅を配線
長の長いパターンほど細くすることにより、これ
らの浮遊容量を均一化することができる。
以上説明したように、この発明によれば光電変
換素子と信号読出し回路を構成する集積回路とを
接続する長さの不均一な配線パターンを、配線長
が長いパターンほど線幅を細くすることによつて
その浮遊容量を均一化することができるので、各
光電変換素子毎の画像読取り感度を均一にするこ
とが可能となり、感度むらのない高品質な読取り
出力が得られる。
換素子と信号読出し回路を構成する集積回路とを
接続する長さの不均一な配線パターンを、配線長
が長いパターンほど線幅を細くすることによつて
その浮遊容量を均一化することができるので、各
光電変換素子毎の画像読取り感度を均一にするこ
とが可能となり、感度むらのない高品質な読取り
出力が得られる。
なお、この発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変形
実施が可能である。例えば実施例では配線パター
ンの浮遊容量として、配線パターンと光入射側に
ある遮光性導電膜との間の容量、あるいは配線パ
ターンと基板側にある導電膜との間の容量を例示
したが、これらは一例であつて、種々の実装構造
に応じて他の導体と間の容量が浮遊容量として存
在する場合でも、この発明を同様に適用すること
ができる。
ではなく、その要旨を逸脱しない範囲で種々変形
実施が可能である。例えば実施例では配線パター
ンの浮遊容量として、配線パターンと光入射側に
ある遮光性導電膜との間の容量、あるいは配線パ
ターンと基板側にある導電膜との間の容量を例示
したが、これらは一例であつて、種々の実装構造
に応じて他の導体と間の容量が浮遊容量として存
在する場合でも、この発明を同様に適用すること
ができる。
また、集積回路の接続端子の浮遊容量が無視で
きないような場合には、これらの接続端子の面積
を配線長の長い配線パターンに接続されるものほ
ど小さくすることによつて、配線パターンとそれ
に接続される接続端子の浮遊容量の和が均一とな
るようにすればよい。
きないような場合には、これらの接続端子の面積
を配線長の長い配線パターンに接続されるものほ
ど小さくすることによつて、配線パターンとそれ
に接続される接続端子の浮遊容量の和が均一とな
るようにすればよい。
さらに、実施例では配線パターン（引出し電
極）が下部電極の配列方向の左右に振分けて配置
されたイメージセンサについて説明したが、下部
電極の配列方向の片側にのみ配線パターンが形成
されたイメージセンサにもこの発明を適用できる
ことは勿論である。
極）が下部電極の配列方向の左右に振分けて配置
されたイメージセンサについて説明したが、下部
電極の配列方向の片側にのみ配線パターンが形成
されたイメージセンサにもこの発明を適用できる
ことは勿論である。
第１図は電荷蓄積形イメージセンサの基本構成
を示す図、第２図はこの発明の一実施例のイメー
ジセンサの回路構成図、第３図ａ，ｂはその実装
構造を示す平面図およびＡ−Ａ断面図、第４図は
第３図における配線パターンのパターン形状を詳
細に示す平面図、第５図ａ，ｂは同実施例におけ
る配線パターンの浮遊容量の均一化作用を説明す
るための要部拡大断面図および等価回路図、第６
図ａ，ｂはこの発明の他の実施例のイメージセン
サの実装構造を示す平面図およびＡ−Ａ断面図で
ある。 Ｄ１〜Dn…光電変換素子、Ｃ１１〜Ｃ１ｎ…
電極間容量、Ｃ２１〜Ｃ２ｎ…浮遊容量、Ｓ１１
〜Ｓ１ｎ…リセツトスイツチ、Ｓ２１〜Ｓ２ｎ…
信号読出し用スイツチング素子、Ａ１〜An…前
置増幅器、SR１〜SRm，SR１′〜SRm′…シフ
トレジスタ、１…基板、２…下部電極、３…配線
パターン、４…ダイボンデイングパツド、５…光
電変換膜、６…透光性電極、７…遮光性導電膜、
８…集積回路、９…接続端子、１１…透光性絶縁
膜、１２…遮光性導電膜、２１…導電膜、２２…
絶縁層。
を示す図、第２図はこの発明の一実施例のイメー
ジセンサの回路構成図、第３図ａ，ｂはその実装
構造を示す平面図およびＡ−Ａ断面図、第４図は
第３図における配線パターンのパターン形状を詳
細に示す平面図、第５図ａ，ｂは同実施例におけ
る配線パターンの浮遊容量の均一化作用を説明す
るための要部拡大断面図および等価回路図、第６
図ａ，ｂはこの発明の他の実施例のイメージセン
サの実装構造を示す平面図およびＡ−Ａ断面図で
ある。 Ｄ１〜Dn…光電変換素子、Ｃ１１〜Ｃ１ｎ…
電極間容量、Ｃ２１〜Ｃ２ｎ…浮遊容量、Ｓ１１
〜Ｓ１ｎ…リセツトスイツチ、Ｓ２１〜Ｓ２ｎ…
信号読出し用スイツチング素子、Ａ１〜An…前
置増幅器、SR１〜SRm，SR１′〜SRm′…シフ
トレジスタ、１…基板、２…下部電極、３…配線
パターン、４…ダイボンデイングパツド、５…光
電変換膜、６…透光性電極、７…遮光性導電膜、
８…集積回路、９…接続端子、１１…透光性絶縁
膜、１２…遮光性導電膜、２１…導電膜、２２…
絶縁層。
Claims (1)
- 【特許請求の範囲】 １ 基板上に配列形成され、読取るべき画像面か
らの入射光を電気信号に変換する複数個の光電変
換素子と、これらの光電変換素子からの信号を順
次読出す信号読出し回路とを有し、前記信号読出
し回路が複数個の集積回路で構成され、これらの
集積回路と前記光電変換素子とが、前記基板上に
形成された配線長の不均一な配線パターンにより
接続されたイメージセンサにおいて、前記配線パ
ターンの線幅を配線長が長いパターンほど細くす
ることによつて、各々の配線パターンの浮遊容量
をほぼ等しくしたことを特徴とするイメージセン
サ。 ２ 光電変換素子は読取るべき画像面からの入射
光量に応じた電荷を蓄積するものであることを特
徴とする特許請求の範囲第１項記載のイメージセ
ンサ。 ３ 信号読出し回路は光電変換素子からの信号を
それぞれ増幅する複数個の前置増幅器と、これら
の前置増幅器の出力信号を順次選択する選択手段
とが所定数個ずつまとめられて同一の集積回路上
に形成されたものであることを特徴とする特許請
求の範囲第１項記載のイメージセンサ。 ４ 基板上に配列形成され、読取るべき画像面か
らの入射光を電気信号に変換する複数個の光電変
換素子と、これらの光電変換素子からの信号を順
次読出す信号読出し回路とを有し、前記信号読出
し回路が複数個の集積回路で構成され、これらの
集積回路と前記光電変換素子とが、前記基板上に
形成された配線長の不均一な配線パターンにより
接続されたイメージセンサにおいて、前記配線パ
ターンの線幅を配線長が長いパターンほど細くす
るとともに、前記集積回路上の前記配線パターン
との接続端子の面積を配線長の長い配線パターン
に接続されるものほど小さくすることによつて、
各々の配線パターンの浮遊容量とそれらに接続さ
れる接続端子の浮遊容量との和をほぼ等しくした
ことを特徴とするイメージセンサ。 ５ 光電変換素子は読取るべき画像面からの入射
光量に応じた電荷を蓄積するものであることを特
徴とする特許請求の範囲第４項記載のイメージセ
ンサ。 ６ 信号読出し回路は光電変換素子からの信号を
それぞれ増幅する複数個の前置増幅器と、これら
の前置増幅器の出力信号を順次選択する選択手段
とが所定数個ずつまとめられて同一の集積回路上
に形成されたものであることを特徴とする特許請
求の範囲第４項記載のイメージセンサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246375A JPS60138959A (ja) | 1983-12-27 | 1983-12-27 | イメ−ジセンサ |
| US06/681,657 US4617471A (en) | 1983-12-27 | 1984-12-14 | Image sensing device |
| EP84308897A EP0148620B1 (en) | 1983-12-27 | 1984-12-19 | Image sensing device |
| DE8484308897T DE3473532D1 (en) | 1983-12-27 | 1984-12-19 | Image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58246375A JPS60138959A (ja) | 1983-12-27 | 1983-12-27 | イメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60138959A JPS60138959A (ja) | 1985-07-23 |
| JPH0525185B2 true JPH0525185B2 (ja) | 1993-04-12 |
Family
ID=17147605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58246375A Granted JPS60138959A (ja) | 1983-12-27 | 1983-12-27 | イメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60138959A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617767A (ja) * | 1984-06-22 | 1986-01-14 | Fuji Xerox Co Ltd | 原稿読取装置 |
| JPS6229162A (ja) * | 1985-07-29 | 1987-02-07 | Toshiba Corp | イメ−ジセンサ |
| JP2586317B2 (ja) * | 1993-12-28 | 1997-02-26 | 富士ゼロックス株式会社 | 原稿読取装置 |
-
1983
- 1983-12-27 JP JP58246375A patent/JPS60138959A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60138959A (ja) | 1985-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617471A (en) | Image sensing device | |
| JP4414646B2 (ja) | 光検出装置 | |
| WO1993004384A1 (en) | X-ray imaging system and solid state detector therefor | |
| JPS6115626B2 (ja) | ||
| JPS6259469B2 (ja) | ||
| JPH0525185B2 (ja) | ||
| JPS60178663A (ja) | 大形イメ−ジセンサ | |
| JPH0590557A (ja) | 光電変換装置及び情報処理装置 | |
| JPS60138958A (ja) | イメ−ジセンサ | |
| JPS61263156A (ja) | イメ−ジセンサ | |
| JPS60207370A (ja) | イメ−ジセンサ | |
| JPS6091759A (ja) | 読取り装置 | |
| JPH0731082B2 (ja) | アレイ赤外検出器 | |
| JP3018669B2 (ja) | 半導体センサ | |
| JPS59152775A (ja) | 原稿読取装置 | |
| JPS60254656A (ja) | イメ−ジセンサ | |
| JPS6069968A (ja) | イメ−ジセンサ | |
| JPS61136261A (ja) | イメ−ジセンサ | |
| JPH0528508B2 (ja) | ||
| JPS6355424A (ja) | アレイ赤外検出器 | |
| JPS6051274B2 (ja) | イメ−ジセンサ | |
| JPH01147863A (ja) | 固体撮像装置 | |
| JP2591346B2 (ja) | 画像読取装置 | |
| JPH06233053A (ja) | ラインイメージセンサ | |
| JPH0528509B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |