JPS60207370A

JPS60207370A - イメ−ジセンサ

Info

Publication number: JPS60207370A
Application number: JP59063525A
Authority: JP
Inventors: Kohei Suzuki; 公平鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-03-31
Filing date: 1984-03-31
Publication date: 1985-10-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は、光電変換素子を用いて原稿面上の画像情報
を読取るイメージセンサに関する。

［発明の技術的背景とそのＷｉ題点］この種のイメージセンサは、一般的に第１図に示すよう
に構成されている。すなわち、Ｄ１〜ＤＮはフォトダイ
オードあるいは非晶質または多結晶質膜等からなる電荷
蓄積型の光電変換素子であり、通常、−列に配列されて
いる。これらの光電変換素子Ｄ１〜ＤＮは画像面からの
入射光量（フォトン数）に対応した電荷を発生して、容
量０１〜ＣＮ　（電極間容量、接合容量、配線浮遊容量
等）に蓄積するもので、その各一端は電ｗＡＥに接続さ
れ、また各他端はＭＯＳ−ＦＥＴのようなスイッチング
素子８ｌ−８Ｎにそれぞれ接続されている。スイッチン
グ素子８１〜ＳＮはシフトレジスタＳＲにより順次駆動
され、容量Ｃ１〜ＣＮに蓄積されている電荷信号を読出
す。すなわち、スイッチング素子８１〜ＳＮが順次オン
状態となり、１ラインの読取りが終了した後、再びオン
状態になるまでの時間、光電変換素子Ｄｌ〜ＤＮの発生
電荷をスイッチング素子＄１〜ＳＮのうちの対応するス
イッチング素子が再度オン状態になった時に読出すので
ある。そして、この読出し電荷が検出回路ＤＥＴを介し
て読取り出力として取出される。

ところで、このようなイメージセンサにおいては、一般
にスイッチング素子８１〜ＳＮを含む信号読出し回路が
ＭＯＳ−ＩＣのようなモノリシック集積回路により構成
される。この場合、光電変換素子Ｄ１〜ＤＮと集積回路
とは基板上に形成された配線パターンによって接続され
るが、集積回路の実装上これらの配線パターンは配線長
が均一とはならず、各々のパターンの持つ浮遊容量も不
均一となる。

ここで、上記配線パターンの浮遊容−は第１図における
信号電荷を蓄積するための容量０１〜Ｇｙの一部となる
ので、浮遊容量が不均一であると、これらの容量０１〜
ＣＮも不均一となる。従５− って各光電変換素子Ｄ１〜ＤＮからの信号電荷の読出し
出力も不均一となってしまい、画像読取り感度のむらが
発生するという問題があった。

［発明の目的］この発明の目的′は、光電変換素子と信号読出し回路と
を接続する配線パターンの浮遊容量の均一化を図り、感
度むらの少ない画像読取り出力が得られるようにしたイ
メージセンサを提供することである。

［発明の概要］この発明は、基板と、この基板上に形成され、読取るべ
き画像面からの入射光を電気信号に変換する光電変換層
と、これらの光電変換層を挟んで対向して形成され、少
なくとも一方が複数個に分割され、かつ少なくとも一方
が透光性を有する対向電極と、これらの対向電極におけ
る複数に分割された電極にそれぞれ接続された配線長の
異なる配線パターンと、これらの配線パターンを介して
前記光電変換層の前記対向電極により挟まれた各光電変
換素子領域からの信号を読出す信号読出し６− 回路素子とを備えたイメージセンナにおいて、前記対向
電極における複数に分割された電極の面積を該電極に接
続される前記配線パターンの配線長が短いものほど大き
くするとと６に、前記光電変換層の各充電変換素子領域
への光入射面積をこれら複数に分割された電極の面積に
関係なく一定面積に規制する入射面積規制手段を備えた
ことを特徴としている。

［発明の効果］この発明によれば、光電変換層の各光電変換素子領域へ
の光入射面積を等しく保ちつつ、配線パターンの浮遊容
量と光電変換素子の電極間容量との和を等しくすること
ができるので、各光電変換素子からの信号電荷を蓄積す
る容量も均一化されることになる。従って、画像読取の
感度のむらな少なくすることができ、濃度むらのない高
品質の。

画像を再現することが可能となる。

［発明の実施例］第２図はこの発明の一実施例のイメージセンサの回路構
成図である。

図において、光電変換素子Ｄ！〜ＤＮの各一端は駆動電
［Ｅに接続され、各他端は前置増幅器Ａ１〜ＡＮに接続
されている。前置増幅３八１〜ＡＮは好ましくは高入力
インピーダンス、低出力インピーダンスの差動増幅器で
あり、その非反転入力端に光電変換素子Ｄｓ〜ＤＮの出
力信号が入力され、また反転入力端は出力端と直結され
ている。さらに、前置増幅器Ａ１〜ＡＮの非反転入力端
とアース間にはリセットスイッチＲ１〜ＲＮがそれぞれ
接続されている。

前置増幅器Ａ１〜ＡＮの出力端は、信号読出し用スイッ
チング素子８１〜ＳＮに接続されている。

リセットスイッチＲ１〜ＲＮと信号読出し用スイッチン
グ素子８１〜ＳＮは、シフトレジスタ５Ｒ（ＳＲ１，Ｓ
Ｒｔ　’〜ＳＲＭ、ＳＲＭ’　）によって駆動される。

なお、ＳＲ１〜ＳＲＭはＮ／Ｍ段のシフトレジスタであ
り、またＳＲ１’〜ＳＲＭ’　は１段のシフトレジスタ
である。スイッチング素子８１〜ＳＮは共通出力線Ｌｏ
に接続され、共通出力線Ｌｏは出力抵抗Ｒｏを介して接
地されるとともに、出力端子ＯＵＴに接続されている。

また、この実施例においては前置増幅３八１〜ＡＮ、リ
セットスイッチＲ１〜ＲＮおよび信号読出し用スイッチ
ング素子８１〜ＳＮはＮ／Ｍ個ずつまとめられて、対応
するシフトレジスタＳＲ１゜ＳＲ１’〜ＳＲｕ、ＳＲＭ
’　とともにＭ個の集積回路素子（チップ）上に形成さ
れている。

上記構成において、光電変換素子Ｄ１〜ＤＮは入射光量
に応じた光電流を発生し、これらが容量０１１〜ＣＩＮ
およびＣ２ｓ〜０２Ｎに信号電荷として一定時間蓄積さ
れる。容量Ｃ１１〜０２ＮおよびＣ２ｔ〜０２Ｎに蓄積
された信号電荷により発生する電圧は、前１増幅器八五
〜ＡＮにより増幅される。一方、シフトレジスタＳＲｓ
〜ＳＲＭは１ラインの読取り毎にＳＲｔの初段にデータ
゛１″を入力され、これを転送りロックφＣＫにより転
送することによってスイッチング素子８１〜ＳＮを順次
駆動し、またリセットスイッチＲ１〜ＲＮをスイッチン
グ素子８１〜ＳＮよ９− り１クロック分位相をずらせて順次駆動する。これによ
って前置増幅３八１〜ＡＮからの出力信号はスイッチン
グ素子８１〜ＳＮを介して順次読出され、共通出力線Ｌ
ｏを介して出力端子ＯＵＴに画像読取り出力として導か
れる。この読出し後、容量Ｃ１ｔ〜ＣＩＮおよびＣ２ｔ
〜０２Ｎに残存した電荷はリセットスイッチＲ１〜ＲＮ
を介して放電され、次の信号電荷蓄積および読出しに備
えられる。

ここで、容量Ｃ１１〜ＣＩＮは光電変換素子Ｄ１〜ＤＮ
の電極間容量であり、また容量Ｃ２ｓ〜０２Ｎは配線パ
ターンの持つ浮遊容量である。

これらの容量のうち電極間容量Ｃ１１〜ＣＩＮは一般的
に一定であるが、浮遊容量Ｃ２１〜０２Ｎは配線長の違
いから一般的に均一ではない。容量Ｃ１ｔ〜ＣＩＮおよ
びＣ２ｓ〜Ｃ２Ｎに発生する電圧Ｖｒ　（１＝１．２．
・・・、Ｎ）は、光電変換素子Ｄ１〜ＤＮで発生する光
電流をＩｔ、信号電荷蓄積時間をＴｓ　Ｔ　＊容量Ｃ１
ｔ〜ＣＩＮを０１ｇ。

容量Ｃ２１〜Ｃ２ＮをＣ２ｔで表わすと、１０− Ｖ１＝Ｉ冨・ＴＮＴ／　（ＣＩ＋　十０２＋　）（但し
、Ｉ＝１〜Ｎ）で与えられる。従って配線浮遊容ＩＣ２ｔ〜０２Ｎ　（
Ｃ２１）が不均一であ゛れば、同じ入射光量に対してＶ
！が異なることになり、画像読取りの感度むらの原因と
なる。そこで、この発明では次のようにして配線パター
ンの浮遊容量０２１〜０２Ｎと電極間容量Ｃ１１−ＣＩ
Ｎとの和の均一化を図っている。

第３図（ａ）（ｂ）は第２図の回路構成を持つイメージ
センサのこの発明に基く実装構造を示す平面図およびＡ
−Ａ’断面図である。

第３図において、１は例えばガラス基板または表面にグ
レーズ層が形成されたセラミック基板であり、この基板
１上に一列に配列された複数個の個別電極２が形成され
、またこれらの個別電極２の各々と接続された引出し電
極としての配線パターン３が形成され、さらに後述する
集積回路チップを搭載するためのダイポンディングパッ
ド４が形成されている。個別電ｔ１２は第２図における
光電変換素子Ｄｌ〜ＤＮの対向電極の一方の電極となる
ものであり、例えば基板１上にＯｒを蒸着しフォトリソ
グラフィ技術を用いて所望の形状に加工することによっ
て形成される。また、配線パターン３およびダイポンデ
ィングパッド４も個別電極２と同様に形成されるが、配
線パターン３上の個別電極２の近傍を除く部分およびダ
イポンディングパッド４には、それぞれ集積回路チップ
との接続のためのワイヤボンディングおよび集積回路チ
ップのダイボンディングを容易とする目的で、Ｃｒ膜の
上にＡｕｌ！またはＡＵ／Ｃ膜等からなるボンディング
用金属膜が積層される。

個別電極２およびその近傍の配線パターン３上を覆うよ
うに、例えばプラズマＣＶＤ法等により形成されたアモ
ルファスＳｉからなる帯状の光電変換層５が設けられ、
さらにこの光電変換層５の上に例えばＩＴＯＩ！をスパ
ッタまたはスプレー法により形成してなる帯状の透光性
電極６が設けられている。透光性電極６は前記対向電極
の他方の電極となるものであって、第２図における光電
変換素子Ｄｒ”−□ＤＮと電源Ｅとを接続する共通電極
７に接続されている。透光性電極６上の配線パターン３
と光電変換１１５とが接触する部分に対応する位置に、
例えばＴｉ蒸着膜からなる遮光層９が透光性樹脂層８を
介して配置されている。遮光層９は個別電ＩＩ２上の光
電変換層５の一定幅（一定面積）の領域（光電変換素子
領域）のみに光を入射させるための光を透過するスリッ
ト１０を有し、透光性樹脂層８によって接着された透光
性板１１、例えばガラス板の表面に形成されている。

一方、ダイポンディングパッド４上に集積回路チップ１
２が搭載され、この各集積回路チップ１２上の接続端子
と前記配線パターン３の端部に設けられたワイヤポンデ
ィングパッドとがワイヤ１３により接続されている。集
積回路チップ１２は第２図における光電変換素子Ｄ１〜
ＤＮからの信号を読出す信号読出し回路を構成するリセ
ットスイッチＲ１〜ＲＮ、前置増幅器Ａ１〜ＡＮ、信号
読出し用スイッチング素子８１〜ＳＮおよびシフトレジ
スタＳＲ１〜ＳＲＭ等を複数個ずつ組込ん１３− だものである。

以上のような実装構造を持つイメージセンサにおいて、
配線パターン３は集積回路チップ１２との接続上、その
配線長が種々異なっている。そこで、この発明では光電
変換層３を挟んで形成された対向電極のうち複数個に分
割された方の電極、つまり個別電極２が配線パターン３
に接続されている点に看目し、この個別電極２の面積を
それに接続されている配線パターン３の配線長が短いも
のほど大きくすることによって、光電変換素子の電極間
容量と配線パターン３の浮遊容量との和を均一化してい
る。

すなわち、配線パターン３の持つ浮遊容量Ｃ１ｒは、配
線パターン３の線幅およびピッチが一定であれば配線長
に比例する。一方、光電変換素子の電極間容量Ｃ１ｔは
電極の面積Ｓと、電極間距離（Ｉｔ別電極２と透光性電
極６との間の距ｌ１）ｄｌおよび電極間の誘電率（光電
変換層５の誘電率）εで決まり、はぼ０１　厘　＝　ε　・　Ｓ／ｄ１４− で与えられる。従って、個別電極２の面積を変えてＳを
変えれば、電極間容量も変ることになるので、配線パタ
ーン３の配線長に対応させて個別電極２の面積（具体的
にはその分割方向と直角方向の長さ）を異ならせること
によって、電極間容量Ｃ１＋と浮遊容１Ｇ２＋との和（
Ｃ１＋＋Ｃ２＋）が均一化される。

なお、このように個別電極２の面積を異ならせることに
よる光入射面積の増加は、一定幅のスリット１０を持っ
た遮光層９によって防止され、従って感度むらは生じな
い。

以上のようにして、この発明によれば各光電変換素子か
らの信号電荷を蓄積する容量が均一化されるので、画像
読取りの感度むらが少なくなり、濃度むらのない＾品質
の画像を再現することが可能である。

また、上記実施例の実装構造によれば透光性板１１と透
光性樹脂層８により光電変換素子が外気から完全に遮断
され、水分やＮａ”、Ｃｆ１−等の不純物などからも守
られるので、信頼性の高いイメージセンサが実現される
。

なお、この発明は上記実施例に限定されるものではなく
、その要旨を逸脱しない範囲で種々変形実施が可能であ
る。例えば実施例では配線パターンが光電変換素子の片
側に設けられているが、両側に振分けられている構造の
イメージセンサにも、この発明を適用することができる
。また、実施例では光電変換層への光の入射面積規制手
段としての遮光層９が透光性樹脂層８を介して設けられ
ているが、透光性電極６上に直接被着されていてもよい
。また、実施例では光電変換層を挟んで対向する対向電
極のうち複数に分割された電極（個別電極２）が基板１
上に設けられているが、基板１上に共通電極（実施例に
おける透光性電極６に相当）を設け、その上に光電変換
層を介して透光性の個別電極を設けてもよい。その場合
、共通電極は透光性である必要はない。また、基板の少
なくとも光電変換層の下部の領域を透光性とし、基板側
から光を入射するようにしたイメージセンサにも、この
発明を適用することができる。

さらに他の実施例として、個別電極の面積を配線長の短
い配線パターンに接続されたものほど大きくすると同時
に、配線パターン自身の線幅を配線長の短いものほど広
くとることによって、電極間容−と配線パターンの浮遊
容量との和を均一化するという構成をとることも可能で
ある。

【図面の簡単な説明】

第１図は電荷蓄積型イメージセンサの基本構成を示す回
路図、第２図はこの発明の一実施例に係るイメージセン
サの回路構成図、第３図（ａ）（ｂ）はその実装構造を
示す平面図およびＡ−Ａ′断面図である。Ｄ１〜ＤＮ・・・光電変換素子、Ｃ１１〜０１Ｎ川電極
間容量、０２１〜０２Ｎ・・・浮遊容量、Ｒ１〜ＲＮ・
・・リセットスイッチ、８１〜ＳＮ・・・信号読出し用
スイッチング素子、Ａ１〜ＡＮ・・・前置増幅器、ＳＲ
１〜ＳＲＭ、ＳＲｔ　’　〜ＳＲＭ’　−シフトレジス
タ、１・・・基板、２・・・個別電極（対向電極）、３
・・・配線パターン、４・・・ダイポンディングパッド
、５・・・光電変換層、６・・・透光性電極（対向電極
）、１７− ７・・・共通電極、８・・・透光性樹脂層、９・・・遮
光層（入射面積規制手段）、１ｏ・・・スリット、１１
・・・透光性板、１２・・・集積回路チップ。出願人代理人　弁理士　鈴江武彦１８−

Claims

【特許請求の範囲】

（１）基板と、この基板上に形成され、読取るべき画像
面からの入射光を電気信号に変換する光電変換層と、こ
れらの光電変換層を挟んで対向して形成され、少なくと
も一方が複数個に分割され、かつ少なくとも一方が透光
性を有する対向電極と、これらの対向電極における複数
に分割された電極にそれぞれ接続された配線長の異なる
配線パターンと、これらの配線パターンを介して前記光
電変換層の前記対向電極により挟まれた各光電変換素子
領域からの信号を読出す信号読出し回路素子とを備えた
イメージセンサにおいて、前記対向電極における複数に
分割された電極の面積を該電極に接続される前記配線パ
ターンの配線長が短いものほど大きくするとともに、前
記光電変換層の各光電変換素子領域への光入射面積をこ
れら複数に分割された電極の面積に関係なく一定面積に
規制する入射面積規制手段を備えたことを特徴とするイ
メージセンサ。
（２）光電変換層は入射光量に応じた電荷を蓄積するも
のであり、信号読出し回路素子はこの蓄積電荷に基く信
号を読出すものであることを特徴とする特許請求の範囲
第１項記載のイメージセンサ。
（３）信号読出し回路素子は配線パターンの電位を検出
して信号を読出すものであることを特徴とする特許請求
の範囲第１項または第２項記載のイメージセンサ。
（４）信号読出し回路素子は複数個の集積回路素子によ
り構成されたものであることを特徴とする特許請求の範
囲第１項、第２項または第３項記載のイメージセンサ。
（５）対向電極は基板上に形成された複数に分割された
個別電極と、これらの個別電極上に光電変換層を介して
帯状に形成された透光性電極とからなるものであること
を特徴とする特許請求の範囲第１項記載のイメージセン
サ。
（６）対向電極における複数に分割された電極はその分
割方向と直角方向の長さを異ならせることによってその
電極に接続される配線パターンの配線長が短いものほど
面積が大きく設定されたものであり、入射面積規制手段
は光°電変換層の光入射側に対向して設けられ光を透過
させるための一定幅のスリットを有する遮光層からなる
ものであることを特徴とする特許請求の範囲第１項記載
のイメージセンサ。
（７）遮光層は透光性の板の表面に形成されたものであ
ることを特徴とする特許請求範囲第６項記載のイメージ
センサ。
（８）対向電極は基板上に形成された複数に分割された
個別電極と、これらの個別電極上に光電変換層を介して
帯状に形成された透光性電極とからなるものであり、入
射面積規制手段は上記透光性電極上に透光性樹脂を介し
て接着された透光性の板の表面に形成され光を透過させ
るためのスリットを有する遮光層からなるものであるこ
とを特徴とする特許請求の範囲第１項記載のイメージセ
ンサ。