JPS60138635A - デ−タバツフア - Google Patents
デ−タバツフアInfo
- Publication number
- JPS60138635A JPS60138635A JP24647583A JP24647583A JPS60138635A JP S60138635 A JPS60138635 A JP S60138635A JP 24647583 A JP24647583 A JP 24647583A JP 24647583 A JP24647583 A JP 24647583A JP S60138635 A JPS60138635 A JP S60138635A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register group
- circuit
- output
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、異なるクロックで動作する複数のシステムの
間でデータを転送するだめのデータバッファに関する。
間でデータを転送するだめのデータバッファに関する。
〔発明の技術的背景および背景技術の問題点〕従来、異
なるクロックで動作するλつのシステムの間でデータ転
送を行う場合には、２つのシステムの境界にＦＩＦＯ（
ｆｉｒＩ！ｔ−１ｎ−ｆｌｒａｔ−ｏｕｔ）メそり等を
おき、一旦データをバッファリングすることにより、両
方のシステムが非同期でデータの書込、読出を行ってい
た。この手法によれば、ＦＩＦＯの段数の最適値を検削
する必要性は残るものの、両方のシステムのデータ転送
速度が大きく具っていたり、まとまった転送単位で連続
してデータ転送しなければならない場合には有効である
。
なるクロックで動作するλつのシステムの間でデータ転
送を行う場合には、２つのシステムの境界にＦＩＦＯ（
ｆｉｒＩ！ｔ−１ｎ−ｆｌｒａｔ−ｏｕｔ）メそり等を
おき、一旦データをバッファリングすることにより、両
方のシステムが非同期でデータの書込、読出を行ってい
た。この手法によれば、ＦＩＦＯの段数の最適値を検削
する必要性は残るものの、両方のシステムのデータ転送
速度が大きく具っていたり、まとまった転送単位で連続
してデータ転送しなければならない場合には有効である
。
しかし、両方のシステムの転送速度が略同−で連続転送
の必要がない場合や、送信側のシステムの転送速度が受
信側よりはるかに遅い場合にはＦＩＦＯを用いる必要な
い。また、ＦＩＦＯの［つきぬけ時間」が転送遅延とし
て問題になることがあり、高速転送に対応したＦＩＦＯ
を安価に得ることができないという問題もある。
の必要がない場合や、送信側のシステムの転送速度が受
信側よりはるかに遅い場合にはＦＩＦＯを用いる必要な
い。また、ＦＩＦＯの［つきぬけ時間」が転送遅延とし
て問題になることがあり、高速転送に対応したＦＩＦＯ
を安価に得ることができないという問題もある。
本発明は上記の従来技術の問題点に鑑みてなされたもの
で、異なるクロックで動作する一つのシステム間で、デ
ータを高速転送することのできるデータバッファを提供
することを目的とする。
で、異なるクロックで動作する一つのシステム間で、デ
ータを高速転送することのできるデータバッファを提供
することを目的とする。
上記の目的を実現するためこの発明は、一方の７ステム
から受信したデータを保持する第１のレジスタ群と、第
７のレジスタ群から転送されたデータを保持し、クロッ
クの異なる他方のシステムにデータを送信する第一のレ
ジスタ群と、これらレジスタ群にデータが保持されてい
るか否かにもとづいてそれぞれのシステムにデータ送信
、受信の可否を通知しすると共に、第１のレジスタ群か
ら第一のレジスタ群にデータを転送させる制御手段とを
備えたデータバッファを提供するものである。
から受信したデータを保持する第１のレジスタ群と、第
７のレジスタ群から転送されたデータを保持し、クロッ
クの異なる他方のシステムにデータを送信する第一のレ
ジスタ群と、これらレジスタ群にデータが保持されてい
るか否かにもとづいてそれぞれのシステムにデータ送信
、受信の可否を通知しすると共に、第１のレジスタ群か
ら第一のレジスタ群にデータを転送させる制御手段とを
備えたデータバッファを提供するものである。
〔発明の実施例〕
以下、添付図面の第７図乃至第３図を参照して本発明の
いくつかの実施例を説明する。なお、図面の説明におい
て同一要素は同一符号で示しである。第１図は一実施例
の回路図である。第１のシステム（送信側）／かも送信
されたデータ０１０〜ＤＩｎは、データバッファλを構
成する第１のレジスタ群２１で一旦保持され、信号線を
介して第一のレジスタ群、２２に転送される。第一のレ
ジスタ群−に保持されているデータＤＯＯ−Ｄｏｎは、
信号線を介して第１のシステム／とは異なるクロックで
動作する第二のシステム（受信側）３に送られる。
いくつかの実施例を説明する。なお、図面の説明におい
て同一要素は同一符号で示しである。第１図は一実施例
の回路図である。第１のシステム（送信側）／かも送信
されたデータ０１０〜ＤＩｎは、データバッファλを構
成する第１のレジスタ群２１で一旦保持され、信号線を
介して第一のレジスタ群、２２に転送される。第一のレ
ジスタ群−に保持されているデータＤＯＯ−Ｄｏｎは、
信号線を介して第１のシステム／とは異なるクロックで
動作する第二のシステム（受信側）３に送られる。
第１のシステムｌがものデータ送信はＳＩ （シフトイ
ン）クロックに同期してなされるが、ＳＩクロック信号
は第１のレジスタ、２／および第１のＤ７リツプ７０ツ
ブ３のクロック端子に与えられる。
ン）クロックに同期してなされるが、ＳＩクロック信号
は第１のレジスタ、２／および第１のＤ７リツプ７０ツ
ブ３のクロック端子に与えられる。
また、第一のシステム３でのデータ受信はｓｏ（シフト
アウト）クロックに同期してなされるが、ＳＯクロック
信号は第一のＤフリップフロップ評のクロック端子に与
えられる。
アウト）クロックに同期してなされるが、ＳＯクロック
信号は第一のＤフリップフロップ評のクロック端子に与
えられる。
第１のＤフリップフロップＪのＤ入力端子にはハイレベ
ル（以下′ｌ″とする）の信号が与えられており、Ｑ出
力は第１のレジスタ群２１が受信可の状態にあることを
示すＩＲ（インプットレディ）信号として第１のシステ
ム／に与えられる。また第一のＤフリップフロップＪの
Ｄ入力端子にはローレベル（以下”Ｏ”とする）の信号
が与えられており、Ｑ出力は第一のレジスタ群−が送信
可の状態にあることを示すＯＲ（アウトプットレディ）
信号として第一のシステム３に与えられる。第１のＤフ
リップフロップ３のＱ出力と第一の７リツプフロツプＪ
のＱ出力は駒回路、Ｚ＆ｌＣ与えられ、その出力はパル
ス発生回路コロに与えられる。パルス発生回路２乙はＡ
ＮＤ回路８から°ｌ”の信号が与えられると、一定時間
の後に所定幅の負のパルスを発する。この負のパルスは
第１のＤフリップ７０ツブ刀のＣＬＲ（クリア）端子お
よび第一のＤ７リツプフロツプ２ＱのＰＲ（プリセット
）端子に与えられると共に、ＮＯＴ回路２７を介して第
一のレジスタ群ユコに与えられる。
ル（以下′ｌ″とする）の信号が与えられており、Ｑ出
力は第１のレジスタ群２１が受信可の状態にあることを
示すＩＲ（インプットレディ）信号として第１のシステ
ム／に与えられる。また第一のＤフリップフロップＪの
Ｄ入力端子にはローレベル（以下”Ｏ”とする）の信号
が与えられており、Ｑ出力は第一のレジスタ群−が送信
可の状態にあることを示すＯＲ（アウトプットレディ）
信号として第一のシステム３に与えられる。第１のＤフ
リップフロップ３のＱ出力と第一の７リツプフロツプＪ
のＱ出力は駒回路、Ｚ＆ｌＣ与えられ、その出力はパル
ス発生回路コロに与えられる。パルス発生回路２乙はＡ
ＮＤ回路８から°ｌ”の信号が与えられると、一定時間
の後に所定幅の負のパルスを発する。この負のパルスは
第１のＤフリップ７０ツブ刀のＣＬＲ（クリア）端子お
よび第一のＤ７リツプフロツプ２ＱのＰＲ（プリセット
）端子に与えられると共に、ＮＯＴ回路２７を介して第
一のレジスタ群ユコに与えられる。
第一図は第１図の実施例の各部の信号波形図である。デ
ータ転送の前には、第１．第２の７リツプフロツプｕ、
評は図示しないリセット信号によってリセットされる。
ータ転送の前には、第１．第２の７リツプフロツプｕ、
評は図示しないリセット信号によってリセットされる。
そのため、ＩＲは“ｌ”、ＯＲは”ｏ”になっている。
時点ｔ１において、第７のシステム／はＩＲ＝”／”で
あること（第１のレジスタ群２１が受信可であること）
を確認してから、ＳＩクロック信号に同期させてデータ
Ｄ１．−ＤＩｎを第１のレジスタ群λ／に書込む。する
と、ＳＩ クロック信号によって第１のＤフリップフロ
ップｎのＱ出力が反転し、ＩＲは”／”からθ″になる
。このようにして、第１のレジスタ群２／にのみデータ
が保持された状態において、受信不可であることが第１
のシステムに通知される。
あること（第１のレジスタ群２１が受信可であること）
を確認してから、ＳＩクロック信号に同期させてデータ
Ｄ１．−ＤＩｎを第１のレジスタ群λ／に書込む。する
と、ＳＩ クロック信号によって第１のＤフリップフロ
ップｎのＱ出力が反転し、ＩＲは”／”からθ″になる
。このようにして、第１のレジスタ群２／にのみデータ
が保持された状態において、受信不可であることが第１
のシステムに通知される。
第７のＤフリップフロップ３のＱ出力の反転と同時にＱ
出力も反転するので、ＡＮＤ ＠路８の出力もＯ”から
”ｌ”に反転する。従って、一定時間の後にパルス発生
回路２６から負のパルスが発せられる。この負のパルス
によって第１．第２のフリップフロップ２３． Ｍはそ
れぞれクリア、プリセットされるので、ＩＲは０″から
″／′に、ＯＲは１７″から”Ｏ″に反転させられる。
出力も反転するので、ＡＮＤ ＠路８の出力もＯ”から
”ｌ”に反転する。従って、一定時間の後にパルス発生
回路２６から負のパルスが発せられる。この負のパルス
によって第１．第２のフリップフロップ２３． Ｍはそ
れぞれクリア、プリセットされるので、ＩＲは０″から
″／′に、ＯＲは１７″から”Ｏ″に反転させられる。
また、負パルスはＮＯＴ回路２７を介して第一のレジス
タ群二に与えられるので、第１のレジスタ群２１のデー
タは第２のレジスタ群二に転送される。このようにして
、第１のレジスタ、２２にのみデータが保持された状態
において、第１のシステム／には受信可であることが通
知され、第一のシステム３には送信不可であることが通
知される。
タ群二に与えられるので、第１のレジスタ群２１のデー
タは第２のレジスタ群二に転送される。このようにして
、第１のレジスタ、２２にのみデータが保持された状態
において、第１のシステム／には受信可であることが通
知され、第一のシステム３には送信不可であることが通
知される。
時点ｔ２において、第一のレジスタ群二のデータがＳＯ
クロック信号に同期して読取られると、−第２のＤフリ
ップ７０ツブ！＋は反転してＯＲは／”から”Ｏ”Ｋな
る。このようにしていずれのレジスタ群！／、 、２２
にもデータが保持されていない状態において、受信可で
あることが第１のシステム／に通知され、送信不可であ
ることが第一のシステム３に通知される。
クロック信号に同期して読取られると、−第２のＤフリ
ップ７０ツブ！＋は反転してＯＲは／”から”Ｏ”Ｋな
る。このようにしていずれのレジスタ群！／、 、２２
にもデータが保持されていない状態において、受信可で
あることが第１のシステム／に通知され、送信不可であ
ることが第一のシステム３に通知される。
時点ｔ５においては、時点ｔ１ と同様にしてデータの
受信、Ｄフリップフロップλ／、ココの状態変化、デー
タの転送がなされ、第２のレジスタ群２２のみにデータ
が保持された状態で安定する。
受信、Ｄフリップフロップλ／、ココの状態変化、デー
タの転送がなされ、第２のレジスタ群２２のみにデータ
が保持された状態で安定する。
時点ｔ４においては、時点ｔ３においてすでにデータが
書込まれ、第一のレジスタ群、２２に保持されているの
で、新たなデータは第１のレジスタ群ユｌに保持された
ままで第一のレジスタ群２２には転送されない。なぜな
ら、時点ｔ４以前においてＭの回路」の一方の入力には
、第１のＤフリップフロップＪのＱ出力から”ｌ”の信
号が与えられているのでパルス回路２乙は作動ぜず、従
ってＮＯＴ回路−１７ヲ介してパルスが第二のレジスタ
群、２２に与えられることはないからである。なお、Ｉ
Ｒは１θ”になりＯＲは”／”になるので、第１のシス
テム／には受信不可であることが通知され、第一のシス
テム３には送信可であることが通知される。
書込まれ、第一のレジスタ群、２２に保持されているの
で、新たなデータは第１のレジスタ群ユｌに保持された
ままで第一のレジスタ群２２には転送されない。なぜな
ら、時点ｔ４以前においてＭの回路」の一方の入力には
、第１のＤフリップフロップＪのＱ出力から”ｌ”の信
号が与えられているのでパルス回路２乙は作動ぜず、従
ってＮＯＴ回路−１７ヲ介してパルスが第二のレジスタ
群、２２に与えられることはないからである。なお、Ｉ
Ｒは１θ”になりＯＲは”／”になるので、第１のシス
テム／には受信不可であることが通知され、第一のシス
テム３には送信可であることが通知される。
時点ｔ５ において、ＳＯクロック信号に同期して第一
のレジスタ群−コのデータが読取られてＯＲが”ｌ”か
ら”Ｏ”になると、パルス発生回路２乙に固有の時間の
後に第１のレジスタ群、２／から第２のレジスタ群ｎに
データが転送される。このようにして時点ｔ２以前の状
態と同じ状態になる。
のレジスタ群−コのデータが読取られてＯＲが”ｌ”か
ら”Ｏ”になると、パルス発生回路２乙に固有の時間の
後に第１のレジスタ群、２／から第２のレジスタ群ｎに
データが転送される。このようにして時点ｔ２以前の状
態と同じ状態になる。
時点ｔ５において、さらにＳＯクロック信号に同期して
第一のレジスタ群−のデータが読取られると、時点ｔ３
以前と同じ状態になる。
第一のレジスタ群−のデータが読取られると、時点ｔ３
以前と同じ状態になる。
上記の如く第１図および第２図に示す実施例によれば、
第１のシステムｌはＩＲをセンスすることによってデー
タを第７のレジスタ群、２／に書込むことができ、第一
のシステム３はＯＲをセンスすることによってデータを
第一のレジスタ群ｎから読取ることができる。また、第
１のレジスタ群２／から第２のレジスタ群２２へのデー
タ転送は、パルス発生回路コロによる所定の時間遅れで
高速に行うことができる。
第１のシステムｌはＩＲをセンスすることによってデー
タを第７のレジスタ群、２／に書込むことができ、第一
のシステム３はＯＲをセンスすることによってデータを
第一のレジスタ群ｎから読取ることができる。また、第
１のレジスタ群２／から第２のレジスタ群２２へのデー
タ転送は、パルス発生回路コロによる所定の時間遅れで
高速に行うことができる。
第３図は本発明の他の実施例の回路図である。
第１図および第２図の実施例は、一方向のみのデータ転
送を行うものであるが、第３図に示す如く受信側のレジ
スタ群、２１０，２．ｌ、と送信側のレジスタ群−一。
送を行うものであるが、第３図に示す如く受信側のレジ
スタ群、２１０，２．ｌ、と送信側のレジスタ群−一。
、−石とを図示の如く対に設けると、同時に双方向のデ
ータ転送は起こらないという条件の下で、双方向のデー
タ転送が可能になる。
ータ転送は起こらないという条件の下で、双方向のデー
タ転送が可能になる。
なお、第１．第一のｐフリップフロップ、２Ｊ、 Ｊ’
。
。
ＡＮＤ回路８．パルス発生回路ムおよびインバータコア
はそれぞれ共有にすることによって、ハードウェアを小
規模にする。また、それぞれ異なるシステムからの８Ｉ
ｏ Ｓｌｈ （シフトイン）クロック信号はＯＲ回路３
θを介して第１のＤフリップフロップ３のクロック端子
に与えられるようにし、Ｓｏｎ。
はそれぞれ共有にすることによって、ハードウェアを小
規模にする。また、それぞれ異なるシステムからの８Ｉ
ｏ Ｓｌｈ （シフトイン）クロック信号はＯＲ回路３
θを介して第１のＤフリップフロップ３のクロック端子
に与えられるようにし、Ｓｏｎ。
５０１（シフトアウト）りｐツク信号はＯＲ回路３／を
介して第一のＤ７リツプフｐツブＪのクロック端子に与
えられるようにする。
介して第一のＤ７リツプフｐツブＪのクロック端子に与
えられるようにする。
第３図の回路はゲートアレイ化して構成してもよい。
上記の如く本発明によれば、一方のシステムから受信し
たデータを保持する第１のレジスタ群と、第７のレジス
タから転送されたデータを保持し、クロックの異なる他
方のシステムにデータを送信する第２のレジスタ群と、
これらシステムにデータ送信、受信の可否を通知すると
共に、データの転送を制御する制御手段とを備えたので
、異なるクロックで動作するシステム間で、データを高
速転送することのできるデータバッファを得ること −
ができる。また、フリップフロップ、レジスタ等を用い
た比較的簡単な回路によって実現できるので、安価であ
る。
たデータを保持する第１のレジスタ群と、第７のレジス
タから転送されたデータを保持し、クロックの異なる他
方のシステムにデータを送信する第２のレジスタ群と、
これらシステムにデータ送信、受信の可否を通知すると
共に、データの転送を制御する制御手段とを備えたので
、異なるクロックで動作するシステム間で、データを高
速転送することのできるデータバッファを得ること −
ができる。また、フリップフロップ、レジスタ等を用い
た比較的簡単な回路によって実現できるので、安価であ
る。
第１図は本発明の一実施例の回路図、第２図は第１図の
実施例の各部の信号波形図、第３図は本発明の他の実施
例の回路図である。 λ・・・制御手段１．２／、コ／。、 ２／、 、 、
ＺＪ、 Ｑ２０．．２ｕ、・・・第１．第２のレジスタ
群、２３．コダ・・・第１’、第２のＤフリップフロッ
プ、Ｊ・・・ＡＮＤ回路、２７・・・ＮＯＴ回路、３０
．．３／・・・ＯＲ回路。 出願人代理人 猪 股 清
実施例の各部の信号波形図、第３図は本発明の他の実施
例の回路図である。 λ・・・制御手段１．２／、コ／。、 ２／、 、 、
ＺＪ、 Ｑ２０．．２ｕ、・・・第１．第２のレジスタ
群、２３．コダ・・・第１’、第２のＤフリップフロッ
プ、Ｊ・・・ＡＮＤ回路、２７・・・ＮＯＴ回路、３０
．．３／・・・ＯＲ回路。 出願人代理人 猪 股 清
Claims (1)
- 【特許請求の範囲】 第１のシステムから受信したデータを保持する第１のレ
ジスタ群と、 該第１のレジスタ群から転送されたデータを保持し、前
記第１のシステムとはクロックの異なる第２のシステム
に該データを送信する第一のレジスタ群と、 前記第１．第２のレジスタ群にデータが保持されている
か否かにもとづいて前記第１．第２のシステムにデータ
受信、送信の可否を通知すると共に、該第１のレジスタ
群にデータが保持され該第−のレジスタ群にデータが保
持されていないときにのみ該第７のレジスタ群から第一
のレジスタ群にデータを転送させる制御手段とを備える
データバッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24647583A JPS60138635A (ja) | 1983-12-27 | 1983-12-27 | デ−タバツフア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24647583A JPS60138635A (ja) | 1983-12-27 | 1983-12-27 | デ−タバツフア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60138635A true JPS60138635A (ja) | 1985-07-23 |
Family
ID=17148949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24647583A Pending JPS60138635A (ja) | 1983-12-27 | 1983-12-27 | デ−タバツフア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60138635A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248125A (ja) * | 1985-08-27 | 1987-03-02 | Oki Electric Ind Co Ltd | 駆動回路 |
| JPS648732A (en) * | 1987-06-30 | 1989-01-12 | Sharp Kk | Digital serial/parallel converter |
| JPH0199141A (ja) * | 1987-10-12 | 1989-04-18 | Fujitsu Ltd | 共用拡張記憶制御方法 |
| JPH0191959U (ja) * | 1987-12-11 | 1989-06-16 | ||
| US6898490B2 (en) | 2001-10-09 | 2005-05-24 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle controller for controlling rewriting data in a nonvolatile memory |
-
1983
- 1983-12-27 JP JP24647583A patent/JPS60138635A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248125A (ja) * | 1985-08-27 | 1987-03-02 | Oki Electric Ind Co Ltd | 駆動回路 |
| JPS648732A (en) * | 1987-06-30 | 1989-01-12 | Sharp Kk | Digital serial/parallel converter |
| JPH0199141A (ja) * | 1987-10-12 | 1989-04-18 | Fujitsu Ltd | 共用拡張記憶制御方法 |
| JPH0191959U (ja) * | 1987-12-11 | 1989-06-16 | ||
| US6898490B2 (en) | 2001-10-09 | 2005-05-24 | Honda Giken Kogyo Kabushiki Kaisha | Vehicle controller for controlling rewriting data in a nonvolatile memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2000008800A3 (en) | Synchronizing source-synchronous links in a switching device | |
| JPS60138635A (ja) | デ−タバツフア | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| JPH05300113A (ja) | シェルフ構成におけるカード間通信方式 | |
| JPH04354219A (ja) | データ伝送方式 | |
| JP3269530B2 (ja) | シリアル通信システムおよびシリアル通信方法 | |
| JPH0731530B2 (ja) | 同期制御ｎｃ装置 | |
| JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
| US7181292B2 (en) | System control method, control processing system, and control processing apparatus | |
| JPH08249273A (ja) | 転送速度切り替え機能付き非同期転送回路 | |
| JPH01128153A (ja) | 非同期機器間の制御信号伝送方式 | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| JPS61105150A (ja) | 情報転送回路 | |
| JPH01288128A (ja) | 双方向データ転送制御方法 | |
| JPS6316329A (ja) | 演算装置のデ−タ送出回路 | |
| JPS60259038A (ja) | 直列通信のバツフア装置 | |
| JPH04170830A (ja) | クロック同期型シリアルデータ伝送装置 | |
| JPS63217843A (ja) | デ−タ転送方式 | |
| JPH07110018B2 (ja) | シリアル通信装置 | |
| JPS61231651A (ja) | インタフエ−ス制御方式 | |
| JPS6129026B2 (ja) | ||
| JPH0918520A (ja) | データ伝送装置 | |
| JPH0430616B2 (ja) | ||
| JPH02153451A (ja) | バス制御方式 | |
| JPH06152557A (ja) | フレーム乗換回路 |