JPH0191959U - - Google Patents
Info
- Publication number
- JPH0191959U JPH0191959U JP18832687U JP18832687U JPH0191959U JP H0191959 U JPH0191959 U JP H0191959U JP 18832687 U JP18832687 U JP 18832687U JP 18832687 U JP18832687 U JP 18832687U JP H0191959 U JPH0191959 U JP H0191959U
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- buffer
- signal
- data
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Multi Processors (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は本考案の実施例における具体的な回路図
、第３図は第２図のタイムチヤート、第４図は本
考案における他の具体的な回路図、第５図は第４
図のタイムチヤート、第６図は従来のインターフ
エースブロツク図である。 １，２……処理装置、５，６……バツフア、７
……制御回路、１１，１２……ラツチ回路、１３
，１４……ロジツク回路。
第２図は本考案の実施例における具体的な回路図
、第３図は第２図のタイムチヤート、第４図は本
考案における他の具体的な回路図、第５図は第４
図のタイムチヤート、第６図は従来のインターフ
エースブロツク図である。 １，２……処理装置、５，６……バツフア、７
……制御回路、１１，１２……ラツチ回路、１３
，１４……ロジツク回路。
Claims (1)
- 送信側処理装置からの書込み信号によつて該処
理装置の出力データを記憶する第１のバツフアと
、前記書込み信号と受信側処理装置からの読出し
信号が共に非能動になつたときのタイミング信号
を得る制御回路と、この制御回路からのタイミン
グ信号で前記第１のバツフアのデータを記憶し前
記受信側処理装置からの読出し信号で該処理装置
に記憶データを出力する第２のバツフアとを備え
たことを特徴とする非同期式パラレルデータイン
ターフエース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18832687U JPH0191959U (ja) | 1987-12-11 | 1987-12-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18832687U JPH0191959U (ja) | 1987-12-11 | 1987-12-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191959U true JPH0191959U (ja) | 1989-06-16 |
Family
ID=31479426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18832687U Pending JPH0191959U (ja) | 1987-12-11 | 1987-12-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0191959U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011047659A (ja) * | 2009-08-25 | 2011-03-10 | Seiko Epson Corp | 電子機器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953342A (ja) * | 1972-09-27 | 1974-05-23 | ||
| JPS52134340A (en) * | 1976-05-03 | 1977-11-10 | Motorola Inc | Data transfer synchronous digital logical circuit |
| JPS53138247A (en) * | 1977-05-09 | 1978-12-02 | Nippon Telegr & Teleph Corp <Ntt> | Information transfer system |
| JPS60138635A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | デ−タバツフア |
| JPS60160461A (ja) * | 1984-02-01 | 1985-08-22 | Nec Corp | デ−タ転送制御回路 |
| JPS61223965A (ja) * | 1985-03-29 | 1986-10-04 | Toshiba Corp | デ−タ転送回路 |
-
1987
- 1987-12-11 JP JP18832687U patent/JPH0191959U/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953342A (ja) * | 1972-09-27 | 1974-05-23 | ||
| JPS52134340A (en) * | 1976-05-03 | 1977-11-10 | Motorola Inc | Data transfer synchronous digital logical circuit |
| JPS53138247A (en) * | 1977-05-09 | 1978-12-02 | Nippon Telegr & Teleph Corp <Ntt> | Information transfer system |
| JPS60138635A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | デ−タバツフア |
| JPS60160461A (ja) * | 1984-02-01 | 1985-08-22 | Nec Corp | デ−タ転送制御回路 |
| JPS61223965A (ja) * | 1985-03-29 | 1986-10-04 | Toshiba Corp | デ−タ転送回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011047659A (ja) * | 2009-08-25 | 2011-03-10 | Seiko Epson Corp | 電子機器 |