JPS6262363U - - Google Patents
Info
- Publication number
- JPS6262363U JPS6262363U JP15071785U JP15071785U JPS6262363U JP S6262363 U JPS6262363 U JP S6262363U JP 15071785 U JP15071785 U JP 15071785U JP 15071785 U JP15071785 U JP 15071785U JP S6262363 U JPS6262363 U JP S6262363U
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- storage means
- output interface
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Description
第1図はこの考案に係る入出力インターフエー
スの概略構成を示すブロツク図である。 1……一時的記憶手段、2……第一のバツフア
、3……第二のバツフア、4……内部の中央演算
処理装置、6……外部のマイクロコンピユータシ
ステム。
スの概略構成を示すブロツク図である。 1……一時的記憶手段、2……第一のバツフア
、3……第二のバツフア、4……内部の中央演算
処理装置、6……外部のマイクロコンピユータシ
ステム。
Claims (1)
- 【実用新案登録請求の範囲】 1 内部に設けた中央演算処理装置と、その書き
込み、読み出し状態を把握して、これを一時的に
記憶保持する一時的記憶手段と、 上記記憶手段の状態を外部のマイクロコンピユ
ータシステムに連絡し、このマイクロコンピユー
タシステムの書き込み、読み出しの状態を示す1
データ分のビツトを一時的に貯え、上記記憶手段
の状態を元に戻す第一のバツフアと、 上記一時的記憶手段の状態に従つて上記内部の
演算処理装置と上記外部のマイクロコンピユータ
システムとの各1データ分のビツトを一時的に貯
えてから相互に入出力する第二のバツフアとを備
えたことを特徴とする入出力インターフエース。 2 一時的記憶手段がフリツプフロツプ回路で構
成され、そのフリツプフロツプ回路は外部のマイ
クロコンピユータシステムの書き込みデータ用と
読み出しデータ用とに対応配置されている実用新
案登録請求の範囲第1項記載の入出力インターフ
エース。 3 第一のバツフア及び第二のバツフアが1デー
タ分のビツト信号を次の1データ分のビツト信号
の出入りが行なわれる段階になるまで貯えるラツ
チ回路を含んで構成されている実用新案登録請求
の範囲第1項記載に入出力インターフエース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15071785U JPS6262363U (ja) | 1985-10-01 | 1985-10-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15071785U JPS6262363U (ja) | 1985-10-01 | 1985-10-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6262363U true JPS6262363U (ja) | 1987-04-17 |
Family
ID=31067111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15071785U Pending JPS6262363U (ja) | 1985-10-01 | 1985-10-01 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6262363U (ja) |
-
1985
- 1985-10-01 JP JP15071785U patent/JPS6262363U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6039170U (ja) | 電子メモ装置 | |
JPS60150700U (ja) | 電源アップ,ダウン時のram保持機能を有するマイクロプロセッサ | |
JPS6262363U (ja) | ||
JPH0191959U (ja) | ||
JPS5942640U (ja) | フリツプフロツプ回路 | |
JPS62117796U (ja) | ||
JPS6281253U (ja) | ||
JPS60144148U (ja) | 記憶装置 | |
JPS62154544U (ja) | ||
JPS6044298U (ja) | メモリ書込み回路 | |
JPS603999U (ja) | メモリ内蔵lsi | |
JPS58101253U (ja) | マルチクロツク形アナライザ | |
JPH03119243U (ja) | ||
JPS61133841U (ja) | ||
JPS59130146U (ja) | メモリ装置 | |
JPS5933334U (ja) | フリツプフロツプ回路 | |
JPS6220043A (ja) | マルチプロセツサ用非同期同時アクセスの可能なランダムアクセスメモリ− | |
JPS60170850U (ja) | デ−タバツフア | |
JPS58138146U (ja) | シリアルデ−タ入力装置 | |
JPS5983855U (ja) | エレベ−タ制御装置の出力装置 | |
JPS6020656U (ja) | ワ−ドプロセツサの制御装置 | |
JPS5992929U (ja) | Dma装置のメモリ監視装置 | |
JPS6327934U (ja) | ||
JPS61168761U (ja) | ||
JPS6389143U (ja) |