JPS60136255A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS60136255A
JPS60136255A JP24330483A JP24330483A JPS60136255A JP S60136255 A JPS60136255 A JP S60136255A JP 24330483 A JP24330483 A JP 24330483A JP 24330483 A JP24330483 A JP 24330483A JP S60136255 A JPS60136255 A JP S60136255A
Authority
JP
Japan
Prior art keywords
film
melting point
doped
polycrystalline silicon
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24330483A
Other languages
English (en)
Inventor
Tsutomu Tashiro
勉 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP24330483A priority Critical patent/JPS60136255A/ja
Publication of JPS60136255A publication Critical patent/JPS60136255A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は半導体集積回路装置に関し、特に高濃度にヒ素
原子をドープしiN型多結晶シリコン膜全有し、・持に
高電流全必決とするバイポーラ型の半導体乗積回路に関
する。
(従来技術) 従来より、多結晶シリコノ膜は、MO8トランジスタで
はゲート1極又は配線、引出1極等に、又バイボーラト
ラノジスタでは引出4極や 11に浅いエミッタ接合め
拡孜源又は、抵抗体として使用されている。
近年、この多結晶シリコン膜に、高#度にヒ素原子全ド
ープしtものが開用されているが、これは、多結晶シリ
コン膜全バイポーラ型トランジスタのエミッタの拡散源
に使用するに際し、ヒ素原子のシリコン基板に対する拡
散系数が小さいことから、浅い接合形成にM効な為であ
る。
また、配線として多結晶シリコン膜’ei史用するに際
し、配線の抵抗を低くするために、高濃度のリン原子や
ヒ素原子全ドープしたものや、多結晶シリコン膜上に、
高融点金属シリサイド膜を形成し、配線としての抵抗を
低くする方法等が実施されている。
一方、近年半導体集積回路の高密度化は一層高まり、そ
のため、内部に使用される素子寸法は微細になる一方で
ある。このことは、電極用金属膜と多結晶シリコン膜の
コンタクト部の微細化全意味する。最近高濃度にヒ素原
子がドープされた多結晶シリコン膜に、この微細なコン
タクト(例えば3μm口以下)を介して、シリコン含有
アルミニウム膜全電極用金属膜として形成した場合、コ
ンタクト抵抗が異常に高くなると^う現象が報告されて
いる。しかも特に高電流で1吏用しt場合に顕著に現わ
れると報告されている。
まt1アルミニウム膜を前記し友ように多結晶シリコン
膜上に形成すると、従来から知られてhる謙に、アルミ
ニウム膜。と多結晶シリコン膜が反応して、コンタクト
部で抵抗に異常が発生する。
この傾向はヒ素原子がドープされた多結晶7リコン膜で
よレ一層顕著に発生する。これはヒ素原子が有する独得
の問題であると考えられてbる。
これはアルミニウム原子、ヒ素原子そして結晶粒子から
なる多結晶シリコン膜の王者が一緒になった時に特に顕
著にあられれる。
前記した様なコンタクト部での異な現象をさける為には
ヒ素ドーグの多結晶シリコン膜とアルミニウム膜全直接
に接続しないことが必要となる。
また、さらに接続部の抵抗を下げる為には金属同志の接
続が望ましい。
ところで、多結晶シリコン膜上には、前述したように高
融点金属シリサイド膜が形成でき、従来よシ使用されて
いる。この高融点金属シリサイド膜を介してアルミニウ
ムを主成分とする電極用金属膜と、ヒ素を高濃度にドー
グした多結晶シリコン膜と全接続すれば前述の様なコン
タクト部での異膚は発生せずコンタクト抵抗を極めて低
くできると予想される。しかしながら、高融点金属シリ
サイド膜はアルミニウムとは反応性が非虜に高く、アル
ミニウムと高融点金属(例えば白金、モリブデン等)と
シリコンの間に三元分合を形成し、シリコンがアルミニ
ウム中に吸収され、コンタクト部でシリコンが消失する
という現象が発生する。
これは半導体装置として信頼性に欠けるばかりかコンタ
クト抵抗の異常な上昇、又はコンタクトオープン等の現
象を発生させる。この現象を防ぐには高融点金属シリサ
イド膜とも、アルミニウムとも反応しな贋バリアメタル
膜(例えばチタン−タングステン膜、又は窒化チタン膜
等)を間に入れることが考えられる。
(発明の目的) 本発明の目的は、上記欠点を除去し、高濃度のヒ素ドー
プ多結晶シリコン膜とアルミニウム金主成分とする1極
用金属膜との接続をゲ定的に、しかも極めて低いコンタ
クト抵抗で実現できる半導体集積回路装置を提供するに
ある。
(発明の構成) 本発明の半導木果撰回路装置は、高濃度のヒ素原子がド
ニグされeN型多結晶シリコン膜にアルミニウムを主取
分とする電極金属を接続してなる金属電極構造を有する
半導体集積回路装置において、前記金属電極は1 Q 
19atoms/crn3以上ノ濃度のヒ素原子がドー
プされ選択的に形成されたN型多結晶シリコン膜の所定
領域上に形成され友高融点金属シリサイド膜と、核高融
点金属シリサイド膜上に形成されたバリアメタル膜と、
該バリアメタル膜の上に形成されたアルミニウムを主成
分とする電極用の金属膜とにょシ構成される。
(実施例) 以下、本発明の実施例について、図面を参照して説明す
る。
第1図〜第5図は本発明の一実施例並びにその製造方法
を説明するための工程順に示した断面図である。
本実施例では、本発明全浅^接会全有するバイポーラト
ランジスタ並びに低抵抗の多結晶シリコン抵抗に実施し
た例について説明する。
先ず、第1図に示すように、(100)結晶軸の20〜
36Ω・副の比抵抗’に!するシリコン基板l上に異面
濃度がI O” ’ atoms/crn3.4さ3 
/Jmつヒ素埋込層2を形成し、その上に減圧エピタキ
クヤル成長法により厚さ1μm、比抵抗lΩ・鋸のエピ
タキシャル成長層3を形成する。次いで選択酸化により
厚さ1.3μmの絶縁酸化膜4を形成する。
次に、第2図に示すように、1000℃、30分のコレ
クタリン拡散層5を形成し、次いで、 100Key、
 1XIO’/crn”(7)条件ティオン注入し、ベ
ース領域6を形成する。さらにエミッタ、ベース分離酸
化膜4’を形成する。
次に、第3図に示すように、厚さ2500人の多結晶シ
リコン膜7を選択的に形成し、ヒ素をイオン注入法によ
り70Ke’V、 1XLO”/crn2の条件で多結
晶シリコン膜7に注入する。次いで、厚さ3000人の
CVD酸化膜8を形成し、熱処理を行ない、エミッタ領
域9fc形成する。次いでCV、D酸化膜に選択的に開
孔する。
次に第4図に示すように、前工程で形成しfC開孔部に
白金シリサイド膜10t”形成する。
次に第5図に示すように、チタン−タングステン膜11
とアルミニウム膜12を所望の厚さで形成する。次いで
、リアクティブ・イオン・エツチング法により必要な配
線パターンを形成する。
ま之、多結晶シリコン抵抗13も同様にしてアルミニウ
ム゛α極を形成することができる。
以上により形成された本実施例の半導体集積回路装置は
、10 ” a t oms/crn3以上の濃1f、
(7)Ill子がドープされ選択的に形成されたN型多
結晶シリコン膜7上に形成されt高融点金属シリサイド
膜1Oと、高融点金属シリサイド膜上に形成されたバリ
アメタル膜11と、バリアメタル膜11上に形成された
アルミニウムを主成分とする成極用の金属膜12よりな
る電極構造を有している。
以上の構造によれば、ヒ素ヲ高濃度にドープした多結晶
シリコン膜上には高融点金属シリサイド膜が接している
ので多結晶シリコン膜とアルミニウム膜が接している4
&のように異常を発生することなくコンタクト抵抗を極
めて小さくすることができる。
lt高融点金属シリサイド膜上にはチタン−タングステ
ンのような高融点金属シリサイドとアルミニウム膜の両
方とも反応しないバリアメタル膜が形成されているので
反応性が高くコンタクト抵抗の異常な上昇、又はコンタ
クトオーブンの現象を発生するアルミニウムと高融点金
属シリサイドの反応は阻止される。
また上j己したようにアルミニウムとバリアメタル膜と
の反応は起らない。
従って本実施例によれば、高#にのヒ素をドープした多
結晶シリコン膜と、アルミニウムを主成分とする電極用
金属膜との接触を安定化でき、しかもコンタクト抵抗全
極めて低くすることが可能となる。
以上、本発明の一実施例について説明しtが、高融点金
属シリサイド膜としては、モリブデンシリサイド膜、タ
ングステンシリサイド膜また、ノ(リアメタル膜として
は、窒化チタン膜、ま几、金属電極膜としてはシリコン
含有アルミニウム膜、銅含有アルミニウム膜、シリコン
及び銅含有アルミニウム膜1[用しても同様な効果を得
ることができる。
(発明の効果) 以上説明したように、本発明によれば、高濃度のヒ累ド
ープの多結晶シリコン膜とアルミニウムを主成分とする
電極用金属膜との接続を安定化させることができ、かつ
極めて低いコンタクト抵抗を実現しt半導体集積回路装
置が得られる。
全説明するための工程順に示した断面図である。
l・・・・・・シリコン基板、2・・・・・・埋込層、
3・・・・・・エピタキシャル成長法、4. 4’・・
・・・・、酸化膜、5・・・・・・コレクタ拡散層、6
・・・・・・ベース拡散層、7・・・・・・多結晶シリ
コン膜、8・・・・・・CVD酸化膜、9・・・・・・
エミッタ拡散層、10・・・・・・白金シリサイド膜、
11・・・・・・チタン−タングステンg、lz・・・
・・・アルミニウム膜。
峯1′@ 讐2田 子3V 傑q図 茅左目

Claims (1)

    【特許請求の範囲】
  1. 高濃度のヒ素原子がドープされkN型多結晶シリコン膜
    にアルミニウムを主成分とする1極金属金接続してなる
    金属1極構造を有する半導体集積回路装置において、前
    記金属電極構造は1O1019ato、4−以上の濃度
    のヒ素原子がドープされ選択的に形成されたN型多結晶
    シリコン膜の所定頭載上に形成された高融点金属シリサ
    イド膜と、該高融点金属シリサイド膜上に形成されたバ
    リアメタル膜と、核バリアメタル膜の上に形成され几ア
    ルミニウムを主成分とする電極用の金属膜とにより構成
    されることを特徴とする半導体集積回路装置。
JP24330483A 1983-12-23 1983-12-23 半導体集積回路装置 Pending JPS60136255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24330483A JPS60136255A (ja) 1983-12-23 1983-12-23 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24330483A JPS60136255A (ja) 1983-12-23 1983-12-23 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS60136255A true JPS60136255A (ja) 1985-07-19

Family

ID=17101838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24330483A Pending JPS60136255A (ja) 1983-12-23 1983-12-23 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS60136255A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55103740A (en) * 1979-01-31 1980-08-08 Nec Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55103740A (en) * 1979-01-31 1980-08-08 Nec Corp Semiconductor device

Similar Documents

Publication Publication Date Title
US4333099A (en) Use of silicide to bridge unwanted polycrystalline silicon P-N junction
JPH0523055B2 (ja)
US5278099A (en) Method for manufacturing a semiconductor device having wiring electrodes
KR100196484B1 (ko) 얇은 희생층을 사용하여 수직형 퓨즈 디바이스 및 쇼트키다이오드를 제조하는 방법
US5654209A (en) Method of making N-type semiconductor region by implantation
EP0209654B1 (en) Semiconductor device having wiring electrodes
US5068710A (en) Semiconductor device with multilayer base contact
US5138425A (en) Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements
JPS60136255A (ja) 半導体集積回路装置
JPS59197162A (ja) 半導体装置
JPS5974668A (ja) 集積回路接点構造体
JPS59177926A (ja) 半導体装置の製造方法
JPH0387061A (ja) 半導体装置
JPS59110115A (ja) 半導体装置の製造方法
JPS61150376A (ja) 半導体装置
JPS6048906B2 (ja) 集積回路装置用保護回路
JPH03220772A (ja) 半導体装置
JPH0527975B2 (ja)
JPH0564469B2 (ja)
JPS5968963A (ja) 半導体装置及びその製造方法
JPS63111665A (ja) 半導体装置
JPH03201558A (ja) Bi―CMOS半導体装置
JPH0154867B2 (ja)
JPS59181669A (ja) Mos型半導体装置
JPS61166171A (ja) 半導体集積回路装置