JPS6013502B2 - 構成制御指定方式 - Google Patents
構成制御指定方式Info
- Publication number
- JPS6013502B2 JPS6013502B2 JP2354978A JP2354978A JPS6013502B2 JP S6013502 B2 JPS6013502 B2 JP S6013502B2 JP 2354978 A JP2354978 A JP 2354978A JP 2354978 A JP2354978 A JP 2354978A JP S6013502 B2 JPS6013502 B2 JP S6013502B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- main memory
- configuration control
- diagnostic
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、情報処理システムの構成制御に関し、特に主
記憶装置を複数のアクセス系によりアクセスすることの
できる情報処理システムにおいて、主記憶装置への診断
アクセスを容易、かつ信頼度高く指定制御できる構成制
御指定方式に関する。
記憶装置を複数のアクセス系によりアクセスすることの
できる情報処理システムにおいて、主記憶装置への診断
アクセスを容易、かつ信頼度高く指定制御できる構成制
御指定方式に関する。
従来、主記憶装置を複数のアクセス系を介して分離的に
運転することのできる情報処理システムにおいては、複
数の中央処理装置やデータ転送装置等の主記憶アクセス
要求源からの要求はそれぞれのアクセス装置によって受
け付けられ、そこで主記憶装置へのアクセス制御が行な
われる。
運転することのできる情報処理システムにおいては、複
数の中央処理装置やデータ転送装置等の主記憶アクセス
要求源からの要求はそれぞれのアクセス装置によって受
け付けられ、そこで主記憶装置へのアクセス制御が行な
われる。
このようなシステムにおいて、主記憶装置の主記憶ユニ
ットに対する通常アクセスや診断アクセスを指定するた
めに、一般には、システム制御装置や各種装置の保守盤
の内部、あるいはアクセス装置の内部にソフトウェアに
よる設定可能なしジスタ等により構成された構成制御指
定部が設けられており、これによって、アクセス装置か
ら主記憶装置のなかの主記憶ユニットに対する全ての種
類のアクセスに関して、同じように可否を指定するか、
あるいは診断アクセスを全ての主記憶ユニットに対して
許可するという指定方法を採っていた。従って、主記憶
を診断する為、あるいは装置診断用診断データを読み書
きする為に、アクセス装置が診断アクセスを主記憶装置
に対して行なう場合、診断アクセスに誤りがあると通常
動作用の主記憶エリアの内容が乱されるという危険がと
もなう。また、これを防止するためには、１つのアクセ
ス装置を診断アクセス専用に割り当てることによって信
頼性を保証しなければならない等の欠点があった。本発
明の目的は、複数のアクセス装置の全てに対する通常ア
クセスが許可されない主記憶ユニットに対してのみ診断
アクセスを許すことによって、上述の欠点を除去し、簡
単な構成で、かつ高い信頼性を得ることのできる情報処
理システムの構成制御指定方式を提供するにある。
ットに対する通常アクセスや診断アクセスを指定するた
めに、一般には、システム制御装置や各種装置の保守盤
の内部、あるいはアクセス装置の内部にソフトウェアに
よる設定可能なしジスタ等により構成された構成制御指
定部が設けられており、これによって、アクセス装置か
ら主記憶装置のなかの主記憶ユニットに対する全ての種
類のアクセスに関して、同じように可否を指定するか、
あるいは診断アクセスを全ての主記憶ユニットに対して
許可するという指定方法を採っていた。従って、主記憶
を診断する為、あるいは装置診断用診断データを読み書
きする為に、アクセス装置が診断アクセスを主記憶装置
に対して行なう場合、診断アクセスに誤りがあると通常
動作用の主記憶エリアの内容が乱されるという危険がと
もなう。また、これを防止するためには、１つのアクセ
ス装置を診断アクセス専用に割り当てることによって信
頼性を保証しなければならない等の欠点があった。本発
明の目的は、複数のアクセス装置の全てに対する通常ア
クセスが許可されない主記憶ユニットに対してのみ診断
アクセスを許すことによって、上述の欠点を除去し、簡
単な構成で、かつ高い信頼性を得ることのできる情報処
理システムの構成制御指定方式を提供するにある。
本発明によれば、複数の主記憶ユニットからなる主記憶
装置と、該主記憶装置をアクセスする複数のアクセス装
置と、これ等複数のアクセス装置から前記主記憶装置に
対して行なう通常アクセスの可否を指定する構成制御指
定手段とを含む情報処理装置において、前記複数のアク
セス装置のそれぞれに、前記構成制御指定手段から送出
される通常アクセスの可否を指定する情報を参照し、前
記アクセス装置の複数の全てによる通常アクセスが許可
されない前記主記憶装置の主記憶ユニットに対してのみ
、診断アクセスの要求を許可するアクセス許可手段を含
むことを特徴とする構成制御指定方式が得られる。本発
明を上記のように構成することにより、診断アクセスが
許可される主記憶ユニットには、全てのアクセス装置か
らの通常アクセが禁止されていることが保証され、逆に
１つのアクセス装置からでも通常アクセスが許されてい
る主記憶ユニットには診断アクセスが禁止されているこ
とが保証される。
装置と、該主記憶装置をアクセスする複数のアクセス装
置と、これ等複数のアクセス装置から前記主記憶装置に
対して行なう通常アクセスの可否を指定する構成制御指
定手段とを含む情報処理装置において、前記複数のアク
セス装置のそれぞれに、前記構成制御指定手段から送出
される通常アクセスの可否を指定する情報を参照し、前
記アクセス装置の複数の全てによる通常アクセスが許可
されない前記主記憶装置の主記憶ユニットに対してのみ
、診断アクセスの要求を許可するアクセス許可手段を含
むことを特徴とする構成制御指定方式が得られる。本発
明を上記のように構成することにより、診断アクセスが
許可される主記憶ユニットには、全てのアクセス装置か
らの通常アクセが禁止されていることが保証され、逆に
１つのアクセス装置からでも通常アクセスが許されてい
る主記憶ユニットには診断アクセスが禁止されているこ
とが保証される。
従って、どの主記憶ユニットも通常アクセス、あるいは
診断アクセスのいずれか一方しか許可されず、診断アク
セスによって通常アクセスを用いる通常動作に悪影響を
及ぼすことないことが保証される。また、この構成にお
いて、１つのアクセス装置が通常アクセスと診断アクセ
スを使い分けることが可能となる。
診断アクセスのいずれか一方しか許可されず、診断アク
セスによって通常アクセスを用いる通常動作に悪影響を
及ぼすことないことが保証される。また、この構成にお
いて、１つのアクセス装置が通常アクセスと診断アクセ
スを使い分けることが可能となる。
通常動作を行なう場合は、通常アクセスが許されている
主記憶ユニットにアクセスして動作し、診断を行ないた
い主記憶ユニットに対しては、該主記憶ユニットが診断
アクセスのみ許される条件下において診断アクセスを用
いてアクセスし、診断を行なう。これにより、１つのア
クセス装置が診断アクセス専用に割り当てられる必要が
なく、信頼性の高い通常動作と診断動作の並列処理が可
能となる。次に本発明による構成制御指定方式について
、図面を参照して以下に説明する。
主記憶ユニットにアクセスして動作し、診断を行ないた
い主記憶ユニットに対しては、該主記憶ユニットが診断
アクセスのみ許される条件下において診断アクセスを用
いてアクセスし、診断を行なう。これにより、１つのア
クセス装置が診断アクセス専用に割り当てられる必要が
なく、信頼性の高い通常動作と診断動作の並列処理が可
能となる。次に本発明による構成制御指定方式について
、図面を参照して以下に説明する。
第１図は本発明による構成制御指定方式を適用した情報
処理装置の構成例をブロック図によって示したものであ
る。この情報処理装置は、図に見られるごとく、中央処
理装置（ＣＰＵ）１０，３０、データ転送装置（ＤＣＨ
）２ ０，４ ０、保守診断装置（ＭＤＵ）５ ０、主
記憶アクセス制御装置（ＭＣＵ）としての機能をもつア
クセス装置６０，７０、構成制御情報（ＣＦＲ）８１，
８２を指定する構成制御指定部８０、および主記憶ユニ
ット９１，９２，９３，９４を含む主記憶装置９０とを
含んで構成されている。ＭＣＵ６０，７川ま、主記憶ア
クセスの要求受付、優先度判定、アドレス及びデータの
転送を行なう動作部６１，７１と、本発明の特徴となる
アクセス許可部６２，７２とから構成されている。信号
バス１００，２００，５００−１，６００によって接続
された動作部６１の動作は、信号バス３００，４００，
５００−２，７００によって接続された動作部７１と同
様に、従来技術によって知られる通り、信号バ１００，
２００，５００一１からのアクセス要求とアドレスおよ
び書込データを受信し、アクセス優先度により選択した
アクセス要求の内容を信号バス６００に送り、これに対
する応答を信号バス６００から受けて、要求元に信号バ
ス１００，２００，５００−１を介して送り返す。ここ
で、従来技術とは異なり、主記憶装置９０へのアクセス
要求有効信号は信号バス６００へは送らずに信号線６１
０−１によりアクセス許可部６２に伝えると共に、選択
されたアクセス要求元がＭＤＵ５０である場合には診断
アクセス信号を信号線６１皿‐２により、又アクセスし
たい主記憶ユニット番号を信号線６１０一３により同じ
くアクセス許可部６２に送る。アクセス許可部６２は、
信号線６１０−１を介してアクセス要求が有ることを知
らされると、アクセスが許可されるかどうかを調べて、
信号線６２０−２にアクセス要求有効信号を出すどうか
を決定する。ＭＣＵ７０はＭＣＵ６０と同じ機能をもっ
ているので説明を省略する。第２図はＣＦＲ８１，８２
の指定する内容を示す図で、本実施例に於ては、４つの
主記憶ユニット９１，９２，９３，９４を例にとってい
る為、各ＣＦＲ８１，８２は４ビットで横成され、それ
ぞれ対応するＭＣＵ６００，７００から主記憶ユニット
へ送出するアクセス許可の有無を示している。図におい
て、ｉはＣＦＲおよびＭＣＵの番号を表わし、０〜３を
主記憶ユニットの番号としてｉで表わすと、ＣＦＲ ｉ
の各ビットｉｉは、ＭＣＵ ｉから主記憶ユニットｉへ
の通常アクセスを“０”のとき禁止、“１”のとき許可
するように指定する。第３図はアクセス許可部６２の内
部論理を示す図である。
処理装置の構成例をブロック図によって示したものであ
る。この情報処理装置は、図に見られるごとく、中央処
理装置（ＣＰＵ）１０，３０、データ転送装置（ＤＣＨ
）２ ０，４ ０、保守診断装置（ＭＤＵ）５ ０、主
記憶アクセス制御装置（ＭＣＵ）としての機能をもつア
クセス装置６０，７０、構成制御情報（ＣＦＲ）８１，
８２を指定する構成制御指定部８０、および主記憶ユニ
ット９１，９２，９３，９４を含む主記憶装置９０とを
含んで構成されている。ＭＣＵ６０，７川ま、主記憶ア
クセスの要求受付、優先度判定、アドレス及びデータの
転送を行なう動作部６１，７１と、本発明の特徴となる
アクセス許可部６２，７２とから構成されている。信号
バス１００，２００，５００−１，６００によって接続
された動作部６１の動作は、信号バス３００，４００，
５００−２，７００によって接続された動作部７１と同
様に、従来技術によって知られる通り、信号バ１００，
２００，５００一１からのアクセス要求とアドレスおよ
び書込データを受信し、アクセス優先度により選択した
アクセス要求の内容を信号バス６００に送り、これに対
する応答を信号バス６００から受けて、要求元に信号バ
ス１００，２００，５００−１を介して送り返す。ここ
で、従来技術とは異なり、主記憶装置９０へのアクセス
要求有効信号は信号バス６００へは送らずに信号線６１
０−１によりアクセス許可部６２に伝えると共に、選択
されたアクセス要求元がＭＤＵ５０である場合には診断
アクセス信号を信号線６１皿‐２により、又アクセスし
たい主記憶ユニット番号を信号線６１０一３により同じ
くアクセス許可部６２に送る。アクセス許可部６２は、
信号線６１０−１を介してアクセス要求が有ることを知
らされると、アクセスが許可されるかどうかを調べて、
信号線６２０−２にアクセス要求有効信号を出すどうか
を決定する。ＭＣＵ７０はＭＣＵ６０と同じ機能をもっ
ているので説明を省略する。第２図はＣＦＲ８１，８２
の指定する内容を示す図で、本実施例に於ては、４つの
主記憶ユニット９１，９２，９３，９４を例にとってい
る為、各ＣＦＲ８１，８２は４ビットで横成され、それ
ぞれ対応するＭＣＵ６００，７００から主記憶ユニット
へ送出するアクセス許可の有無を示している。図におい
て、ｉはＣＦＲおよびＭＣＵの番号を表わし、０〜３を
主記憶ユニットの番号としてｉで表わすと、ＣＦＲ ｉ
の各ビットｉｉは、ＭＣＵ ｉから主記憶ユニットｉへ
の通常アクセスを“０”のとき禁止、“１”のとき許可
するように指定する。第３図はアクセス許可部６２の内
部論理を示す図である。
図において、アクセス要求の存在を示す信号は信号線６
１０−１により伝えられ「ＡＮＤゲート６２５，６２６
に入力される。信号線６１０−２からの信号はアクセス
種別が診断アクセスであるとき、ィンバータ６２３を介
してＡＮＤゲート６２５に“０”を入力してＡＮＤゲー
ト６２５を閉じ、ＡＮＤゲート６２６には“１”を入力
する。又、アクセス種別が診断アクセスではなく、通常
アクセスであるときには、ＡＮＤゲート６２６には“０
”が入力され、ＡＮＤゲート６２５には“１”が入力さ
れる。セレクタ６２１，６２２は、信号線８１０から端
子１に加えられる入力データ４ビットの中から、端子Ｓ
に加えられるセレクト入力の２ビットで示される値のビ
ット位置のビットを選択して、出力端子０に抽出するよ
うに働く。セレクタ６２１は信号線８１０から送られる
ＣＦＲ８１の指定ビットから、信号線６１０一３で示さ
れる主記憶ユニット番号に対応するビットを選択してＡ
ＮＤゲート６２５及びＮＯＲゲート６２４に与える。セ
レクタ６２２はアクセス許可部７２を動作させる為に存
在し、信号線７２０一１により送られる主記憶ユニット
番号をセレクト入力として、ＣＦＲ８１の内容を選択し
、出力を端子○から信号線６２０−１を介してアクセス
許可部７２に送る。アクセス許可部６２，７２は同じ機
能をもっているので、信号線６１０一３から受けて信号
線６２０−１に送る主記憶ユニット番号は、アクセス許
可部７２内のセレクタ６２２に対応するセレクタにより
ＣＦＲ８２の内容を選択し、その出力が信号線７２０一
１により送られてＮＯＲゲート６２４に入力される。か
くして、通常アクセスの場合には、ＣＦＲ８１により対
応主記憶ユニットへの通常アクセスが許されているとき
‘こ信号線６２０−２にアクセス要求有効信号を送出し
、診断アクセスの場合には、ＣＦＲ８１および８２が共
に対応主記憶ユニットへの通常アクセスを禁止されてい
るときに信号線６２０−２にアクセス要求有効信号を送
出する。以上の説明によって判るごとく、本発明による
構成制御指定方式によれば、マルチＣＰＵ運転及び特に
デュープレックス運転を構成制御により切替え可能な情
報処理システムにおいて、デュープレツクス運転時に、
診断アクセスが許される主記憶ユニットを全ての通常ア
クセスが禁止されている主記憶ユニットに限定すること
によって、複数の通常処理と診断処理を並列に動作させ
、しかも診断処理が通常処理に悪影響を与えないように
動作させることができる点、信頼性の向上に対して得ら
れる効果は大きい。
１０−１により伝えられ「ＡＮＤゲート６２５，６２６
に入力される。信号線６１０−２からの信号はアクセス
種別が診断アクセスであるとき、ィンバータ６２３を介
してＡＮＤゲート６２５に“０”を入力してＡＮＤゲー
ト６２５を閉じ、ＡＮＤゲート６２６には“１”を入力
する。又、アクセス種別が診断アクセスではなく、通常
アクセスであるときには、ＡＮＤゲート６２６には“０
”が入力され、ＡＮＤゲート６２５には“１”が入力さ
れる。セレクタ６２１，６２２は、信号線８１０から端
子１に加えられる入力データ４ビットの中から、端子Ｓ
に加えられるセレクト入力の２ビットで示される値のビ
ット位置のビットを選択して、出力端子０に抽出するよ
うに働く。セレクタ６２１は信号線８１０から送られる
ＣＦＲ８１の指定ビットから、信号線６１０一３で示さ
れる主記憶ユニット番号に対応するビットを選択してＡ
ＮＤゲート６２５及びＮＯＲゲート６２４に与える。セ
レクタ６２２はアクセス許可部７２を動作させる為に存
在し、信号線７２０一１により送られる主記憶ユニット
番号をセレクト入力として、ＣＦＲ８１の内容を選択し
、出力を端子○から信号線６２０−１を介してアクセス
許可部７２に送る。アクセス許可部６２，７２は同じ機
能をもっているので、信号線６１０一３から受けて信号
線６２０−１に送る主記憶ユニット番号は、アクセス許
可部７２内のセレクタ６２２に対応するセレクタにより
ＣＦＲ８２の内容を選択し、その出力が信号線７２０一
１により送られてＮＯＲゲート６２４に入力される。か
くして、通常アクセスの場合には、ＣＦＲ８１により対
応主記憶ユニットへの通常アクセスが許されているとき
‘こ信号線６２０−２にアクセス要求有効信号を送出し
、診断アクセスの場合には、ＣＦＲ８１および８２が共
に対応主記憶ユニットへの通常アクセスを禁止されてい
るときに信号線６２０−２にアクセス要求有効信号を送
出する。以上の説明によって判るごとく、本発明による
構成制御指定方式によれば、マルチＣＰＵ運転及び特に
デュープレックス運転を構成制御により切替え可能な情
報処理システムにおいて、デュープレツクス運転時に、
診断アクセスが許される主記憶ユニットを全ての通常ア
クセスが禁止されている主記憶ユニットに限定すること
によって、複数の通常処理と診断処理を並列に動作させ
、しかも診断処理が通常処理に悪影響を与えないように
動作させることができる点、信頼性の向上に対して得ら
れる効果は大きい。
第１図は本発明を適用した情報処理装置の構成例を示す
ブロック図、第２図は、第１図に示したＣＦＲ８１，８
２の内容を示す図、第３図は、第１図に示したアクセス
許可部６２の具体例を示す回路図である。 図において、１０，３川ま中央処理装置、２０，４０‘
よデータ転送装置、５川ま保守診断装置、６０，７０１
まアクセス装置、８０は構成制御指定部、９０は主記憶
装置、６１，７１は動作部、６２，７２はアクセス許可
部、８１，８２は構成制御情報（ＣＦＲ）、９１，９２
，９３，９４は主記憶ユニット、６２１，６２２はセレ
クタ、６２３はインバータ、６２４はＮＯＲゲート、６
２５，６２６はＡＮＤゲート、６２７はＯＲゲートであ
る。第２図 第１図 第３図
ブロック図、第２図は、第１図に示したＣＦＲ８１，８
２の内容を示す図、第３図は、第１図に示したアクセス
許可部６２の具体例を示す回路図である。 図において、１０，３川ま中央処理装置、２０，４０‘
よデータ転送装置、５川ま保守診断装置、６０，７０１
まアクセス装置、８０は構成制御指定部、９０は主記憶
装置、６１，７１は動作部、６２，７２はアクセス許可
部、８１，８２は構成制御情報（ＣＦＲ）、９１，９２
，９３，９４は主記憶ユニット、６２１，６２２はセレ
クタ、６２３はインバータ、６２４はＮＯＲゲート、６
２５，６２６はＡＮＤゲート、６２７はＯＲゲートであ
る。第２図 第１図 第３図
Claims (1)
- １ 複数の主記憶ユニツトからなる主記憶装置と、該主
記憶装置をアクセスする複数のアクセス装置と、これ等
複数のアクセス装置から前記主記憶装置に対して行なう
通常アクセスの可否を指定する構成制御指定手段とを含
む情報処理装置において、前記複数のアクセス装置のそ
れぞれに、前記構成制御指定手段から送出される通常ア
クセスの可否を指定する情報を参照し、前記アクセス装
置の複数の全てによる通常アクセスが許可されない前記
主記憶装置の主記憶ユニツトに対してのみ、診断アクセ
スの要求を許可するアクセス許可手段を含むことを特徴
とする構成制御指定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2354978A JPS6013502B2 (ja) | 1978-03-03 | 1978-03-03 | 構成制御指定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2354978A JPS6013502B2 (ja) | 1978-03-03 | 1978-03-03 | 構成制御指定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54116848A JPS54116848A (en) | 1979-09-11 |
| JPS6013502B2 true JPS6013502B2 (ja) | 1985-04-08 |
Family
ID=12113557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2354978A Expired JPS6013502B2 (ja) | 1978-03-03 | 1978-03-03 | 構成制御指定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013502B2 (ja) |
-
1978
- 1978-03-03 JP JP2354978A patent/JPS6013502B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54116848A (en) | 1979-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002894B1 (ko) | 어드레스 변환을 사용한 데이타 처리 시스템 | |
| US5051946A (en) | Integrated scannable rotational priority network apparatus | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| JPS6242306B2 (ja) | ||
| GB1595471A (en) | Computer system | |
| JPS6013502B2 (ja) | 構成制御指定方式 | |
| JPH0731666B2 (ja) | プロセッサ間通信方式 | |
| JP3078000B2 (ja) | 情報処理装置 | |
| JPH05250310A (ja) | データ処理装置 | |
| JPS6135625B2 (ja) | ||
| KR880002100B1 (ko) | 멀티프로세서 시스템(multiprocessor system) | |
| JPH05324534A (ja) | Ｄｍａ転送方式 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPS6136854A (ja) | メモリ切換装置 | |
| JPS5953564B2 (ja) | デ−タ処理装置 | |
| JPH086905A (ja) | マルチポートｒａｍのアクセス調停回路 | |
| JPS61269545A (ja) | 計算機システム | |
| JPH03276357A (ja) | ｉ／ｏアドレス変換方式 | |
| JPH05204775A (ja) | ローカルメモリ診断装置 | |
| JPH0223059B2 (ja) | ||
| JPS59121455A (ja) | プレフイクシング方式 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPH01125621A (ja) | レジスタセット方式 | |
| JPH0438554A (ja) | バス結合回路 | |
| EP0341061A2 (en) | Data processing system with memory-access priority control |