JPS6012702A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS6012702A
JPS6012702A JP12050483A JP12050483A JPS6012702A JP S6012702 A JPS6012702 A JP S6012702A JP 12050483 A JP12050483 A JP 12050483A JP 12050483 A JP12050483 A JP 12050483A JP S6012702 A JPS6012702 A JP S6012702A
Authority
JP
Japan
Prior art keywords
thick film
glass frit
powder
temperature coefficient
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12050483A
Other languages
English (en)
Other versions
JPH04365B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12050483A priority Critical patent/JPS6012702A/ja
Publication of JPS6012702A publication Critical patent/JPS6012702A/ja
Publication of JPH04365B2 publication Critical patent/JPH04365B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 B aT iOs系半導体からなる素子は所定温度以上
で急激に抵抗値が増大するスイッチング特性及びスイッ
チング後の自己発熱特性を有し、昇温特性が速く自己温
度制御機能を有し、外部の制御回路を必要としないため
広く利用されている。
従来の正特性サーミスタ発熱体はB a T 103系
半導体粉末を加圧成形した後、焼成して得ていたが、実
用可能な厚膜状の正特性サーミスタ発熱体を得ることは
困難であるとされていた。
従来、B a T 103系半導体を膜状に加工する方
法としては、次のようなものが知られている。
(1) ディスク形に成形した後、焼成したものを薄片
に研磨する。
(2)真空蒸着法により基板上に薄膜を形成する。
(3) BaTiO3系半導体粉末に導電性の添加剤と
ガラスフリットを加えてペースト状とし、基板上にスク
リーン印刷した後、焼成する。
しかし、前記(1)の方法ではBaTiO3系半導体の
結晶粒子径が犬き(もろいため、膜状にまで研磨するこ
とは甚だ困難である。また、前記(2)の方法では操作
が面倒であり、発熱体に適した大電力を得ることがむつ
かしい。さらに、前記(3)の方法では面積抵抗が高く
なり易く制御が困難であり、発熱体には適さず、またあ
らかじめガラスフリノトを調合、焼成しておかなければ
ならず、面倒であると共にガラスフリットの材質によっ
てはB aTIOs系半導体の持つスイッチング特性及
び自己発熱特性を劣化させる。そして、ガラスフリット
を加えることによ’り B a T IOs系半導体と
ガラスフリットの耐熱性、熱膨張係数の差から熱衝撃に
弱く、熱伝導が妨げられる。さらに、導電性の添加剤と
ガラスフリットを均一に混合することは困難であり、特
性にばらつきを生じる原因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることによシ熱衝撃性、熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iO3系半導体粉末NdS 12 、 NbS 12に
粉末の少なくとも1種類を全重量に対して1〜60重量
%加えてペースト状にした混合物を基板上に塗布して厚
膜状とした後焼成することにより厚膜型正特性半導体素
子を得ようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
B aT iO3系半導体粉末同志の電気的接続のため
に導電性添加剤が必要であり、BaT iOs系粉末同
志を物理的に接続するのにガラスフリットが必要であっ
た。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとしてNdS i2またはN
b S 12を用いたところに特徴を有している。
このNdS i2 、 NbS 12は常温では導体で
あり、1000〜1100℃以上の温度になると一部分
が分解して粒子表面にS i02が析出するが、粒子内
部は元のままで表面の8102膜により分解が阻止され
る。
従って、 B aT 103系半導体粉末と、 Nd5
x2またはNbS i2粉氷を混合して焼成すると、N
dS 12またはNbSi2の表面に析出するS 10
2がガラスフリットと同じ役割をし、粒子内部が導電性
添加剤の役割をするため、NdS 12またはNbS 
12粉末を添加するだけでガラスフリットを必要としな
い厚膜型正特性半導体素子が得られる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなシ、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 BaTiO3K 1.0−Eニル%(Q SrOヲ加工
1300℃で焼成した後、粉砕してBaT iOs系半
導体粉末を得る。前記B aT iO3系半導体粉末に
全重量に対して10重量%のNdS 12粉末を茄え均
一に混合し、さらにα−テルピネオールを加えてペース
ト状混合物1を作る。
一方、Al2O3などからなる基板2上にあらかじめ一
対のAqなどの導電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
よシ塗布し、室温から10℃/m i nの昇温速度で
1350℃まで昇温し、1時間保持した後、炉内放冷す
る。このようにして厚膜型正特性半導体素子を得た。
実施例2 実施例1と同様にしてB aT i03に3.0モルチ
のSrOを加え1260℃で焼成した後、粉砕してB 
a T i O3系半導体粉末を得る。前記B aT 
103系半導体粉末に全重量に対して15重量%NbS
 12粉末を加え均一に混合し、さらにα−テルピネオ
ールを加えてペースト状混合物1にする0ついで、実施
例1と同様に前記基板2上にあらかじめ前記電極3,4
を設けておき、前記電極3,4の一部が残るように前記
ペースト状混合物1をスクリーン印刷などによシ塗布し
、室温から10℃/ mi nの昇温速度で1300℃
まで昇温し、30分間保持した後、炉内放冷する。この
ようにして厚膜型半導体素子を得た0 こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合1.9にΩ/dであり、実施例2の場合1
.4にΩ鷹であり、各々の温度と抵抗値の関係は第2図
に示した通りであった。第2図でAは実施例1により得
られた素子の特性、Bは実施例2の場合の特性である。
ここで、前記NdS 12 、 NbS 12粉末を混
合して添加した場合にも同等の特性が得られることを確
認した。そして、これらNdS i2 、 NbS x
 2粉末の1種類または混合物をBaTi○3系半導体
粉末に全重量に対して1〜60重量%の範囲で添加した
場合に良好な特性を有する厚膜型正特性半導体素子が得
られた。
発明の効果 以上のように本発明の製造方法によれば、Nd512 
Nb S 12粉末が従来の導電性添加剤とガラスフリ
ットの両方の役割をはたし、電気的接続、物理的接続に
十分な効果があり、ガラスフリットで厚膜状正特性半導
体素子が得られることとなる。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のNdS 12 。
NbSi2を用いることにより、熱伝導が良くなシ熱衝
撃性も向上する。さらに、スクリーン印刷などによシ製
造できることから作業が容易で量産が可能である。
なお、本発明においてB a T iOs系半導体粉末
としてはB aT iO3に各種の添加剤を加えて半導
体化したものであればなんでもよい。また、NdSi2
゜NbS i2粉末の添加量が全重量に対して1〜60
重量%の範囲を外れた場合、1重量%未満では面積抵抗
が大きくなりすぎ発熱体に不適当であり、BaTi○3
粉末同志の物理的固定もできなく、一方60重量%を越
えると面積抵抗が小さくなりすぎ、自己制御特性(PT
C特性)が小さくなシ発熱体に不適当になるためである
。さらに、B a T IOs系半導体粉末とNdS 
12 、 NbS 12粉末をペースト状にするのに有
機溶剤(実施例ではα−テルピネオール)を用いたが、
ペースト状にできるものであればなんでもよい。
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法によシ得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗の関係を示す図である。 1・・・・・・ペースト状混合物、2・・・・・・基板
、3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第2
図 →う昆崖(”CJ

Claims (1)

    【特許請求の範囲】
  1. BaTiO3系半導体粉末にNdS 12 、 NbS
     12粉末の“少くとも1種類を全重量に対して1〜6
    0重量%る厚膜型正特性半導体素子の製造方法0
JP12050483A 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法 Granted JPS6012702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12050483A JPS6012702A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12050483A JPS6012702A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS6012702A true JPS6012702A (ja) 1985-01-23
JPH04365B2 JPH04365B2 (ja) 1992-01-07

Family

ID=14787828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12050483A Granted JPS6012702A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6012702A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002122102A (ja) * 2000-10-10 2002-04-26 Asahi Enterp:Kk 押圧装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002122102A (ja) * 2000-10-10 2002-04-26 Asahi Enterp:Kk 押圧装置

Also Published As

Publication number Publication date
JPH04365B2 (ja) 1992-01-07

Similar Documents

Publication Publication Date Title
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012705A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158203A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012704A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261102A (ja) 厚膜型正特性半導体素子の製造方法