JPS60206103A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS60206103A
JPS60206103A JP6401984A JP6401984A JPS60206103A JP S60206103 A JPS60206103 A JP S60206103A JP 6401984 A JP6401984 A JP 6401984A JP 6401984 A JP6401984 A JP 6401984A JP S60206103 A JPS60206103 A JP S60206103A
Authority
JP
Japan
Prior art keywords
thick film
semiconductor element
glass frit
powder
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6401984A
Other languages
English (en)
Other versions
JPH0558242B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6401984A priority Critical patent/JPS60206103A/ja
Publication of JPS60206103A publication Critical patent/JPS60206103A/ja
Publication of JPH0558242B2 publication Critical patent/JPH0558242B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 BaTiO3系半導体からなる素子は所定温度以上で急
激に抵抗値が増大するスイッチング特性及びスイッチン
グ後の自己発熱特性を有し、昇温特性が速く自己温度制
御機能を有し、外部の制御回路を必要としないだめ広く
利用されている。
従来の正特性サーミスタ発熱体はB a T z O3
系半導体粉末を加圧成形した後、焼成して得ていたが、
実用可能な厚膜状の正特性サーミスタ発熱体を得ること
は困難であるとされていた。
従来、BaT i○3系半導体を膜状に加工する方法と
しては、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ B a T 10s系半導体粉末に導電性の添加剤
とガラスフリットを加えてペースト状とし、基板上にス
クリーン印刷した後、焼成する。
しかし、前記■の方法ではBaTiO3系半導体の結晶
粒子径が大きくもろいだめ、膜状に丑で研磨することは
甚だ困難である。また、前記■の方法では操作が面倒で
あり、発熱体に適した大電力を得ることがむつかしい。
さらに、前記■の方法では面積抵抗が高くなり易く制御
が困難であり、発熱体には適さず、またあらかじめガラ
スフリノトを調合、焼成しておかなければならず、面倒
であると共にガラスフリットの材質によってはB aT
 iOs系半導体の持つスイッチング特性及び自己発熱
特性を劣化させる。そして、ガラスフリットを加えるこ
とによりB a T iO3系半導体とガラスフリット
の耐熱性、熱膨張係数の差から熱衝撃に弱く、熱伝導が
妨げられる。さらに、導電性の添加剤とガラスフリット
を均一に混合することは困難であり、特性にばらつきを
生じる原因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることによシ熱衝撃性、熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、ペース
ト状にした混合物を基板上に塗布して厚膜状とした後焼
成することにより厚膜型正特性半導体素子を得ようとす
るものである。
従来の導電性添加剤とガラスフリットを用いる方法でi
−1:BaTi○3系半導体粉系間導体粉末同志続のた
めに導電性添加剤が必要であり、B a T 10s系
粉末同志を物理的に接続するのにガラスフリットが必要
であった。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとしてW3S 1 。
Ws S lsのうち少なくとも一種類を用いたところ
に特徴を有している。
これらのW3Si、W5Si3は常温では導体であり、
1000〜1100℃以上の温度になると一部分が分解
して粒子表面に3102が析出するが、粒子内部は元の
寸まで表面のSio2膜により分解が阻止される。従っ
て、B a T 103系半導体粉末と、W St、W
、’Si3粉末を混合して焼成すると、W3Si、W5
Si3の表面に析出するSio2がガラスフリットと同
じ役割をし、粒子内部が導電性添加剤の役割をするため
、W3Si、W6Si3を添加するだけでガラスフリッ
トを必要としない厚膜型正特性半導体素子が得られる。
寸だ、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなり、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 B a T iOsに1.0%ル%のNb2O5を加え
1300℃で焼成した後、粉砕してB a T 103
系半導体粉末を得る。前記Ba T iOs系半導体粉
末に全重量に対して9.0重量係のW3S1粉末を加え
均一に混合し、さらにα−テルピネオールを加えてペー
スト状混合物1を作る。
一方、Al2O3などからなる基板2上にあらかじめ一
対のAqなどの導電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
より塗布し、室温から101:/minの昇温速度で1
350’Cまで昇温し、1時間保持した後、炉内放冷す
る。このようにして厚膜型正特性半導体素子を得た。
実施例2 実施例1と同様にしてB aT iO3に3.○モル係
のL a203を加え1250℃で焼成した後、粉砕し
てB a T 103系半導体粉末を得る。前記B a
 T iOs系半導体粉末に全重量に対して29.6重
量係のW6Si3粉末を加え均一に混合し、さらにα−
テルピネオールを加えてペースト状混合物1にする。つ
いで、実施例1と同様に前記基板2上にあらかじめ前記
電極3,4を設けておき、前記電極3.4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
より塗布し、室温から10°C/minの昇温速度で1
30CIまで昇温し、30分間保持した後、炉内放冷す
る。このようにして厚膜型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合4.9にΩ/Caであり、実施例2の場合
0.2にΩ/clhであり、各々の温度と抵抗値の関係
は第2図に示した通りであった。第2図でAは実施例1
によシ得られた素子の特性、Bは実施例2の場合の特性
である。
ここで、W3Si、W5Si3粉末を同時に加えた場合
にも前記実施例と同等の効果を得ることができた。
発明の効果 以上のように本発明の製造方法によれば、粉末が従来の
導電性添加剤とガラスフリットの両方の役割をはだし、
電気的接続、物理的接続に十分な効果があり、ガラスフ
リットなしで厚膜状正特性半導体素子が得られることと
なる。
寸た、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のW3S i。
W5Si3を用いることによシ、熱伝導が良くなり熱衝
撃性も向上する。さらに、スクリーン印刷などにより製
造できることから作業が容易で量産がr能である。
なお、本発明においてB a T iOs系半導体粉末
としてはB a T 103に各種の添加剤を加えて半
導体化したものであればなんでもよい。まだ、W3S 
1および/またはW5Si3粉末の添加量を全重量に対
して1〜60重量係と規定したのは、1重量係未満では
面積抵抗が大きくなりすぎ発熱体に不適当であり、B 
a T z Os粉末同志の物理的固定もできなく、一
方60重量%を越えると面積抵抗が小さくなりすぎ、自
己制御特性(PTC特性)が小さくなり発熱体に不適当
になるためである。さら・に、B a T iO3系半
導体粉末とW3Si、W5Si3粉末をペースト状にす
るのに有機溶剤(実施例ではa−テルピネオール)を用
いたが、ペースト状にできるものであればなんでもよい
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚・模型正特性半導
体素子を示す一部切欠斜視図、第2図は本発明の実施例
による素子の温度と抵抗値の関係を示す図である。 1・・・・・・ペースト状混合物、2・・・・・・基板
、3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 →僅度(°C)

Claims (1)

    【特許請求の範囲】
  1. BaTiO3系半導体粉末にW3S i 、 、 ’W
    5S i3のうち少なくとも一種類の粉末を1.0〜6
    0.0重量多灯え、ペースト状にした混合物を基板上に
    塗布して厚膜状とした後、焼成することを特徴とする厚
    膜型正特性半導体素子の製造方法。
JP6401984A 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法 Granted JPS60206103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6401984A JPS60206103A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6401984A JPS60206103A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60206103A true JPS60206103A (ja) 1985-10-17
JPH0558242B2 JPH0558242B2 (ja) 1993-08-26

Family

ID=13246027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6401984A Granted JPS60206103A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60206103A (ja)

Also Published As

Publication number Publication date
JPH0558242B2 (ja) 1993-08-26

Similar Documents

Publication Publication Date Title
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261102A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064403A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206105A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206106A (ja) 厚膜型正特性半導体素子の製造方法
JPH04565B2 (ja)
JPH04563B2 (ja)