JPS61101008A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS61101008A
JPS61101008A JP22351184A JP22351184A JPS61101008A JP S61101008 A JPS61101008 A JP S61101008A JP 22351184 A JP22351184 A JP 22351184A JP 22351184 A JP22351184 A JP 22351184A JP S61101008 A JPS61101008 A JP S61101008A
Authority
JP
Japan
Prior art keywords
thick film
film type
type positive
glass frit
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22351184A
Other languages
English (en)
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22351184A priority Critical patent/JPS61101008A/ja
Publication of JPS61101008A publication Critical patent/JPS61101008A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 BaTi0,5系半導体からなる素子は所定温度以上で
急激に抵抗値が増大するスイッチング特性およびスイッ
チング後の自己発熱特性を有し、昇温物2ベーノ 性が速く自己温度制御機能を有し、外部の制御回路を必
要としないため広く利用されている。
従来の正特性サーミスタ発熱体はB a T i 03
系半導体粉末を加圧成形した後、焼成して得ていたが、
実用可能な厚膜状の正特性サーミスタ発熱体を得ること
は困難であるとされていた。
従来、BaTiO3系半導体を膜状に加工する方法とし
ては、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法によp基板上に薄膜を形成する。
■ B a T i O5系半導体粉末に導電性の添加
剤とガラスフリットを加えてペースト状とし、基板上に
スクリーン印刷した後、焼成する。
しかし、前記■の方法ではBaTiO3系半導体の結晶
粒子径が大きくもろいため、膜状にまで研磨することは
甚だ困難である。また、前記■の方法では操作が面倒で
あシ、発熱体に適した大電力を得ることがむずかしい。
さらに、前記■の方法では面積抵抗が高くなシやすく制
御が困難であシ、3へ一部 発熱体には適さず、またあらかじめガラスフリットを調
合、焼成しておかなければならず、面倒であると共にガ
ラスフリットの材質によってはBaTiO3系半導体の
持つスイッチング特性および自己発熱特性を劣化させる
。そして、ガラスフリットを加えることによP) Ba
TiO3系半導体とガラスフリットの耐熱性、熱膨張係
数の差から熱衝撃に弱く、熱伝導が妨げられる。さらに
、導電性の添加剤とガラスフリットを均一に混合するこ
とは困難であり、特性にばらつきを生じる原因の一つと
なっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることによシ熱衝撃性2熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iO3系半導体粉末にLTB2. UB4およびUB1
2のうちの少なくとも1種類をその混合量が全重量に対
して1〜60重量%加え、ペースト状にした混合物を基
板上に塗布して厚膜状とした後、焼成することによシ厚
膜型正特性半導体素子を得ようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaT i 05系半導体粉末同士の電気的接続のため
に導電性添加剤が必要であり、BaTiO3系粉末同士
を物理的に接続するのにガラスフリットが必要であった
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして、UB2 。
UB4. UB12を用いたところに特徴を有している
これらUB2 、 UB4. UB12は常温では導体
であシ、1000〜1100℃以上の温度になると一部
分が分解して粒子表面にB2O3が析出するが、粒子内
部は元の丑まで表面の8203膜により分解が阻止され
る。従って、BaTiO3系半導体粉末と、UB、、 
、口B4 + UB12粉末を混合して焼成すると、6
へ一−ノ゛ UB2・UB4 、 UB+zの表面に析出するB2O
3がガラスフリットと同じ役割をし、粒子内部が導電性
添力n剤の役割をするため、UB2. UB4. UB
12を添加するだけでガラスフリットを必要としない厚
膜型正特性半導体素子が得られる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに比べて熱伝導性が良くなシ、熱衝撃性
も向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 BaTi05に1.0モル係のNb2O5を加え130
0℃で焼成した後、粉砕してBaTiO3系半導体粉末
を得る。前記B a T i O5系半導体粉末に全重
量に対して5.5重量%のUB4粉末を加え均一に混合
し、さらにα−テルピネオールを加えてペースト状混合
物1を作る。
一方、Al2O3などからなる基板2上にあらかじめ一
対のAqなどの導電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
より塗布し、室温がら10℃/分の昇温速度で1350
℃まで昇温し、1時間保持した後、炉内放冷する。この
ようにして厚膜型正特性半導体素子を得た。
実施例2 実施例1と同様にしてBaTiO3に3.0モル係のL
a20.を加え1250℃で焼成した後、粉砕してBa
TiO3系半導体粉末を得る。前記BaTiO3系半導
体粉末に全重量に対して277重量%UB12粉末を加
え均一に混合し、さらにα−テルピネオールを加えてペ
ースト状混合物1にする。ついで、実施例1と同様に前
記基板2上にあらかじめ前記電極3.4を設けておき、
前記電極3,4の一部が残るように前記ペースト状混合
物1をスクリーン印刷などにより塗布し、室温から1o
℃/分の昇温速度で1300℃まで昇温し、30分間保
持した後、炉内放冷する。このようにして厚膜型半導体
素子を得た。
7ベー こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合2.8にΩ/c4であり、実施例2の場合
161にΩ/C4であシ、各々の温度と抵抗値の関係は
第2図に示した通りであった。第2図で人は実施例1に
よシ得られた素子の特性、Bは実施例2の場合の特性で
ある。
発明の効果 以上のように本発明の製造方法によれば、UB4゜UB
12粉末が従来の導電性添加剤とガラスフリットの両方
の役割をはたし、電気的接続、物理的接続に十分な効果
があり、ガラスフリットなしで厚膜状正特性半導体素子
が得られることとなる。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のUB4. UB12を用い
ることによシ、熱伝導が良くなシ熱衝撃性も向上する。
さらに、スクリーン印刷などにより製造できることから
作業が容易で量産が可能である。
なお、本発明においてBaTiO3系半導体粉末として
1l−J、BaTiO3に各種の添加剤を加えて半導体
化したものであればなんでもよい。捷た、UB4. t
rB12粉末の添加量を全重量に対して1〜60重量係
と規定したのは、1重量係未満では面積抵抗が大きくな
りすぎ発熱体に不適当であり、BaTiO3粉末同士の
物理的固定もできなく、一方60重量係を越えると面積
抵抗が小さくなpすぎ、自己制御特性(PTG特性)が
小さくなり発熱体に不適当になるためである。さらに、
BaTiO3系半導体粉末とUB4. UB12粉末を
ペースト状にするのに有機溶剤(実施例ではα−テルピ
ネオール)を用いたが、ペースト状にできるものであれ
ばなんでもよい。
なお、前記実施例ではUB4. UB12をそれぞれ1
種類のみ添加する場合についてのみ示したが、これらに
代えてUB2を用いた場合にも実施例と同等の効果が得
られることを確認した。また、これらUB2 、 UB
4. U1312の複数種類を同時に前記の範囲で加え
た場合にも同様の効果が得られた。
以上述べたように本発明によれば、ガラスフリ9べ ある。
【図面の簡単な説明】
第1図は本発明方法によシ得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・・・ペースト状混合物12・・・・・・基板、
3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 5o  too  15o  υo  z5゜−温浸(
00)

Claims (1)

    【特許請求の範囲】
  1. BaTiO_3系半導体粉末にUB_2、UB_4およ
    びUB_1_2のうちの少なくとも1種類をその混合量
    が全重量に対して1〜60重量%加え、ペースト状にし
    た混合物を基板上に塗布して厚膜状とした後、焼成する
    ことを特徴とする厚膜型正特性半導体素子の製造方法。
JP22351184A 1984-10-24 1984-10-24 厚膜型正特性半導体素子の製造方法 Pending JPS61101008A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22351184A JPS61101008A (ja) 1984-10-24 1984-10-24 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22351184A JPS61101008A (ja) 1984-10-24 1984-10-24 厚膜型正特性半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS61101008A true JPS61101008A (ja) 1986-05-19

Family

ID=16799286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22351184A Pending JPS61101008A (ja) 1984-10-24 1984-10-24 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61101008A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443187U (ja) * 1990-08-08 1992-04-13
US5540884A (en) * 1991-09-12 1996-07-30 The Dow Chemical Company Method of making co-fired, multilayer substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443187U (ja) * 1990-08-08 1992-04-13
US5540884A (en) * 1991-09-12 1996-07-30 The Dow Chemical Company Method of making co-fired, multilayer substrates

Similar Documents

Publication Publication Date Title
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPH0534808B2 (ja)
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPH0534807B2 (ja)
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPH04364B2 (ja)
JPS61101005A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101002A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158203A (ja) 厚膜型正特性半導体素子の製造方法
JPH0534802B2 (ja)
JPH0313722B2 (ja)
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法
JPH0558244B2 (ja)
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法