JPS61101006A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS61101006A
JPS61101006A JP22350984A JP22350984A JPS61101006A JP S61101006 A JPS61101006 A JP S61101006A JP 22350984 A JP22350984 A JP 22350984A JP 22350984 A JP22350984 A JP 22350984A JP S61101006 A JPS61101006 A JP S61101006A
Authority
JP
Japan
Prior art keywords
thick film
film type
type positive
temperature coefficient
positive temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22350984A
Other languages
English (en)
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22350984A priority Critical patent/JPS61101006A/ja
Publication of JPS61101006A publication Critical patent/JPS61101006A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 BaTiO3系半導体から彦る素子は所定温度以上で急
激に抵抗値が増大するスイッチング特性及びスイッチン
グ後の自己発熱特性を有し、昇温特性が2 ベー/ 速く自己温度制御機能を有し、外部の制御回路を必要と
しないため広く利用されている。
従来の正特性サーミスタ発熱体はBaTiO3系半導体
粉末を加圧成形した後、焼成して得ていだが、実用可能
な厚膜状の正特性サーミスタ発熱体を得ることは困難で
あるとされていた。
従来、B a T i O3系半導体を膜状に加工する
方法としては、次のよう女ものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
◎ BaTiO3系半導体粉末に導電性の添加剤とガラ
スフリットを加えてペースト状とし、基板上にスクリー
ン印刷した後、焼成する。
しかし、前記■の方法ではBa T iO3系半導体の
結晶粒子径が大きくもろいだめ、膜状に壕で研磨するこ
とは甚だ困難である。壕だ、前記■の方法では操作が面
倒であり、発熱体に適した大電力を得ることがむずかし
い。さらに、前記■の方法では面積抵抗が高くカリやす
く制御が困難であり、3 べ−・ 発熱体には適さず、またあらかじめガラスフリットを調
合、焼成しておかなければならず、面倒であると共にガ
ラスフ“JL)の材質によってはB aT’i03 ゛
光半導体の持つスイッチング特性及び自己発熱特性を劣
化させる。そして、ガラスフリットを加えるこ吉により
BaTi○3系半導体とガラスフリットの耐熱性、熱膨
張係数の差から熱衝撃に弱く、熱伝導が妨げられる。さ
らに、導電性の添加剤とガラスフリットを均一に混合す
ることは困難であり、特性にばらつきを生じる原因の一
つと々っている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることにより熱衝撃性、熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iO3系半導体粉末にPu B 、P u B2 、P
 uB4及びP uBeのうちの少なくとも1種類をそ
の混合量が全重量に対して1〜6o重量係加え、ペース
ト状にした混合物を基板上に塗布して厚膜状とした後、
焼成することによシ厚膜型正特性半導体素子を得ようと
するものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiO3系半導体粉末同士の電気的接続のために導
電性添加剤が必要であり、Ba’Ti○3系粉末同士を
物理的に接続するのにガラスフリットが必要であった。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして、Pu’B。
PuB2.PuB4. PuB6を用いたとこ呂に特徴
を有している。これらPuB 、 PuB2. PuB
4. PuB6は常温では導体であり、1000〜11
oo′C以上の温度になると一部分が分解して粒子表面
にB2O3が析出するが、粒子内部は元の一1寸で表面
のB2O3膜により分解が阻止される。従って、BaT
iO3系半導体粉末と、PuB 、 PuB2. Pu
B4. PuB6粉末を混合して焼成すると、PuB 
、 PuB2. PuB4. PuB6の表5へ−7 面に析出するB2O3がガラスフリットと同じ役割をし
、粒子内部が導電性添加剤の役割をするだめ、PuB 
、 PuB2. PuB4. PuB、を添加するだけ
でガラスフリットを必要としない厚膜型正特性半導体素
子が得られる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに比べて熱伝導性が良くなり、熱衝撃性
も向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 B a T 103に1.、oモル%のNb2O,を加
え1000°Cで焼成した後、粉砕してB a T i
O3系半導体粉末を得る。前記BaTiO3系半導体粉
末に全重量に対して3.5重量係のPuB2粉末を加え
均一に混合し、さらにα−テルピネオールを加エテペー
スト状混合物1を作る。
一方、Al2O3などからなる基板2上にあらかじめ一
対のAyなどの導電性物質からなる電極6 ペー7 3.4を設けておき、前記電極3,4上にその電極3,
4の一部が残るように前記ペースト状混合物1をスクリ
ーン印刷などによシ塗布し、室温から10’C/分の昇
温速度で1350″Cまで昇温し、1時間保持した後、
炉内放冷する。このようにして厚膜型正特性半導体素子
を得た。
実施例2 実施例1と同様にしてB a T i03に3.0モル
係のNb2O3を加え1250’Cで焼成した後、粉砕
してB a T 103系半導体粉末を得る。前記Ba
TiO3系半導体粉末に全重量に対して5o重量%のP
 u Be粉末を加え均一に混合し、さらにα−テルピ
ネオールを加えてペースト状混合物1にする。
ついで、実施例1と同様に前記基板2上にあらかじめ前
記電極3.4を設けておき、前記電極3.4の一部が残
るように前記ペースト状混合物1をスクリーン印刷々ど
により塗布し、室温から10°C/分の昇温速度で13
0o′Cまで昇温し、30分間保持した後、炉内放冷す
る。このようにして厚膜型半導体素子を得た。
7 ′ゝ−・ こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合4.9 KQ/cmであり、実施例2の場
合0.8にΩ/肩であり、各々の温度と抵抗値の関係は
第2図に示した通シであった。
第2図でAは実施例1により得られた素子の特性、Bは
実施例2の場合の特性である。
発明の効果 以上のように本発明の製造方法によれば、Pu B2 
P u B 6粉末が従来の導電性添加剤とガラスフリ
ットの両方の役割をはだし、電気的接続、物理的接続に
十分な効果があり、ガラスフリットなしで厚膜状正特性
半導体素子が得られることとなる。
丑た、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のPuB2. PuB6を用
いることにより、熱伝導が良く々り熱衝撃性も向上する
。さらに、スクリーン印刷々どにより製造できることか
ら作業が容易で量産が可能である。
なお、本発明においてBaTiO3系半導体粉末として
はBaTiO3に各種の添加剤を加えて半導体化したも
のであればなんでもよい。壕だ、Pu B2 。
Pu Be粉末の添加量を全重量に対して1〜60重量
係重量穴したのは、1重量係未満では面積抵抗が犬きく
なりすぎ発熱体に不適当であり、B a T 103粉
末同士の物理的固定もできなく、一方60重量係を越え
ると面積抵抗が小さくなりすぎ、自己制御特性(PTC
特性)が小さくなり発熱体に不適当になるためである。
さらに、BaTiO3系半導体粉末とP uB2.P 
uB6粉末をペースト状にするのに有機溶剤(実施例で
はα−テルピネオール)を用いだが、ペースト状にでき
るものであればなんでもよい。
なお、前記実施例ではPuB2 、 Pu B6をそれ
ぞれ1種類のみ添加する場合についてのみ示したが、こ
れらに代えてPuB 、 PuB4を用いた場合にも実
施例と同等の効果が得られることを確認した。まだ、こ
れらPuB 、 PuB2. PuB4. PuB6の
複数種類を同時に前記の範囲で加えた場合にも同様の効
果が得られた。
以上述べたように本発明によれば、ガラスフリ9ぺ一部 ットを必要とし々い厚膜型正特性半導体素子が容易に製
造でき、その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・・ペースト状混合物、2 ・・・・基板、3.
4・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 、50  /θθ  150 2θ025θ一温度(°
C)

Claims (1)

    【特許請求の範囲】
  1. BaTi〇_3系半導体粉末にPuB、PuB_2、P
    uB_4及びPuB_6のうちの少なくとも1種類をそ
    の混合量が全重量に対して1〜60重量%を加え、ペー
    スト状にした混合物を基板上に塗布して厚膜状とした後
    、焼成することを特徴とする厚膜型正特性半導体素子の
    製造方法。
JP22350984A 1984-10-24 1984-10-24 厚膜型正特性半導体素子の製造方法 Pending JPS61101006A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22350984A JPS61101006A (ja) 1984-10-24 1984-10-24 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22350984A JPS61101006A (ja) 1984-10-24 1984-10-24 厚膜型正特性半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS61101006A true JPS61101006A (ja) 1986-05-19

Family

ID=16799257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22350984A Pending JPS61101006A (ja) 1984-10-24 1984-10-24 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61101006A (ja)

Similar Documents

Publication Publication Date Title
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261104A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101005A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPH0558244B2 (ja)