JPS60206102A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS60206102A
JPS60206102A JP6401884A JP6401884A JPS60206102A JP S60206102 A JPS60206102 A JP S60206102A JP 6401884 A JP6401884 A JP 6401884A JP 6401884 A JP6401884 A JP 6401884A JP S60206102 A JPS60206102 A JP S60206102A
Authority
JP
Japan
Prior art keywords
thick film
powder
glass frit
temperature coefficient
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6401884A
Other languages
English (en)
Other versions
JPH0558241B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6401884A priority Critical patent/JPS60206102A/ja
Publication of JPS60206102A publication Critical patent/JPS60206102A/ja
Publication of JPH0558241B2 publication Critical patent/JPH0558241B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要・とじない厚膜型正特
性半導体素子の製造方法に関するものである。
従来例の構成とその問題点 B a T IO3系半導体からなる素子は所定温度以
上で急激に抵抗値が増大するスイッチング特性及びスイ
ッチング後の自己発熱性を有し、昇温特性が速く自己温
度制御機能を有°し、外部の制御回路を必要としないた
め広く利用されている。
従来の正特性サーミスタ発熱体はB a T i O3
系半導体粉末を加圧成形した後、焼成して得ていたが、
実用可能な厚膜状の正特性サーミスタ発熱体を得ること
は困難であるとされていた。
従来、B a T iO3系半導体を膜状に加工する方
法としては、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ BaTi○3系半導体粉末に導電性の添加剤とガラ
スフリットを加えてペースト状とし、基板上にスクリー
ン印刷した後、焼成する。
しかし、前記■の方法ではBaT iO系半導体の結晶
粒子径が大きくもろいため、膜状にまで研磨することは
甚だ困難である。また、前記■の方法では操作が面倒で
あり、発熱体に適した大電力を得ることがむつかしい。
さらに、前記■の方法では面積抵抗が高くなり易く制御
が困難であり、発熱体には適さず、またあらかじめガラ
スフリノトを調合、焼成しておかなければならず、面倒
であると共にガラスフリットの材質によってはB a 
T IO3系半導体の持つスイッチング特性及び自己発
熱特性を劣化させる。そして、ガラスフリットを加える
ことによI) B a T z O3系半導体とガラス
フリットの耐熱性、熱膨張係数の差から熱衝撃に弱く、
熱伝導が妨げられる。さらに、導電性の添加剤とガラス
フリットを均一に混合することは困難であり、特性にば
らつきを生じる原因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることにより熱衝撃性、熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iO3系半導体粉末にMn。SL、 Mn、Si3. 
MnSi。
Mn512のうち少なくとも一種類の粉末を1.0〜6
0.0重量%加え、ペースト状にして混合物を基板上に
塗布して厚膜状とした後、焼成することにより厚膜型正
特性半導体素子を得ようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiO3系半導体粉末同志の電気的接続のだめに導
電性添加剤が必要であり、BaT i○3系粉米粉末同
志理的に接続するのにガラスフリットが必要であった。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして、 Mn3S i 。
Mn6Si3. MnSi 、 MnSi2のうち少な
くとも一種類を用いたところに特徴を有している。
これらのMn3Si 、 Mn5Si3. MnSi 
、 MnSi2は常温では導体であり、1000〜11
QO℃以上の温度になると一部分が分解して粒子表面に
SiO2が析出するが、粒子内部は元の寸まで表面のS
 iO2膜により分解が阻止される。従って、B a 
T zOs系半導体粉末と、Mn、Si 、 Mn、S
i3. MnSi 、 Mn5i2)粉末を混合して焼
成すると、Mn3S i 、 Mn5S i 3゜Mn
S’i 、 MnS i2の表面に析出するSiO2が
ガラスフリットと同じ役割をし、粒子内部が導電性添加
剤の役割をするため、Mn3S i 、 Mn5S i
3. MnS i 。
MnSi2を添加するだけでガラスフリットを必要とし
ない厚膜型正特性半導体素子が得られる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなシ、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 B a T 103に1.0モル%のNb2O6を加え
1000℃で焼成した後、粉砕してB a T 103
系半導体粉末を得る。前記B a T zOs系半導体
粉末に全重量に対して36.0重量%のMn。Si粉末
を加え均一に混合し、さらにα−テルピネオールを加え
てペースト状混合物1を作る。
一方、Al2O3などからなる基板2上にあらかじめ一
対のAqなとの導電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
より塗布し、室温から10℃/minの昇温速度で13
50℃まで昇温し、1時間保持した後、炉内放冷する。
このようにして厚膜型正特性半導体素子を得た。
実施例2 実施例1と同様にしてBa T z Osに3.0モル
係のY2O2を加え1260℃で焼成した後、粉砕して
BaTiO3系半導体粉末を得る。前記Ba ’I z
O3系半導体粉末に全重量に対して11.0重量%のM
n S i粉末を加え均一に混合し、さらにa−テルピ
ネオールを加えてペースト状混合物1にする。ついで、
実施例1と同様に前記基板2上にあらかじめ前記電極3
,4を設けておき、前記電極3,4の一部が残るように
前記ペースト状混合物1をスクリーン印刷などより塗布
し、室温から10℃/minの昇温速度で1300℃ま
で昇温し、30分間保持した後、炉内放冷する。このよ
うにして厚膜型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合0.3にΩ/Caであシ、実施例2の場合
3.4 K Q/cdであり、各々の温度と抵抗値の関
係は第2図に示した通りであった。第2図でAは実施例
1により得られた素子の特性、Bは実施例2の場合の特
性である。
ここで、Mn3S i 、 MnS iに代えてMn6
Si32MrISi2を用いても前記と同等の効果を得
ることができ、さらにはこれらを同時に加えて用いても
差支えないものであった。
発明の効果 以上のように本発明の製造方法によれば、粉末が従来の
導電性添加剤とガラスフリットの両方の役割をはだし、
電気的接続、物理的接続に十分な効果があり、ガラスフ
リットなしで厚膜状正特性半導体素子が得られることと
なる。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のMn sS 1 。
Mn6St3. MnSi 、 MnSi2を用いるこ
とによシ、熱伝導が良くなり熱衝撃性も向上する。さら
に、スクリーン印刷などにより製造できることから作業
が容易で量産が可能である。
なお、本発明においてB aT 103系半導体粉末と
してはB a T 103に各種の添加剤を加えて半導
体化したものであればなんでもよい。また、Mn3Si
Mn6Si3. MnSi 、 MnSi2粉末の添加
量を全重量に対して1〜60重量饅重量穴したのは、1
重量%未満では面積抵抗が大きくなりすぎ発熱体に不適
当であり、B a T z O3粉末同志の物理的固定
もできなく、一方60重量係を越えると面積抵抗が小さ
くなりすぎ、自己制御特性(PTC特性)が小さくなり
発熱体に不適当になるためである。さらに、前記実施例
ではBaTi○3系半導体粉末とMn 38 z +M
nSi粉末をペースト状にするのに有機溶剤(実施例で
はα−テルピネオール)を用いたが、ペースト状にでき
るものであればなんでもよい。
以上述べたように本発明によれば、ガラスフリットを必
要とし々い厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・・・・ペースト状混合物、2・・・・・基板、
3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名、第
1図 第2図 →シ益崖(’C)

Claims (1)

  1. 【特許請求の範囲】 B a T 10 s系半導体粉末にMn、S i 、
     Mn、S i 3. MnS i 。 MrIS12のうち少なくとも一種類の粉末を1.0〜
    60.0重量ヂ加え、ペースト状にした混合物を基板上
    に塗布して厚膜状としだ後、焼成することを特徴とする
    厚膜型正特性半導体素子の製造方法。
JP6401884A 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法 Granted JPS60206102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6401884A JPS60206102A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6401884A JPS60206102A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60206102A true JPS60206102A (ja) 1985-10-17
JPH0558241B2 JPH0558241B2 (ja) 1993-08-26

Family

ID=13245998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6401884A Granted JPS60206102A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60206102A (ja)

Also Published As

Publication number Publication date
JPH0558241B2 (ja) 1993-08-26

Similar Documents

Publication Publication Date Title
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPH0534807B2 (ja)
JPS60206104A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206105A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064403A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012704A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012703A (ja) 厚膜型正特性半導体素子の製造方法