JPS6012704A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS6012704A
JPS6012704A JP12050683A JP12050683A JPS6012704A JP S6012704 A JPS6012704 A JP S6012704A JP 12050683 A JP12050683 A JP 12050683A JP 12050683 A JP12050683 A JP 12050683A JP S6012704 A JPS6012704 A JP S6012704A
Authority
JP
Japan
Prior art keywords
thick film
powder
glass frit
positive temperature
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12050683A
Other languages
English (en)
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12050683A priority Critical patent/JPS6012704A/ja
Publication of JPS6012704A publication Critical patent/JPS6012704A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するも。
のである。
従来例の構成とその問題点 BILTiOs 系半導体からなる素子は所定温変身と
で急激に抵抗値が増大するスイッチング特性及びスイッ
チング後の自己発熱特性を有し、昇温特性が速く自己温
度側副機能を有し、外部の制(財)回路を必要としない
ため広く利用されている。
従来の正特性サーミスタ発熱体はBIaTiOs 系半
導体粉末を加圧成形した後、焼成して得ていたが、実用
可能な厚膜状の正特性ザーミスタ発熱体を得ることは困
難であるとされていた。
従来、BaTi0B 系半導体を膜状に加工する方法と
しては、次のようなものが知られていた。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ BaTi0 s 系半導体粉末に導電性の添加剤と
ガラスフリットを加えてペースト状とし、基板上にスク
リーン印刷した後、焼成する。
しかし、前記■の方法ではBaTi0 M 系半導体の
結晶粒子径が大きくもろいため、膜状にまで研磨するこ
とは甚だ困難である。また、前記■の方法では操作が面
倒であり、発熱体に適した大電力を得ることがむつかし
い。さらに、前記■の方法では面積抵抗が高くなり易く
制御が困難であり、発熱体には適さず、またあらかじめ
ガラスフリットを調合、焼成しておかなければならず、
面倒であると共にガラスフ”リフトの材質によってはB
aTiO3系半導体の持つスイッチング特性及び自己発
熱特性を劣化させる。そして、ガラスフリットを加える
ことによりBaTiOs 系半導体とガラスフリットの
耐熱性、熱膨張係数の差がら熱衝撃に弱く、熱伝導が妨
げられる。さらに、導電性の添加剤とガラスフリットを
均一に混合することは困難であり、特性にばらつきを生
じる原因の一つとなっている。
発明の目的゛= そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
゛ることにより熱衝撃性、熱伝導性に優れ、均一な特性
を持っ厚膜型正特性半導体素子を容易に製造できる方法
を提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、BaT
iOs系半導体粉末にPr8i、PrSi2゜Pr s
si s 粉末の1種類または2種類以上を全重量に対
して1〜60重量%加えてペースト状にした混合物を基
板上に塗布して厚膜状とした後焼成することにより厚膜
型正特性半導体素子を得ようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaTiOs 系半導体粉末同志の電気的接続のために
導電性添加剤が必要であり、BaTiOs系粉末同志を
物理的に接続するのにガラスフリットが必要であった。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはたすものとしてPr8i。
PrSi2またはPr5Sis を用いたところに特徴
を有しティる。このPrSi、Pr8iz、Pr5Si
3は常温では導体であり、1ooO〜1100″C以上
の温度になると一部分が分解して粒子表面にSiO2が
析出するが、粒子内部は元のままで表面のSiO2膜に
より分解が阻止される。従って、BaTiOs 系半導
体粉末と、PrSi、PrSi2 またはPr58i3
=粉末を混合して焼成すると、PrSi、Pr8i2 
またはPr ssi s の表面に析出するSiO2が
ガラスフリットと同じ役割をし・、粒子内部が導電性添
加剤の役割をするため、PrSi。
Pr8i2またJdPrsSi3粉末を添加するだけで
ガラスフリットを必要としない厚膜型正特性半導体素子
が得られる。
また、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較を伝導性が良くなり、燃衝撃性も向
上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 BaTiOsに1.0モル%のSrOを加え1300°
Cで焼成した後、粉砕してB a T i O,s系半
導体粉末を得る。前記BaTi0g 系半導体粉末に全
重量に対して゛26重量−のPrSi粉末を加え均一に
混合し、さらにα−テルピネオールを加えてペースト状
混合物1を作る。
一方、ム1205などからなる基板2上にあらかじめ二
対のムgなどの導電性物質からなる電極3゜4を設けて
おき、前記電極3,4上にその電極3゜4の一部が残る
ように前記ペースト状混合物1をスクリーン印刷などに
よシ塗布し、室温から10”C/ m i n の昇温
速度で1360°Cまで昇温し、1時間保持した後、炉
内放冷する。このようにして厚膜型正特性半導体素子を
得た。
実施例2 実施例1と同様にしてJ3aTiOs に3.0モルチ
のSrOを加え1260°Cで焼成した後、粉砕してB
aTi0g 系半導体粉末を得る。前記BaTiOs系
半導体粉末に全重量に対して40重量−のPrSi2粉
末を加え均一に混合し、さらにα−テルピネオールを加
えてペースト状混合物1にする。
ついで、実施例1と同様に前記基板2上にあらかじめ前
記電極3.4を設けておき、前記電極3゜4の一部が残
るように前記ペースト状混合物1をスクリーン印刷など
により塗布し、・室温から10℃/win の昇温速度
で1300’Cまで昇温し、30分間保持した後、炉内
放冷する。このようにして厚膜型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合0.80 KΩ/dであり、実施例2の場
合0.25 KΩ/ clであり、各々の温度と抵抗値
の関係は第2図に示した通りであった。
第2甲でムは実施例1により得られた素子の特性、Bは
実施例2の場合の特性である。
ここで、前記PrSi、PrSi2 粉末に代えてPr
5Si3粉末を用いた場合も前記実施例の場合と同様な
特性を得ることができた。また、これらPrSi 、 
PrSi 2 、 Pr s Si s 粉末を2種類
以上混合して添加した場合にも同等の特性が得られるこ
とを確認した。そして、どれらPrSi、PrSi2ま
たはPr5Sis粉末の1種類または2種類以上をBa
TiOs 系半導体粉末に全重量に対して1〜60重量
−の範囲で添加した場合に良好な特性を有する厚膜型正
特性半導体素子が得られた。
発明の効果 以上のように本発明の製造方法によれば、Pr5j、 
、 PrSi 2 、 Pr ssi s 粉末が従来
の導電性添加剤とガラスフリットの両方の役割をはたし
、電気的接続、物理的接続に十分な効果があり、ガラス
フリットなしで厚膜状正特性半導体素子が得られること
となる。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のPrSi 。
Pr5iz、Pr5Sisを用いることにより、熱伝導
が良くなり熱衝撃性も向上する。さらに、スクリーン印
刷などにより製造できることから作業が容易で量産が可
能である。
なお、本発明においてBaTi05系半導体粉末として
はBaT工03に各種の添加剤を加えて半導体化したも
のであればなんでもよい。また、PrSi、PrSi2
.Pr 5si 5 粉末の添加量が全重量に対して1
〜60重量%の範囲を外れた場合、1重量襲未満では面
積抵抗が大きくなりすぎ発熱体に不適当であり、BaT
iO3粉末同志の物理的固定もできなく、一方60重量
%を越えると面積抵抗が小さくなりすぎ、自己制御特性
(PTO特性)が小さくなり発熱体に不適当になるため
である。さらに、BaTiQs 系半導体粉末とPrS
i 。
Pr5iz、Pr5Sis粉末をペースト状にするのに
有機溶剤(実施例ではα−テルピネオール)を用いたが
、ペースト状にできるものであればなんでもよい。
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・・・・ペースト状混合物、2・・・・・・基板
、3.4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 →傷痕(’C)

Claims (1)

    【特許請求の範囲】
  1. BaTiO3系半導体粉末にPrSi、PrSi2゜P
    r s Si s 粉末の1種類または2種類以上を全
    重量に対して1〜60重量%加え、ペースト状にし素子
    の製造方法。
JP12050683A 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法 Pending JPS6012704A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12050683A JPS6012704A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12050683A JPS6012704A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS6012704A true JPS6012704A (ja) 1985-01-23

Family

ID=14787879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12050683A Pending JPS6012704A (ja) 1983-07-01 1983-07-01 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS6012704A (ja)

Similar Documents

Publication Publication Date Title
JPS6012704A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012705A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158207A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158205A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPH0534808B2 (ja)
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPH0534807B2 (ja)
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS59208803A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPH0534802B2 (ja)