JPS60206106A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS60206106A
JPS60206106A JP6402284A JP6402284A JPS60206106A JP S60206106 A JPS60206106 A JP S60206106A JP 6402284 A JP6402284 A JP 6402284A JP 6402284 A JP6402284 A JP 6402284A JP S60206106 A JPS60206106 A JP S60206106A
Authority
JP
Japan
Prior art keywords
thick film
powder
temperature coefficient
positive temperature
glass frit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6402284A
Other languages
English (en)
Other versions
JPH0558244B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6402284A priority Critical patent/JPS60206106A/ja
Publication of JPS60206106A publication Critical patent/JPS60206106A/ja
Publication of JPH0558244B2 publication Critical patent/JPH0558244B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 B a T 103系半導体からなる素子は所定温度以
上で急激に抵抗値が増大するスイッチング特性及びスイ
ッチング後の自己発熱特性を有し、昇温特性が速く自己
温度制御機能を有し、外部の制御回路を必要としないた
め広く利用されている。 −従来の正特性サーミスタ発
熱体はB aT 103 系半導体粉末を加圧成形した
後、焼成して得ていたが、実用可能な厚膜状の正特性サ
ーミスタ発熱体を得ることは困難であるとされていた。
従来、B aT iOs系半導体を膜状に加工する方法
としては、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する・■ B
aTiO3系半導体粉末に導電性の添加剤とガラスフリ
ットを加えてペースト状とし、基板上にスクリーン印刷
した後、焼成する。
しかし、前記■の方法ではB a T IO3系半導体
のえ、□ヵ8゜0うぃえゎ、ゆよよ、□い (すること
は甚だ困難である。まだ、前記■の方法では操作が面倒
であり、発熱体に適した大電力を得ることがむつかしい
。さらに、前記■の方法では面積抵抗が高くなり易く制
御が困難であり、発熱体には適さず、またあらかじめガ
ラスフリットを調合、焼成しておかなければならず、面
倒であると共にガラスフリットの材質によってはB a
T i O3系半導体の持つスイッチング特性及び自己
発熱特性を劣化させる。そして、ガラスフリットを加え
ルコトによりBaTi○3系半導体とガラスフリットの
側熱性、熱膨張係数の差から熱衝撃に弱く、熱伝導が妨
げられる。さらに、導電性の添加剤とガラスフリットを
均一に混合することは困難であり、特性にばらつきを生
じる原因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることによシ熱衝撃性、熱伝導性に優れ、均一な特性を
持っ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、B a
 T 103系半導体粉末にCr5SILCr3S12
.Cr5S13゜CrSi 、CrSi2のうち少なく
とも一種類の粉末を1、○〜6o、0 重量多灯え、ペ
ースト状にした混合物を基板上に塗布して厚膜状とした
後、焼成することにより厚膜型正特性半導体素子を得よ
うとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaT i○3系半導体粉末同志の電気的接続のために
導電性添加剤が必要であり、B aT 103系粉末同
志を物理的に接続するのにガラスフリットが必要であっ
た。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして、Cr3Si 、Cr
5St2.Cr6Si3.CrSi 、CrSi2のう
ち少なくとも一種類を用いたところに特徴を有している
これらのCr3Si 、Cr3Si2.Cr5Si3.
CrSi 、CrSi2は常温では導体であり、100
0〜11oO℃以上の温度になると一部分が分解して粒
子表面にSiO2が析出するが、粒子内部は元の1まで
表面の3102継、により分解が阻止される・従って、
B a T IO3O3系半導体粉末Cr3Si 、C
r3Si2.Cr5Si3.CrSi 。
Cr S 12 粉末を混合して焼成すると、Cr3S
i。
Cr3Si2.Cr5St3.CrSi 、CrSi2
の表面に析出するS IOJ”ガラスフリットと同じ役
割をし、粒子内部が導電性添加剤の役割をするため、C
r5S1.Cr5S12゜Cr5Si3.CrSi 、
CrSi2を添加するだけでガラスフリットを必要とし
ない厚膜型正特性半導体素子が得られる。
寸だ、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなり、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 BaTiO2に1.0 モ/l、%ノNb2O5を加え
1000℃で焼成した後、粉砕してBaT i○3系半
導体粉末を得る。前記B a T 103系半導体粉末
に全重量に対して4.0重量係のCr 3S 12粉末
を加え均一に混合し、さらにα−テルピネオールを加え
てペースト状混合物1を作る。
一方、Al2O3などからなる基板2上にあらかじめ一
対のAg などの導電性物質からなる電極3゜4を設け
ておき、前記電極3,4上にその電極3゜4の一部が残
るように前記ペースト状混合物1をスクリーン印刷など
により塗布し、室温から10℃/minの昇温速度で1
350’Cまで昇温し、1時間保持した後、炉内放冷す
る。このようにして厚膜型正特性半導体素子を得た。
実施例2 実施例1と同様にしてBaT i○3に3.0モル係の
Nb2O,を加え1260℃で焼成した後、粉砕してB
aTi○3系半導体粉末を得る。前記B a T 10
3系半導体粉末に全重量に対して19.5重量係のCr
Si粉末を加え均一に混合し、さらにα−テルピネオー
ルを加えてペースト状混合物1にする。ついで、実施例
1と同様に前記基板2上にあらかじめ前記電極3,4を
設けておき、前記電極3,4の一部が残るように前記ペ
ースト状混合物1をスクリーン印刷などにより塗布し、
室温から10℃/minの鎮温速度で1300℃まで昇
温し、30分間保持した後、炉内放冷する。このように
して厚膜型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合5.1に07Mであり、実施例2の場合2
.8にΩ/crtx であり、各々の温度と抵抗値の関
係は第2図に示した通りであった。第2図でAは実施例
1により得られた素子の特性、Bは実施例2の場合の特
性である。
ここで、Cr3Si 、CrSiに代えてCr sS 
121 Cr sS i3゜CrSi2を用いても前記
実施例と同等の効果を得ることができ、捷だそれらを同
時に加えても差支えないものであった。
発明の効果 以上のように本発明の製造方法によれば、Cr5S12
.Cr5lなどの粉末が従来の導電性添加剤とガラスフ
リットの両方の役割をはだし、電気的接続、物理的接続
に十分な効果があり、ガラスフリットなしで厚膜状正特
性半導体素子が得られるLととなる。
まだ、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属のCr 3S 12 。
CrSi などを用いることにより、熱伝導が良くなり
熱衝撃性も向上する。さらに、スクリーン印刷などによ
り製造できることから作業が容易で量産が可能である。
なお、本発明においてB aT zOs系半導体粉末と
してはB a T 10sに各種の添加剤を加えて半導
体化したものであればなんでもよい。また、Cr 3S
 12 。
CrSiなどの粉末の添加量を全重量に対して1〜60
重量係と規定したのは、1重量係未満では面積抵抗が大
きく彦りすぎ発熱体に不適渦であり、BaTiO3粉末
同志の物理的固定もでき々く、一方60重量係を越える
と面積抵抗が小さくなりすぎ、自己制御特性(PTC特
性)が小さくなり発熱体に不適当になるためである。さ
らに、BaT i○3系半導体粉末とCr、S i2.
 CrS i粉末をペースト状にす6″1機溶4′](
7″@ 9’′lf B“−7″′〜−1ル)を用いた
が、ペースト状にできるものであればなんでもよい。
以上述べたように本発明によれば、ガラスフリットを必
要としない厚膜型正特性半導体素子が容易に製造でき、
その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・・・・ペースト状混合物、2・・・・・・基板
、3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 →’+Lノ1]1′ (oc>

Claims (1)

  1. 【特許請求の範囲】 B a T 103系半導体粉末にCr 33 z 、
    Cr ss 12 、Cr5s z s 。 CrS i 、CrS i2のうち少なくとも一種類の
    粉末を1、○〜60.0重量係加え、ペ多灯ト状にした
    混合物を基板上に塗布して厚膜状とした後、焼成するこ
    とを特徴とする厚膜型正特性半導体素子の製造方法。−
JP6402284A 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法 Granted JPS60206106A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6402284A JPS60206106A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6402284A JPS60206106A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60206106A true JPS60206106A (ja) 1985-10-17
JPH0558244B2 JPH0558244B2 (ja) 1993-08-26

Family

ID=13246114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6402284A Granted JPS60206106A (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60206106A (ja)

Also Published As

Publication number Publication date
JPH0558244B2 (ja) 1993-08-26

Similar Documents

Publication Publication Date Title
JPS60206106A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261108A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPH04364B2 (ja)
JPS61101006A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPH04563B2 (ja)
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206105A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101005A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261104A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158206A (ja) 厚膜型正特性半導体素子の製造方法