JPS60126692A - Ｃｒｔデイスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はＣＲＴディスプレイ装置に係り、４ＩＶｃ。

画面上の複数表示位置に点在した同一文字・図形あるい
は、同一表示スティタスの文字・図形に対する表示ステ
ィタス情報の変更を容易に行なうのに適したＣＲＴディ
スプレイ装置に関する。

〔発明の背景〕

近年、ＣＲＴディスプレイ装置画面では、同一文字・図
形を多数含んだ画面の利用が急増しており、文字・図形
を同時に変形・変色させたり追加表示することが多くな
っている。

この様な表示変更に対して、従来のＣＲＴディスプレイ
装置では、リフレッシュメモリの内容をダイレクトに変
更する機能がなりため、画面を表示した際に画面の乱れ
を生じたシ、これを防止するために、低表示画面をクリ
アしてから新しい画面を表示するという手段を講じるこ
とにより、ＣＲ，Ｔに対する出力情報量が増加し、ｃｌ
ｌＬＴの表示応答時間の増加の要因となっている。特に
、ＣＲＴの表示応答性については以前からの問題であり
、表示情報量の増加、表示形態の複雑化にょシ増々厳し
い状況にある。

〔発明の目的〕

本発明の目的は、画面上の複数の表示位置に点在した文
字・図形の表示状態変更に要する時間及び情報量を短縮
させ性能面での抜本的向上をはかったＣＲＴディスプレ
イ装置を提供するにある。

〔発明の概要〕

本発明の要点は、リフレッシュメモリに記憶されている
表示データの表示スティタス情報の変更を制御するレジ
スタを設け、更にこの表示制御レジスタにより表示デー
タの表示スティタス情報の変更処理及び変更された表示
データをピュア上に表示するか否かの表示制御ビットを
設け、更に、この表示制御ビットによシ、表示データを
映像信号に変換したりしなかったりできる様に改良した
映像信号形成回路を設けたことにある。

〔発明の実施例〕

以下、本発明の一実施例を第１図により説明する。計算
機の中央処理装置ＣＰｕ２０とリフレッシュメモリ２４
との間のデータ転送及びリフレッシュメモリ２４の内容
でピュアに表示するという基本動作は従来と同じである
。すなわち、マイクロコンピュータ２２、マイクロプロ
グラムメモリ２３及びインターフェイス回路２１により
、ＣＰｕ２０から転送された表示データをデータバスＬ
）Ｂ及びデータバッファ２５を経由してリフレッシュメ
モリ２４に格納したり、ＣＰｕ２０からの老令により、
リフレッシュメモリ２４の内容をデータバッファ２５、
データバスＤＢ及びインターフェイス回路２１を経由し
てＣＰｕ２０に転送したりする。この時、読み書きを行
なうリフレッシュメモリアドレスは、アドレスバスＡＢ
により指定される。リフレッシュメモリ２４はピュア２
８の表示位置に対応して、各画素単位の表示データを記
憶する。次に、リフレッシュメモリ２４の内容は、タイ
ミング制御回路２６により周期的にデータバッファ２５
に読み出され、表示制御レジスタと共に、表示制御装置
２９に送出する。表示制御装置２９では、データバッフ
ァ２５に読み出でれた表示データの表示スティタス情報
を表示制御レジスタ（第２図のＲ，Ｇ１．ＲＧ２）の内
容により変更し、変更の有無を表示制御ピッ）ＣＢにセ
ットし、映像信号形成回路２７に送る。映像信号形成回
路２７は、表示制御装置２９に於ける変換内容、すなわ
ち、表示制御ピッ）ＣＢが表示変更あり（すなわち、表
示可）のときのみ、データバッファ２５に記憶されてい
る変更済表示データを映像信号に変換し、ピュア２８に
送出する。ピュア２８は、ＣＲＴディスプレイを備え、
そのＣｏＬＴ画面に映像信号の内容を可視表示させる。

表示スティタス情報を制御するレジスタの構成内容を第
２図に示す。表示制御レジスタとして、変更対象となる
旧情報（表示スティタス８Ｔ１又は、文字・図形コード
ＣＤＩ）とその先頭に表示情報を変更するか否かの区分
ビットＣＢ１をもつ表示制御レジスタＲＧ１、及び、表
示制御レジスタ１’ＬＧ１の内容によ如書き換えるべき
表示スティタス情報ＳＴ２とその先頭に薔き換えを行な
うアイテム区分ビットをもつ表示制御レジスタＲＧ２に
より、表示データのスティタス情報の書き換えを行なう
。なお、図中２２はマイクロコンピュータである。

次に、第３図を用い表示制御装置４２９の処理の流れを
説明する。表示制御装置２９は、リフレッシュメモリ２
４からデータバッファ２５に読み出された表示データ（
第３図（ｂ））を受け取り（ステップ４１）、表示制御
レジスタＲＧＩの処理区分ピッ）ＣＢＩがＯＮのとき、
表示スティタス情報の変更を行なう（ステップ４２）。

変更指示ありの場合、表示制御レジスタＲＧ２の処理区
分ビットＣＢ２により、指定された変更基準アイテム−
（ＣＢ２　：　ＯＮのとき１文字・図形コードを変更基
準とし、ＯＦＦのとき１表示スティタス情報゛を変更基
準とする。）により変更処理を行なう（ステップ４３〜
４６）。更に変更ありの場合、表示制御ビットＣＢを１
０＃にしくステップ４７）、映像信号形成回路２７に送
出する。

映像信号形成回路２７では、第４図に示すように、表示
制御装置により書き換えられたデータバッファ２５から
文字・図形コードＣＤを、又、表示制御装置２９から表
示制御ビットＣＢを受信してシリアル映像信号ＶＤを作
成して、これをピュア２８に送出する。映像信号形成回
路２７には、データバッファ２５から受信した文字・図
形コードを画素パターンデータＰＤに変換する画素パタ
ーン発生回路５１と、パラレル画素パｐ　−７データＰ
Ｄをシリアル映像信号ＶＤに変換する並列／直列（Ｐ／
Ｓ）変換回路５２と、表示制御装置２９から受信した表
示制御ビットＣＢによｈＰ／Ｓ変換回路のロードＬ１及
びクリアＣを制御するだめのインバータ５３、ＡＮＤゲ
ー）５４．５５からなる回路とを含んでいる。表示制御
ビットＣＢが１０＃でロード信号が１１＃の時、ＡＮＤ
ゲート５４の出力は００＃となり、ＡＮＤゲート５５の
出力はｌ”となる。これらの信号がＰ／Ｓ変換回路５２
のロードＬ１及びクリアＣの信号となるので、Ｐ／８変
換回路５２がパラレルの画素パターンデータＰＤをシリ
アルの映像信号ＶＤに変換しピュア２８に送出される。

次に表示制御ピッ）ＣＢが１１＃でロード信号が＠１＃
の場合は、ＡＮＤゲート５４の出力は１”となり、ＡＮ
Ｄゲート５５の出力は＠０＃となるので、Ｐ／Ｓ変換回
路５２には、画素パターンデータＰＤが取り込まれず、
クロック信号ＣＬによシ送出される映像信号ＶＤは、す
べて６０”となる。従って、表示制御装置２９の表示制
御ピッ）ＣＢが′０＃の場合は、表示データ内容ＲＭが
映像信号ＶＤに変換されて、ピュア２８に送出されるの
で、リフレッシュメモリ２４に記憶されている表示デー
タは、ゼユア２８に画面として表示される。表示制御装
置２９の表示制御ビットＣＢが１＃の場合は、リフレッ
シュメモリ２４に記ｔｆｆｌされている表示データは、
ピュア２８に表示されないこととなる。

すなわち、リフレッシュメモリ２４の内容を書き換える
ことなく、表示制御レジスタの設定による表示制御（表
示制御ピッ）ＣＢによる）により、容易に実現できる。

〔発明の効果〕

本発明によれば、表示画面の複数の表示位置にある文字
・図形コードの表示スティタスの変更に伴い、ＣＲＴに
出力する情報量を大巾に減少できかつ、既表示画面のク
リアに要する時間が削減でき、Ｃ）（；Ｔの表示応答時
間が短縮できる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明で設けた表示制御レジスタの構成図、第３図は第１図
における表示制御装置の処理フロー（ａ）とデータバッ
ファに読み出された表示データの構成図（ｂ）、第４図
は第１図における映像信号形成回路を示す詳細ブロック
図である。 ２１・・・インターフェイス回路、２２・・・マイクロ
コンピュータ、２３・・・マイクロプログラムメモリ、
２４・・・リフレッシュメモリ、２５・・・チー　ｐ　
／＜ッファ、２６・・・タイミング制御回路、２７・・
・映像信号形成回路、２８・・・ピュア、２９・・・表
示制御装置、５１・・・画素パターン発生回路、５２・
・・Ｐ／Ｓ変換回路。 代理人　弁理士　高橋明夫

Claims (1)

【特許請求の範囲】
1. １、表示パターンを画素単位に表示して成るピュアと、
   前記ピュア上に表示すべきデータを記憶して成るリフレ
   ッシュメモリと、前記リフレッシュメモリの前記記憶さ
   れた画面に対するデータ表示状態の変更を制御するレジ
   スタを揃え、前記レジスタにより、前記リフレッシュメ
   モリに記憶された画面に対する表示の可否を意味する表
   示制御ビットを出力する表示制御装置と、前記表示制御
   装置および前記リフレッシュメモリの各々の内容を制御
   する制御部と、前記表示制御装置よシ出カ信号が表示可
   を意味するときに前記リフレッシュメモリから読み出さ
   れる表示データを順次映像信号に変換する映像信号形成
   回路とを具備することを特徴とするＣＲＴディスプレイ
   装置。