JPS60124954A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS60124954A JPS60124954A JP58233131A JP23313183A JPS60124954A JP S60124954 A JPS60124954 A JP S60124954A JP 58233131 A JP58233131 A JP 58233131A JP 23313183 A JP23313183 A JP 23313183A JP S60124954 A JPS60124954 A JP S60124954A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- arrays
- output
- pads
- transverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
111発明の技術分野
本発明は高周波高出力トランジスタのパターン、特に高
周波特性およびワイ4・ボンディングの方式を改善した
2列配置トランジスタユニットのパターンと、10J周
波高出力トランジスタのチップ上のポンディングパッド
(電極)の配置に関する。
周波特性およびワイ4・ボンディングの方式を改善した
2列配置トランジスタユニットのパターンと、10J周
波高出力トランジスタのチップ上のポンディングパッド
(電極)の配置に関する。
(2)技術の背景
!y1図に示される高周波高出力トランジスタが知られ
ており、同図において、lはI・ランジスクチツブ、2
ばチップ1内に形成されたトランジスタユニット、3ば
内部整合用MO3−C、4は入力端子(ベース電極に接
続のものとする)、5は出力端子(コレクタ電極に接続
、6はシg−トゾリノジ(これの下にコレクタ電極への
配線が配置される)、7は接地兼放熱用フランジ(図丞
のトランジスタはエミッタ接地とする)、8は接地用ワ
イヤを示す。
ており、同図において、lはI・ランジスクチツブ、2
ばチップ1内に形成されたトランジスタユニット、3ば
内部整合用MO3−C、4は入力端子(ベース電極に接
続のものとする)、5は出力端子(コレクタ電極に接続
、6はシg−トゾリノジ(これの下にコレクタ電極への
配線が配置される)、7は接地兼放熱用フランジ(図丞
のトランジスタはエミッタ接地とする)、8は接地用ワ
イヤを示す。
(3)従来技術と問題点
高周波高出方トランジスタにはいくつかの問題がある。
高周波高出力トランジスタという特別のトランジスタが
あるのではなくて、高周波小信号のトランジスタ(これ
はトランジスタユニットと呼ばれる)を多数集め、並列
に配置し動作さ・けて高周波高出力を得るものである。
あるのではなくて、高周波小信号のトランジスタ(これ
はトランジスタユニットと呼ばれる)を多数集め、並列
に配置し動作さ・けて高周波高出力を得るものである。
問題の一つは、かかるユニットからいかにして1+1=
2.2+2 = 400.という具合に出力を得るがで
ある。かかる高周波小信号トランジスタは数多くのもの
が動作するのであるが、それを作るときのウェハ内い。
2.2+2 = 400.という具合に出力を得るがで
ある。かかる高周波小信号トランジスタは数多くのもの
が動作するのであるが、それを作るときのウェハ内い。
B、多数本のワイヤを用いて、合成自己接地イしノこ
い。
い。
同志か接触する問題があり、ワイヤポンィングで接着で
きないことがある。
きないことがある。
ii、2列に配置された(・ランジメタ1ニノ)・は1
発明の目的 発明の構成 デ とを特徴とするトランジスタを提供することによっ
て達成される。
発明の目的 発明の構成 デ とを特徴とするトランジスタを提供することによっ
て達成される。
(6)発明の実施例
以下本発明実施例を図面によって詳説する。
本発明は上記に述べたi、 iiの問題点をできるだけ
改7+ii、 L、、しかもA、Bの要請にも答えたト
ランジスター2−二ソトが2列にパターン配置された高
周波1■J出力トランジスタのポンディングパッドの配
置、ならびにそれへのワイヤボンディングについこなさ
れノこものである。
改7+ii、 L、、しかもA、Bの要請にも答えたト
ランジスター2−二ソトが2列にパターン配置された高
周波1■J出力トランジスタのポンディングパッドの配
置、ならびにそれへのワイヤボンディングについこなさ
れノこものである。
第3図、第4図にトランジスタユニットとボンう〜イン
グバノトの配置を示す。ずなわぢ、人力、出力外部端子
の方向く縦方向)にチップ11の短辺、それと直角の方
向(横方向)にチップの長辺を置き、その横方向に2列
のトランジスタユニット12を配する。なお第3図、第
4図において、13は人力用パッド、14は接地用ポン
ディングパッドを示す。
グバノトの配置を示す。ずなわぢ、人力、出力外部端子
の方向く縦方向)にチップ11の短辺、それと直角の方
向(横方向)にチップの長辺を置き、その横方向に2列
のトランジスタユニット12を配する。なお第3図、第
4図において、13は人力用パッド、14は接地用ポン
ディングパッドを示す。
または、第5図に示すような個々に分割しない帯状のヘ
ース形状からなる1個ないし2個のパターンからなるト
ランジスタであってもかまわない。
ース形状からなる1個ないし2個のパターンからなるト
ランジスタであってもかまわない。
要は接地用ポンディングパッドの配置配列方法である。
なお第5図において、21はチップ、22はトランジス
タ能動部、23ば入力用パット、24ば接地用ポンディ
ングパッドを示す。
タ能動部、23ば入力用パット、24ば接地用ポンディ
ングパッドを示す。
第4図に戻ると、チップの中央部の横方向列に接地用ホ
ンディングパット14を配列する。しかも、少なくとも
最近接の上、];2つのトランジスタユニットの接地用
ポンディングパッドは帯状の低抵抗、低インダクタンス
の金属パターンで形成されている。そして、その接地用
パッド列の上側、下側の横方向2列に入力用バソl”1
3を配列する。しかもその横方向の位置は上、下列で互
いに真中にくるように置く。
ンディングパット14を配列する。しかも、少なくとも
最近接の上、];2つのトランジスタユニットの接地用
ポンディングパッドは帯状の低抵抗、低インダクタンス
の金属パターンで形成されている。そして、その接地用
パッド列の上側、下側の横方向2列に入力用バソl”1
3を配列する。しかもその横方向の位置は上、下列で互
いに真中にくるように置く。
第6図と第7図に本発明のワイヤボンディングパット配
置とチップに対するワイヤボンディング列を示す上面図
、側面図を、第3図と同じ部分は同じ符号を付して表示
し、15は入力端子、■6は出力端子、17は接地兼放
熱用フランジを示す。
置とチップに対するワイヤボンディング列を示す上面図
、側面図を、第3図と同じ部分は同じ符号を付して表示
し、15は入力端子、■6は出力端子、17は接地兼放
熱用フランジを示す。
第6図において、チップ11ば1.5mm X 4.5
mmの寸法に、人力用パッドの図示の幅Wは70μm、
長さpば100μmに設定し、ワイヤは25μm〜50
μ「n直j’4の金線をボンディングマンンを用いて接
着した。ボンディングヮイートはアルミニウム(八β)
“ごあってもよい。閉しこボンディングマフイヤは■、
■+(j)+■の符号をイリシ“ζ示した。
mmの寸法に、人力用パッドの図示の幅Wは70μm、
長さpば100μmに設定し、ワイヤは25μm〜50
μ「n直j’4の金線をボンディングマンンを用いて接
着した。ボンディングヮイートはアルミニウム(八β)
“ごあってもよい。閉しこボンディングマフイヤは■、
■+(j)+■の符号をイリシ“ζ示した。
(7)発明のジノ果
kJ上詳細に説明した如く本発明によれば、前記した問
題が解決され、ケインの114iいそして高出力の高周
波I・ランシスタが得られた。
題が解決され、ケインの114iいそして高出力の高周
波I・ランシスタが得られた。
第1図と第2図は従来の高周波高出力トランジスタの平
面図と断面図、第3図と第4図は本発明実施例の枳式的
平面図とホンディングパット配置を4くず図、第5図は
他の実施例の模式的平面図、第6図と第7図は第3図の
実施例のワイヤホンディングを小ず平面図と側面図であ
る。 +i ナツプ、12、−ユニット、I3−人力用ボンデ
ィングバス〉ト、14−・−接地用ポンう一イン夛パッ
ト、15−入力端子、16 出力!i+、1子、17−
接地兼放限)用フランジ、■、■、■、■−ボンディン
グワイヤ
面図と断面図、第3図と第4図は本発明実施例の枳式的
平面図とホンディングパット配置を4くず図、第5図は
他の実施例の模式的平面図、第6図と第7図は第3図の
実施例のワイヤホンディングを小ず平面図と側面図であ
る。 +i ナツプ、12、−ユニット、I3−人力用ボンデ
ィングバス〉ト、14−・−接地用ポンう一イン夛パッ
ト、15−入力端子、16 出力!i+、1子、17−
接地兼放限)用フランジ、■、■、■、■−ボンディン
グワイヤ
Claims (1)
- 1−ランジスクチツブの中央部に2列に並んだトランジ
スタユニット間に位置する接地用ポンディングパッドの
列を有し、前記接地用ボンディングパソjのそれぞれ外
方に入力用パッドを設け、前記トランジスタユニットは
一方の列のユニットが他力の列のユニット間の中央位置
に対応し゛ζ配置されてなることを特徴とするトランジ
スタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58233131A JPS60124954A (ja) | 1983-12-09 | 1983-12-09 | トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58233131A JPS60124954A (ja) | 1983-12-09 | 1983-12-09 | トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60124954A true JPS60124954A (ja) | 1985-07-04 |
JPH0126561B2 JPH0126561B2 (ja) | 1989-05-24 |
Family
ID=16950226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58233131A Granted JPS60124954A (ja) | 1983-12-09 | 1983-12-09 | トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60124954A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0546112U (ja) * | 1991-11-13 | 1993-06-18 | アルプス電気株式会社 | チユ−ナ用icおよびチユ−ナ用icチツプ |
-
1983
- 1983-12-09 JP JP58233131A patent/JPS60124954A/ja active Granted
Non-Patent Citations (1)
Title |
---|
INTERNATIONAL ELECTRON DEVICES MEETING=1983 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0546112U (ja) * | 1991-11-13 | 1993-06-18 | アルプス電気株式会社 | チユ−ナ用icおよびチユ−ナ用icチツプ |
Also Published As
Publication number | Publication date |
---|---|
JPH0126561B2 (ja) | 1989-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7619303B2 (en) | Integrated circuit package | |
JP2535651B2 (ja) | 半導体装置 | |
JPH05136323A (ja) | 集積回路装置 | |
JPS60124954A (ja) | トランジスタ | |
TW368738B (en) | Lead frame for ball grid array, semiconductor device having it, and process for producing it | |
JPH0770553B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH0256942A (ja) | 半導体装置 | |
JPH0499056A (ja) | 複合集積回路チップ | |
JPS59175145A (ja) | リ−ドフレ−ム | |
JPH03109760A (ja) | 半導体装置 | |
JPH01205456A (ja) | Lsi用多ピンケース | |
JPH03248455A (ja) | リードフレーム | |
JP3093704B2 (ja) | リードフレーム,リードフレームの製造方法,半導体装置及び半導体装置の製造方法 | |
JPS63310134A (ja) | 半導体集積回路装置 | |
JP3073101B2 (ja) | 集積回路の装着構造 | |
JPS6354736A (ja) | 半導体装置 | |
JPH02201946A (ja) | 半導体装置 | |
JPS62114257A (ja) | ワイヤボンデイングパツドレイアウト | |
JP3009440B2 (ja) | 半導体装置 | |
JPH04164340A (ja) | 半導体集積回路 | |
JPS6193613A (ja) | 半導体集積回路装置 | |
JPH02192155A (ja) | 半導体装置 | |
JPH01196138A (ja) | マスタスライス集積回路 | |
JPH01173747A (ja) | 樹脂封止形半導体装置 | |
JPH01135058A (ja) | 半導体装置 |