JPS60118963A - 直接メモリアクセス制御装置において、より高い優先順位転送に適合するようにバスサイクルを選択的に先取りする方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は、一般的には直接メモリアクセス制御装置に関
するものであり、更に具体的には、直接メモリアクセス
制御装置においてより高い優先順位転送に適合するよう
にバスサイクルを選択的に差し替える方法及び回路に関
する。

背景技術 一般に、直接メモリ制御装置（ＤＭＡＣ）は、メイン（
王）システムメモリと、デスク、テープ、プリンク、端
末等の如き種々の型の周辺装置との間で大きなデータブ
ロックを転送するプロセッサの能力を軽減するようにデ
ータ処理システムに含まれる６典塑的なシステムにおい
て、監視プログラム（５ｕｐｅｒｖｌｓｏｒ　ｐｒｏｇ
ｒａｍ　）の制御のもとて動作するプロセッサは、特定
の監視プログラム又は使用者の転送動作に関する制御情
報を各ＤＭＡＣに対して与える。制御情報を適当にする
ことを決定することにより、ＤＭＡＣは、システム通信
バス（アドレス、データ及び制御）に使用するためシス
テムにおいて、プロセッサ及び他のバスマスター（ｒｎ
ａｓｔｅｒ）によシ裁定して（ａｒｂｉｔｒａｔｅ　）
　、必要とする転送動作を達成する。動作が完了し７た
後又は、誤差状態が検出される場合、ＤＭＡＣは、プロ
セッサに動作の結果を通知する。

各ＤＭＡＣは、一時に１つの転送動作のみを制御してい
る限り、張９合っているバスマスターの内の相対的優先
順位は、裁定機構の関数として処理される。しかし、１
つ以上の動作を同時に制御することのできるＤＭＡＣの
出現によシ、よシ高い優先順位の転送に対してもう１つ
の周辺装置からの要求が受信される時、１つの周辺装置
によシ要求されるオペランド転送に対してＤＭＡＣがバ
スサイクルを開始する準備をしている場合を決定する幾
つかの構成が実行されなければならない。１つの可能な
解決は、バスが実際に使用するのに有効になる前にＤＭ
ＡＣ制御論理を再び初期設定する充分な時間が残ってい
る場合のみ、ＤＭＡＣがより高い優先順位オペランド転
送の要求を受け入れることを可能にすることである。し
かし、裁定中である場合のようにバスが伺時使用可能に
なるかをＤＭＡＣが知らない場合には、裁定が開始され
るや否や、他のすべての要求がロックされなければなら
ない。別の解決は、バスが利用可能になるまで、よシ低
い優先順位要求要・求を進行させることであり、次いで
、よυ高い優先順位要求が受信される場合、ＤＭＡＣバ
スサイクルに、開始点において充分有効でない（ｄｅａ
ｄ）サイクルを挿入し再び初期設定を可能にすることで
ある。しかし、この場合に、高い優先順位の転送要求に
間もなく応答可能ではあるが、無駄時間（ｄｅａｄ　ｔ
ｌｍｅ　）を減少することが可能となるであろう。あい
にく、バスが実際に使用可能になるまで高い優先順位転
送要求に対して、既知のＤＭＡＣは応答可能ではなく、
バスが使用可能になる前にその要求が事実上直接受信さ
れる場合のみ、有効でない（無駄な：　ｄｅａｄ）サイ
クルを挿入する。

発明の要約 従って、本発明の目的は、直接メモリアクセス制御装置
において、１つの周辺装置が他の周辺装置を選択的に先
取り　（ｐｒｅｅｒｎｐｔ）　して高い周辺装置のオペ
ランド転送を達成する方法を提供することである。

本発明の目的は、直接メモリアクセス制御装置において
使用し、１つの周辺装置が他の周辺装置を選択的に先取
シして高い優先順位オペランド転送を達成する装置を提
供することである。

本発明のこれらの目的及び利点及び他の目的及び利点は
、第１．第２周辺装置の何れかによって与えられる転送
要求信号に応答して少なくとも１つのバスサイクルの間
、通信バスを通じてオペランド転送を制御するのに適し
た直接メモリアクセス制御装置において達成される。本
発明によれば、Ｍ２周辺装置によって要求される高い優
先順位のオペランド転送に適応させるために、第１周辺
装置により要求されるバスサイクルの開始に先だって何
時でも第２周辺装置が第１周辺装置を選択的に先取りす
ることを可能にする方法が与えられる。

好ましい形式において、その方法は下記のステップを具
える。即ち、第１周辺装置からの転送要求の受信に応答
して、バスが現在制御装置の制御中ではなく、現在のオ
ペランド転送の最後のバスサイクルの終υを待機してい
る場合、バスの制御を裁定しく　ａｒｂｉｔｒａｔｅ　
）　、倒れにしても、第１周辺装置により要求されるオ
ペランド転送の制御を準備して制御装置を初期設定する
ステップ、オペランド転送用の制御装置の使用に対して
バスが利用可能になることによυ、第１周辺装置により
要求されるオペランド転送よりも高い優先順位のオペラ
ンド転送を要求する第２周辺装置によシ転送要求信号が
受信されない場合、第１周辺装置により要求されるオペ
ランド転送を制御するステップ、オペランド転送用の制
御装置の使用に対してバスが利用可能になることによシ
、第１周辺装置により要求されるオペランド転送よりも
高い優先順位のオペランド転送を要求する第２周辺装置
により転送要求信号が受信される場合、バスの制御を保
持する一方、第２周辺装置により要求されるオペランド
転送を制御する準備をして制御装置を初期設定し、次い
で、第２周辺装置により要求されるオペランド転送を制
御するステップ、を具える。

発明の説明 第１図に図示の如く本発明の好ましい方法の一般形式に
よれば、直接メモリアクセス制御装置（ＤＭＡＣ）の動
作（ｏｐｅｒａｔｉｎｇ）は、有効転送要求信号が、両
者とも能動であるが停止していない周辺装置から受信さ
れるまで”ルック（ｌｏｏｋ）”状態のま＼である。こ
のような要求を検出することによシ、ＤＭＡＣは、この
”発信″（ｏｒｉｇｉｎａｔｏｒ　）周辺装置によシ要
求されるオペランド転送動作に適切な制御論理を初期設
定する。若し、ＤＭＡＣが支配していない場合、即ちバ
スを制御していない場合、必要な裁定機構がバスを取得
するように開始される。バスの制御が許容されることに
よシ又は、バスが既に支配されている場合、ＤＭＡＣは
、転送要求信号が、両者とも能動であるが停止していな
い介在（１ｎｔｅｒｖｅｎｏｒ）周辺装置から受信され
るかどうかを見るため再び調査するように１ｏｏｋ　ａ
ｇａｉｎ状態にするであろう。若し、かような要求が受
信され、介在周辺装置が発信周辺装置よシも高い優先順
位を有する場合、ＤＭＡＣは介在周辺装置によｐ要求さ
れるオペランド転送動作に適合する制御論理を再び初期
設定し、たとえそうするとしても、Ｉ）ＭＡＣは、バス
の制御を保持するために、６現在の゛バスサイクルに１
つまたはそれ以上のデッドサイクルを挿入しなければな
らない。若し、かような高い優先順位要求が受信されな
い場合又は再初期設定後に、ＤＭＡＣは適当なオペラン
ド転送動作を達成するのに必要な制御信号を与えるよう
に進行するであろう。

直接メモリアクセス制御装置（ＤＭＡＣ）　１０は第２
図に図示され、それは、夫々の通信チャネルを使用して
２つの周辺装置（図示せず）にょシ要求されるオペラン
、ド転送動作を制御するために、第１図に図示の方法に
より一般的に動作する。ＤＭＡＣ１０において、チャネ
ルの各りにょシオベランド転送を整合するのに必要なす
べての情報は、プロセッサによシ通常の方法において制
御レジスタ１２の夫々のセットにロードされる。典型的
な制御情報は、チャネルが、一時的にいかなる理由にょ
シ停止されたかどうかの他に、現在のステータス（能動
か又は不活動か）、及び特定のチャネルの優先順位（高
か又は低か）を糸すであろう。追加の動作情報は、チャ
ネルに対し転送動作のすべての関連特性（発信／着信ア
ドレス、オペランドサイズ。

ブロックサイズ等）を提供するであろう。

両チャネルに対する制御情報は、各チャネルが伺時オペ
ランド転送に対して資格者（Ｃａｎｄｉｄａｔｅ）にな
るかを決定するためチャネル優先順位エンコーダによシ
連続的監視される。資格者チャネルに割尚られた周辺装
置からオペランド転送要求を受信することによυ、チャ
ネル優先順位エンコーダ１４は、チャネルが次のオペラ
ンド転送動作に対して選択されることを決定する前に両
チャネルの現在のステータスを評価する。唯１個のチャ
ネルのみが能動で要求される場合には、そのチャネルが
常に選択されよう。同様に、両チャネルが能動で要求さ
れているが、一方が停止する場合には、他のチャネルが
常に選択される。しかし、両チャネルが能動で要求され
ているが、何れも停止しない場合には、高い優先順位を
有するチャネルが選択される。若し、両チャネルが能動
で要求されているが、何れも停止せず、両方が同一優先
順位を有する場合には、そのチャネルは交互に選択され
る。

チャネル優先順位エンコーダ１４によるサービスを提供
するチャネルが最初に選択されることによって、制御信
号発生器１６は、ステータスラッチ回路１８のチャネル
選択ラッチ部分を適当な状態にセットする。更に、ステ
ータスラッチ回路１８のモードラッチ部分の現在の状態
が、現在サービスされている要求がないことを示す場合
、チャネル優先順位エンコーダ１４は、バス裁定機構２
ｏに通知してバスを取得する。ある理由にょシ、他のチ
ャネルを選択することなく、チャネル優先順位エンコー
ダ１４が選択したチャネルを簡単に取消す場合、制御信
号発生器１６はバス裁定機構２ｏに通知して裁定プロセ
スを終了させる。

バスを取得する要求に応答して、バス裁定機構２０は、
バスの制御に対して裁定し、バスの制御を許されること
によシ、ＤＭＡＣ１０にょシバスが支配されていること
を通報する。しかし、更に、バス裁定機構２０は、裁定
プロセス中に成る段のデッドクロック除去ユニット２２
を通知するであろう。バスがＤＭＡＣ１０に許されるこ
とにょシ、１つのチャネルのみが能動である場合、デッ
ドクロック除去ユニット２２は、直ちにバス制御機械２
４をスタートさせ、選択されたチャネルをサービスする
。他方、両チャネルが能動である場合、デッドクロック
除去ユニット２２は、バス制御機械２４が、選択された
チャネルに対して動作情報をロードするのに充分な時間
を有するまでに、バスが取得された場合に、バス制御機
械２４がバスにより１つのデッドクロックを挿入するこ
とを強制するであろう。この最後の場合に、ベースロー
ド信号発生器２６は、バス裁定機構２０がひとたびバス
を取得すると、実際に動作情報のローディングを調整す
る。

バス制御機械２４が、各オペランド転送動作の最後のバ
スサイクルをスタートする時、ウィンドウ発生器２Ｂは
、チャネル優先順位エンコーダ１４によシ選択されたチ
ャネルにおいて次のサービスを待つように簡単に”１ｏ
ｏｋ″状態に制御信号発生器１６を可能にする。若し、
この１次の”チャネルが、１最後の”チャネルと同一で
ない場合には、チャネル選択ラッチ回路は適当に切換え
られる。同時に、バス制御機械２４は、また、信号を送
って１次の”チャネルに切換える。しかし、スイッチ（
切換え）を完了する充分な時間を有するためには、バス
制御機械２４は、現在のオペランド転送動作の最後のバ
スサイクルの終りに引続いて１つのデッドクロックをバ
スに挿入しなければならない。このデッドクロックは、
また、必要なら、６次の”チャネルに対し動作情報の再
ロードを調整する充分な時をベースロード信号発生器２
６に与えなければならない。他方、”次の”チャネルが
”最後の”チャネルと同一であれば、バス制御機械２４
は、”最後の”転−送動作の最後のバスサイクルが終了
するとすぐ、１次の″転送動作の最初のバスサイクルを
スタートさせることを可能とする。同様に、何れのチャ
ネルもサービス用に選択されない場合には、制御信号発
生器１６は、１最後の゛′チャネルが現在の転送動作の
終りに“次の′°チャネルとして選択されるものと仮定
して、バス制御機械２４を可能とし、”最後の°“転送
動作の最後のバスサイクルが終了するとすぐ、次の”転
送動作の最初のバスサイクルをスタートさせる。

１つのクロックサイクル前に、バス制御機械２４は、各
オペランド転送動作の最後のバスサイクルを終了し、ウ
ィンドウ発生器２８は、チャネル優先順位エンコーダ１
４によシ次のサービス用に選択されたチャネルにおいて
制御信号発生器１６を”ルックアゲイン”（１ｏｏｋ　
ａｇａｔｎ）に簡単に可能にする。

若し、この次の”チャネルが６最後の”チャネルと同一
でなく、チャネルスイッチが１ルツク”（ｌｏｏｋ）に
おいて実行されない場合、チャネル選択ラッチ回路は適
当に切換えられる。同時に、バス制御機械２４は、”次
の”チャネルに対してその２渚間で切換えるように通報
される。しかし、切換えを完了する時間を有するために
は、バス制御機械２４は、現在のオペランド転送動作の
最後のバスサイクルの終シに続いて２つのデッドサイク
ルをバスに挿入しなければならない。これらのデッドク
ロックは、必要なら６次の”チャネルに対し動作の再ロ
ードを調整する充分な時間をベースロード信号発生器２
６に与える。他方、６次の”チャネルが１最後の°“チ
ャネルと同一の場合、バス制御機械２４は、この６次の
”チャネルをサービスするようにスタートされる。若し
、何れのチャネルも６次の”チャネル用に選択されない
場合、制御信号発生器１６は、バス制御機械２４に通報
して現在の転送動作の最後のバスサイクルの終りにおい
てバス活動を終了させ、バス裁定機構２０に対してバス
の選択をあきらめさせる。

前述したＤＭＡＣ１０Ｏ幾つかの各素子の回路図が第３
図、第４図、第５図、第６図、第７図及び第８図に図示
される。完全を期すため、第２図乃至第８図に示される
信号の各々は、こ＼に添付され、明細書の一部となって
いる付属書類１に説明される。制御レジスタ１２．バス
裁定機構２０及びバス制御機械２４は、通常のものであ
るから、その詳細な回路は示されない。

先行技術の直接メモリアクセス制御装置とは異なって、
ＤＭＡＣ１０は、低い優先順位のオペランド転送の最初
のバスサイクルをスタートさせるに先立って、高い優先
順位のオペランド転送要求に対する要求に応答すること
ができる。この独特な能力を具えることにより、ＤＭＡ
Ｃ１０は、最初にバスを取得する時、又はバス活動を継
続する時の何れかに、絶対に必要でない限シデツドサイ
クルを挿入しない。更に、ＤＭＡＣ１ｏは、バスが取得
される前後の何れかにチャネル活動を停止子るならば、
バスをスムーズに放棄することができる。すべてのかよ
うな利点は、本発明の好ましい方法及び回路から生ずる
。

本発明は、好ましい実施例に関連して説明されたが、本
発明は、多くの方法で変更され、特に前述した以外の多
くの実施例を想定できることは、画業技術者にとって明
らみであろう。従って、本発明の精神と範囲内に包含さ
れる本発明のすべての変更を含むことは、添付の特許請
求の範囲にょシ意図されている。

信号　動作　目　的 ＹＳ３ＢＵＦ　１　レジスタロードが何時性なわれるか
を示す（最初にバスを取得した時の み） ＯＷＮＧＢＰ　Ｉ　ＤＭＡＣがバスを有している時を示
す ＡＬＰＹＳＩＮ　１　バス裁定シーケンス（状態）の段
をＡＡＬＰＨＡ　示す ＧＵＢＵＳ ５３ ＤＯＬＯＡＤ　０　１　ロードが次の機会に行なわれる
ととＤＯＬＯＡＤ　１　を示す ＡＣＴ　０　１　チャネル動作ビット ＣＴ　Ｉ ＨＬＴ　０　１　チャネル停止ビット ＬＴ　Ｉ ＣＰＩ　０　１　チャネル優先順位ビットｃｐｏ　。

ＰＣＬＲＥＤ　１　レディ入力として構成されたＰＣＬ
ＦＳＴＰＳＲＴ　１　バスを最初に取得した時バス制御
機械をスタートする 付属書類１　信号リスト（続き） 信号　動作　目　的 ＲＱＳＴＯＮ　Ｏ要求入力 ＱＳＴＩＮ ＰＣＬＯＩ　Ｉ　ＰＬＬ入力（レディモードに使用）Ｃ
ＬＩＩ ＤＴＡＫＩ　１　同期ＤＴＡＣＫ入力 ＰＳＴＯＰＮ　Ｏ動作中の最後のバスが現在性なわれて
いる ＧＢＵＳＩＤＬ　１　要求によりバス機械を取得してバ
スを得る ＧＵＰＲＦ、ＱＷ　Ｏ要求がない場合バス裁定シーケン
スを打切ることができる ＲＬＤＴｌＭＯ１レジスタロードを実行させるＲＬＤＴ
ｌＭＩ ＣＨＩＳＥＬ　１＝ＣＨ，１チャネルが現在サービスさ
れている０＝ＣＨ，Ｏことを示す ５ＨＵＴＣＹＬ　ｌ　ストップしてバス制御装置を遅延
させる ＰＳＲＴＡＧＮ　１　バス制御装置を再スタートする５
ＨＵＴＢＵＳ　１　要求がベンディングでない場合、Ｄ
ＭＡＣはバスを解放させる 付属書類１　信号リスト（続き） 信号　動作　目　的 ＬＯＯＫ　Ｏ要求が検査されるウィンドウを与える ＬＫＡＧＮ　Ｏルック（ＬＯＯＫ）よ＃）１クロツク後
に第２要求ウインドウを与える ５ＥＬＥＣＴＱ　１　ローカルチャネル選択信号５ＥＬ
ＥＣＴＯ１チャネルが次にサービスされること５ＥＬＥ
ＣＴ１　を示す（１，０又は何れでもない）ＰＳＲＴＯ
ＴＰ　Ｉ　ＤＭＡＣがアイドルモードにないこＰＳＲＴ
ＯＴＱ　とを示す ５ＬＯＩＤＬ　１　チャネルスイッチ指示器５ＨＩＩＤ
Ｌ　（アイドルモード） ＣＨＯＴＯＩＬ　１　チャネルスイッチ指示器ＣＨＩＴ
ＯＯＬ　（ＬＫＡＧＮニルツクアゲイン）ＣＨＯＴＯＩ
　１　チャネルスイッチ指示器ＣＨＩＴＯＯ（ＬＯＯＫ
ニルツク） ＳＥＬＥＣＱＡ　１　チャネル選択信号（ＤＭＡＣがバ
スを５ＥＬＥＣＱＡＮ　有している時単に変化できるの
みである） ＣＨＯＮＯＷ　１　ペースロードタイミンク信号（マス
ＣＨＩＮＯＷ　ターロード） 付属書類１　信号リスト（続き） 信号　動作　目　的 ＲＥＳＥＴ　１　すべてのラッチ回路をリセットする（
ＣＨＩＳＥＬ＝０．ＰＳＲＴＯＴ＝０゜５ＨＵＴＢＵＳ
＝０）

【図面の簡単な説明】

第１図は、本発明の好ましい方法の一般形式を説明する
流れ図である。 第２図は、本発明の好ましい実施例によｐ構成された直
接メモリアクセス制御装置のブロック図である。 第３図は、第２図のチャネル優先順位エンコーダ（符号
器）の回路図である。 第４図は、第２図の制御信号発生器の回路図である。 第５図は、第２図のステータスラッチ回路の回路図であ
る。 第６図は、第２図のデッドクロック除去ユニットの回路
図である。 第７図は、第２図のベースロード信号発生器の回路図で
ある。 第８図は、第２図のウィンドウ発生器の回路図である。 第２図において、 ｌＯはＤＭＡＣ，１２は制御レジスタ、１４はチャネル
優先順位エンコーダ、１６は制御信号発生器、１８ステ
ータスラツチ、２０はバス裁定機構、２２はデドクロツ
ク除去ユニット、２４はバス制御機械、はペースロード
信号発生器、囚はウィンドウ発器。 特許出願人　モトローラ・インコーボレーテッド代理人
弁理士　玉　蟲　久　五　部 第１頁の続き ０発　明　者　ジョン壷ニドワード・ サンシング ０発　明　者　ギャリー・バーノン・ ザンダーズ アメリカ合衆国テキサス用７８７４５．オースチン、デ
ィクソン・ドライブ、８２０幡 アメリカ合衆国テキサス用７８７３６．オース芋ン、パ
ンパス・レイン、　７７０１番

Claims (1)

1. 【特許請求の範囲】 １、　第１．第２周辺装置の何れかにより与えられる転
   送要求信号に応答して少なくとも１つのバスサイクルの
   間に通信バスを通じてオペランド転送を制御するのに適
   合した直接メモリアクセス制御装置において、 前記第１周辺装置からの転送要求の受信に応答して、前
   記バスが現在前記制御装置の制御中ではなく、現在のオ
   ペランド転送の最後のバスサイクルの終りを待機してい
   る場合、前記バスの制御を裁定し、何れにしても、前記
   第１周辺装置によシ要求されるオペランド転送の制御を
   準備して前記制御装置を初期設定するステップ、 前記オペランド転送用の前記制御装置の使用に対して前
   記バスが利用可能になることによシ、前記第１周辺装置
   によυ要求されるオペランド転送よシも高い優先順位の
   オペランド転送を要求する前記第２周辺装置から転送要
   求信号が受信されない場合、前記第１周辺装置によシ要
   求されるオペランド転送を制御するステップ、 前記オペランド転送用の制御装置の使用に対して前記バ
   スが利用可能になることにより、前記第１周辺装置によ
   り要求されるオペランド転送よυも高い優先順位のオペ
   ランド転送を要求する前記第２周辺装置から転送要求信
   号が受信される場合、前記バスの制御する一方、前記第
   ２周−送装置によシ要求されるオペランド転送の制御を
   準備して前記制御装置を初期設定し、次いで前記第２周
   辺装置によシ要求されるオペランド転送を制御するステ
   ップ、 を具備することを特徴とする、前記第２周辺装置によシ
   要求される高い優先順位のオペランド転送に適合させる
   ために、前記第１周辺装置により要求されるバスサイク
   ルのスタートを進行させ、前記周辺装置のうちの第２周
   辺装置が前記第１周辺装置を選択的に何時でも先取シす
   ることを可能にする方法。 ２　前記バスの制御を保持する一方、前記第２周辺装置
   により要求されるオペランド転送の準備をして前記制御
   装置を初期設定するステップは、必要なら前記バスにデ
   ッドクロックを挿入し、前記第２周辺装置によシ要求さ
   れるオペランド転送の制御を準備して初期設定するのに
   充分な時間を前記制御装置に許容するステップ、金具え
   る前記特許請求の範囲第１項記載の方法。 ３、　第１．第２周辺装置の何れかによｐ与えられる転
   送要求信号に応答して、少なくとも１つのバスサイクル
   の間、通信バスを通じてオペランド転送を制御するのに
   適合した直接メモリアクセス制御装置において、 前記第２周辺装置により要求される高い優先順位のオペ
   ランド転送に適合させるために前記第１周辺装置により
   要求されるバスサイクルのスタートを進行させ、前記周
   辺装置のうち第２周辺装置が前記第１周辺装置を選択的
   に何時でも先取シすることを許容する回路にして、 前記第１周辺装置から転送要求を受信するのに応答し、
   前記バスが現在制御装置の制御中ではなく、現在のオペ
   ランド転送の最後のバスサイクルの終シを待機している
   場合、前記バスの制御を裁定し、倒れにしても、前記第
   １周辺装置により要求されるオペランド転送を制御する
   準備をして前記制御装置を初期設定する第１手段、 前記オペランド転送用の前記制御装置の使用に対して前
   記バスが利用可能になることによシ、前記第１周辺装置
   によシ要求されるオペランド転送よυも高い優先順位の
   オペランド転送を要求する第２周辺装置から転送要求信
   号が受信されない場合、前記第１周辺装置によシ要求さ
   れるオペランド転送を制御するように動作する第２手段
   、前記オペランド転送用の前記制御装置の使用に対して
   前記バスが利用可能になることによシ、前記第１周辺装
   置によシ要求されるオペランド転送より高い優先順位の
   オペランド転送を要求する前記第２周辺装置から転送要
   求信号が受信される場合、前記バスの制御を保持する一
   方、前記第２周辺装置により要求されるオペランド転送
   を制御する準備をして前記制御装置を初期設定し、次い
   で前記第２周辺装置により要求されるオペランド転送を
   制御するように動作する第３手段、を具備する直接メモ
   リアクセス制御装置において高い優先順位転送に適合す
   るようにバスサイクルを選択的に先取シする装置。