JPS5999530A - デ−タ転送の制御方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、バスを介してのデータ送４Ｈ器とデータ受信
器との間のデータ転送を、バスに接続されて力るｆｌｆ
ｌｌ　？ｉ＠Ｉ装置によって、転送命令および辿ｊ御命
令を含むチャネルプログラムに関係してセレクタ動作ま
たはマルチプレクス動作で実行する制御方法に関する。

ドイツ連邦共和１；！ｉｆｌ持許第特許３９８１３号お
よび第２３３９７８７号明細叶から、データ処理システ
ムにおいてデータ送信器、たとえばメモｌハとデータ受
信器、たとえば周辺装置との間のデータ転送かいわゆる
チャネルプログラムによって実行されることは公知であ
る。チャネルプログラムｆ４．−かにデータ転送が実行
されるべきかを指示り、ｔ７’ｖいかにオーガニゼーシ
ョン・ノーケンス、装置始動、装置状態照会、装置停止
、ｇ」痺ユー：ントへの割込要求などが実行されるべき
かを指示する。チャネルプログラムノ、ｉこの４重のｆ
−タ処可！７ステム内で１部分的にデータ処理／ステム
のσ１算ユニットと無関保にデータ転送を実行するチャ
ネル１１４によって実行される。

このような大形計算機のチャネル機４＃はデータ転送を
−セレクタ作動もしくはマルチプレクス作動で実行する
。マルチプレクス作動はバイト・マルチプレクス作動ま
たはブロック・マルチプレクス作動であってよい。デー
タ転送がそれを介して行なわれる伝送装置は以下の説明
ではチャネルと呼ばれる。

セレクタチャネルはそのつど一つの時点で率−のチャネ
ルプログラムの処理、従ってまた単一の周辺装置のオペ
レーノヨンのみを許す高速度チャネルである。１つのセ
レクタチャネルに複数の周辺装置が接続されている場合
、１つの周辺装置から他の１つの周辺装置への切換は全
チャネルプログシムの完全な処、４後に初めて、すなわ
ちセレクタチャネルの次回の新始動時に初めて行なわれ
得る。それだ対してバイト・マルチプレクズチャネルで
は１つの装置に対する各バイト転送後に他の１つの装置
への切換が行なわれ得る。これは、マルチプレクズチャ
ネルにおける各被始動装置に対して１つのチャネルプロ
グラムも存在していることを前提としている。各周辺オ
ペレーション要求の際にマルチプレクズチャネルは、必
要な処理パラメータを得るため、たとえば装置番号また
はサブチャネル番号に関係して特有のチャネルプログラ
ムに向かって進まなければならない。このような処理シ
ステムでは多数の個別装置のオペレーションが行゛なわ
れなければならないので、チャネルプログラムの数が大
きく、これらが王メモリまたはシステムメモリ内に記憶
されなけｒＬばならなり０しかし、この場合、各バイト
転送に対してシステムメモリ内のチャネルプログラムの
選択が必要であり、その結果としてバイト・マルチプレ
クズチャネルが高り転送速度で作動しない。

さらし′こ、データ云送をブロック・マルチプレクズ動
作で実行するこ七も公知である。ブロック・マルチプレ
クズチャネルは、１つのチャネルに多くの周辺ユニット
または装置が接侵されており装置が待ち時間に入り、た
だしその後にデータ転送か高い速度で行、伝われなけれ
ばならない場合６で常（ｒ’（％　ｉ／ｉ：有第１］で
ある。このような装置の例はたとえば磁気ディスク装置
または伝送すべきデータを伝送に先立って記憶するバッ
ツァメモリを備えた装置である。ブロック・マルチプレ
クズ動作の利点は、周辺装置の待ち時間ン６工他の装置
−＼のまたは他の装置からのデータ転送を実行するため
に利用され得ることである。いかにしてデータ転送かブ
ロック・マルチプレクズ動作で実行されるべきかは前記
峙許明ｄＪ畜に示されている。

データ送信器とデータ受信器との間のデータ転送の制御
はマイクロコンピュータシステムにょっても行なわれ得
る。このようなマイクロコンビュータンステムは一般に
少なくとも１つのマイクロプロセッサと、１つのメモリ
と、直接にもしくは中間ユニットを介して１つの外部バ
スと接続されている周辺装置とを含んでいる。この場合
、外部バスヲ介ジチアドレス、データおまひ７間御信号
の伝送が行なわれる。たとえばメモリと１つの周辺装置
との間のデータ転送の制御はマイクロプロセッサにより
いわゆるチャネルプログラムに関係して制御される。制
御のための負担をマイクロプロセッサに負わｔ！：々い
工うに、データ転送をマイクロプロセッサとほぼ無関係
に制御するＤＭＡ制御装置を追加的に外部バスに接続す
ることは公知である。ＤＭＡ制御１１４Ｉ撓置がデータ
転送を実行しでいる間に、マイクロプロセッサは他の課
題を処理し得る。このようなマイクロコンビュータンス
テムはたとえば雑誌’　Ｅ］、ｅ　ｋｌ；　ｒ　Ｏｎ　
ｉ　ｋ　Ｐｒ　ａ　Ｘ　ｉ　Ｓ　”第９号、１　り　８
２年９月、第１３］〜１３４頁に示されている。

本発明の目的は、１つの制７卸装置、たとえばＤＭＡＮ
ｆｌｉ画装置がデータ送信器とデータ受信器上のＩ’ｉ
Ｊのデータ転送を３つの動作形式の１つで実行し得る方
法、すなわちデータ転送に用いられるチャネルを十［／
フタ動作、バイトマルチプレクズ動作またはブロックマ
ルチプレクズ動作で利）＃イする方法を提供することで
ある。この目的は、本発明（（よれば冒頭に記載した種
類の方法において、セレクタ動作とマルチプレクズ動作
との間の切換がモードレジスタ（ＧＭＲ）内のレジスタ
ボジンヨンの内容により決定され、マルチプレクズ動作
への切換の際にデータ転送がバイト／ワードマルチプレ
ジス動作゛またはブロックマルチプレクズ動作で行なわ
れることを％徴とする方法により達成される。

チャネルがブロックマルチプレクズ動作で動作するかバ
イトマルチプレクサ動作で動作するかは、チャネルプロ
グラム内に含まれている転送命令によって決定される。

チャネルがバイトマルチプレクズ動作でもブロックマル
チプレクズ動作でも動作し得るので、相応の転送命令の
処理を両動作形式においてできるかぎり同一にすること
は目的（ｌこかなっている。１つの転送命令のオーガニ
ゼーション処理は両動作形式内で以下のステップで同一
である。１つの装置またはその装置が接続されているサ
ブチャネルが始動すると、始動オペレーションか他のサ
ブチャネルの２つのデータ転送の間に挿入され得る。続
いて、新たにアクティブ化されたサブチャネルが待ち位
置に移行する。

いま制御装置にＩｆｒたに始動された装置の装置要求が
入来すると、唯一のバイトが伝送された後て再び待ち状
２帖に格付するバイト・マルチプレクズ動作と異なり、
ブロック・マルチプレクズ動作では全ブロックの伝送が
実行される。すなわち、単一のオペレーション要求によ
って全ブロック転送が行なわれる。。

バ・イト・マルチプレクズチャネルまたはセレクタチャ
ネルの」烏合と同様に、ブロックの最終データの伝送の
後に自動的に命令連鎖が行なわれるので、チャネルプロ
グラム内の次回のチャネル請合が処理される。その際、
次回のチャネル命令ｔｒＪ、　ｆｌｔ制御命令であって
もよいし、再び転送命令であってもよｌＡ。

バイト・マルチプレクズチャネルの２１易合と同・瑛）
テ、ブロック・マルチプレクズチャネルにお−ても、チ
ャネルプログラム内の命令連鎖（（おいて転送命令が検
出されると直ちに、サブチャネルの待ち状態が再び開始
される。始動された装置の新たなオペレー／ヨン要求が
初めて次回のブロック転送を開始させる。

装Ｒの始動と最初のオペレーション要求との間の待ち時
間はいっでも他のサブチャネルのオペレーション要求の
処理のために利用され・丙る。

各要求処理（・マデータ受信器のアドレスの間合わせ、
たとえば装喧耐号またはサブチャネルの番号の間合わせ
により１創始する。次いで、このアドレスによりたとえ
はメモリ内の表を介して待、１１のチャネルプログラム
へのアクセスかσなわれる。

本究明の他の実施態様は特許請求の範囲第２項以下にあ
げられてｂる。

以下、図面に示されている実施例により本発明針一層詳
１４１ｊに説明゛する。

第１図には、ＤＭＡ市１ｊ御装置を有するマイクロコン
ピュータ／ステムの構成例が示すしてイル。

マイクロプロセッサＭＰおよびＤＭＡ制両制置装置ＤＭ
Ａ−タ、′アドレスおよび１間両１ご号の伝送用の内部
バスＩＢを介して互いに接続されている。

マイクロプロセッサＭＰには割込制御部ＵＳが対応づけ
られており、制御装置ＤＭＡからまたはマイクロコンビ
ュータンステムの他の個所から割込要求工Ｔが編集され
た形態でマイクロプロセッサＭＰに与えられる。内部バ
スｒＢ（は中間メモＩＪＺＷおよびバスドライバＢＴを
介して、アドレスバスＡＢ、データバスＤＢおよび１ｉ
ｌＪ御バスＳＢから成る外部バスＢＵと接続されている
。外部バスＢＵに（ｄメモリＭＭ、外部装置１１ｉＰ１
．　　Ｐ２およびＰ３込および１愛先順し″Ｌ割御都Ｕ
Ｐが接続されており、そ八からサブ千ヤネルＵ、Ｋが低
迷周辺装ｄ　Ｐ　ＪＪに通シている。マイクロコンピュ
ータ／ステムの作動のために必要なりロックはクロック
発生器ＴＧ（）（でより発せられる。

マイクロプロセッサＭＰによるマイクロコンピュータ／
ステムの個々のユニットの’ＲＴＩＪ　御は、制御すべ
き二ニットのアドレスから出発してＦＲＯＭモジュール
ＰＲＯにより相応の選款信号か発せられる制御バスＳＢ
を介して行７ｔわれるユマイクロコンピュータＭＰと匍
」御装置ＤＭＡとの間のバスへのアクセヌＶ′ｉ信号Ｈ
ＯＬＤおよびＨＬ　Ｄ　Ａにより決定される。たとえば
メモｌ）　Ｍ　Ｍと周辺装置ｆＰ１ないしＰ３との間の
データ転送は：ｉｒ！Ｉ　？１１１装＋＆　Ｄ　ＭＡに
より、一層詳組（では周辺表置からのオペレー／ヨン要
求ＤＲＥＱおよび！ｌｉ制御装・ｉＤ　Ｍ　Ａからの確
認１ｇ号り、ＡＣＫによって匍」御される。周辺榛１縦
Ｐ１ないしＰ３と制御装置ＤＭＡとの間の割込安水は前
号ｇｏＤを介して交換さｎる。装（ｔ　ｐ　］ないしｐ
　：３は高４装酋であり、これらの周辺装置とたとえは
メモｌ）　Ｍ　Ｍとの間のデータ転送はセレクタ動作だ
け行、なわれる。

低速周辺装置ＩｔＰ　ＬがザブチャネルＵＫを介して接
続されている割込ｌ！１ｌＩＸ１部ＵＰはオペレーソヨ
／安水ｒＯＲおよび確認信号ＩＯＡによって制御装置篭
Ｄ　Ｍ　Ａと共同動作をする。複数の周辺装置ＰＬが複
数のサブチャネルＵＫを介してオペレーション安水をす
るときＫは、割込制御部ＵＰが周辺装＃ＰＬの優先順に
ｉ　Ｋ応じて最高優先順位の周辺装置を選択し、それの
オペレーション要求上制釧装置凌ＤＭＡに与える。制御
装置纜ＤＭＡはオペレーション要求の受信確認を行ない
、周辺装置とたとえばメモＩＪ　Ｍ　Ｍとの間の所望の
データ転送を開始する。装置ＰＬは低速装置であるから
、装置堤ＰＬとデータ受信器またはｆ−夕送信器との間
グリデータ転送はマルチプレクズ動作で行、なわ２”Ｌ
得る。

第１図シこ示されているユニットは、第２図に一層詳１
州に示でれている制御装置ＤＭＡを除いて、すべて通常
のモジュールでアル。

第２図に示されているＤ　Ｍ　Ａ制御宙ｊ装置は先ず公
知の構成のシーケンサＳＥを含んでｂる。この７−ケン
ナは条件マ゛ルチグレクサＣＣ１命令デコーダＭＡＰ、
第１のマルチプレクサＭＩＩＸＩ、マイクロアドレスレ
ジスタＭＡ、アドレスレジスタＤＲおよび第２のマルチ
プレフナｒｔ　Ｕ　Ｘ　２から成つ−Ｃいる。ンーケノ
サＳＥｖ′ｉチャネル命令から令令テコーダＩｖｌ　Ａ
　Ｐによって、チャネル命令の実行のために必、要なマ
イクロプログラムの始動アドレスを発生する。これらの
マイクロプログラム（はマイクロプログラムメモＩＪ　
Ｍ　Ｐ　Ｓ内に記１．＠されている。

マイクロプログラムメモリＭＰＳｉｄマイクロ命令レジ
スタＭＢＲと接続されており、そのなかに出力されたマ
イクロ命令が収容される。そこがらｊ！ｉｆ制御信号お
よびアドレス用の１固々の２卑線がＤ　Ｍ　Ａ市１］御
装置の他のユニットに通にている。マイクロ６６令レジ
スタＭＢＲは、先行のマイクロ命令から次回に処理すべ
きマイクロ命令のアドレスを求め得るようにシーケンサ
ＳＥとも接続されて力る。シーク／すＳＥの構成および
前記ユーットこの共同作１．１１についてはたとえば前
記文献’　ＥｌｅｋｔｒｏｎｉｋＰｒａｘｊｓ　’　Ｋ
記載τΣれている。

バイトカラ／りＢＺによってＤＭＡ制御装置は、転送オ
ペレーションの際に伝送されたバイトの数を知る。伝送
バイトの数（で関係して転送オペレーションが終了され
得る。この理由からバイトカウンタ１３　Ｚはシーケン
サＢＥとも接続されている。

バイトカウンタＢＺは割込要求ＩＴおよびルＯＤの発生
用の回路装置ＩＴＳとも接続されている。

最後に＋ＤＭＡｍ１ｌｆ＋ｔｌ装置は優先順位置ノック
回路ＰＲと、ＤＭＡ制御装置により授受される信号をマ
イクロプロセッサＭＰまたは周辺装置に適合させるため
のマツヂング回＠ＡＮＢと、クロック発生器ＴＧとをも
含んでいる。

Ｄ　Ｍ　Ａ　：ｌｉ制御装置の個々のユニットは内部デ
ータバスＩＤおよび内部アドレスおよびｔｌｉ１１＃）
くスエＡを介して互いに接続されている。スイッチＳ１
を介１〜で外部アドレスバスＡＢが内部アドレスノくス
ＩＡと接続され得る。これは、ＤＭＡレジスタをロード
および読出しのためにマイクロプロセッサＭＰからアド
レス指定し得るよう（Ｃするだめに必侠である（たとえ
ば命令レジスタＧＣＲ内への始動命令のロード）。

第３図６ては、アドレスユニットＡＵ内のアドレスレジ
スタＡＤＨの構成が示されている。アドレスレジスタユ
ニツ）　ＡＤＲ内に（ｄ、チャネル命令のアドレスの収
容のためのアドレスレジスタＣＰＲと、データ送信器の
アドレスの収容のだめのアドレスレジスタＳＰＲと、デ
ータ受信器のアドレスの収容のためのアドレスレジスタ
ＤＰＲと、チャネルプログラムに対して１つのサブチャ
ネ、ルに対応づけられている始動アドレスのアドレス部
分の収容のためのアドレスレジスタＭＴＰＲとが３−ま
しでいる。これらのアドレスレジスタの前に人力中間レ
ジスタｚ−ｉＶが接続されている。書込みまたは読出し
のだめのアドレスレジスタの１刺御は内部アトレスハフ
　Ｉ　Ａからの制御信号を介してクロック発生器ＴＧか
らのクロック信号ＴＩおよびＴ２（て関係して行７ｔね
れる。書込みまたは読出しを行なうべきアドレスレジス
タのアドレスはマイクロ命令レジスタＭＢＲから取出さ
れて、レジスタユニノｌ−Ａ　Ｄ　Ｈに与えられる。こ
のアドレスは第２図および第３図中にＡＲＧで示されて
いる。

データ送信器とデータ受言器との間のデータ転送がマル
チプレクズ動作で、すなわち第１１甲の割込４ｆ制御部
Ｕ　Ｐを介して実行されるべきときには、そのことがマ
イクロプロセッサＭＰからＤＭＡ制御装置に報知される
。そのためにＤＭＡ刊御装雪のモードレジスタＧＭＲ内
に、動作形式を示すための１ビツトを含むモードワード
が記憶されている。このビットによりモードレジスタ（
）ＭＲ内の相応のレジスタポジションが設定される。こ
のビットがたとえば論理０であれば、セレクタ動作か行
なわれ、また論理１であれ（ゲ、マルチプレクズ動作が
行なわれる。第４図にレジスタＧＭＲが示されており、
またたとえば繭：３のレジスタポジションがどの動作形
式でデータ伝送が行、ｔわれるかを決定することが示さ
れている。モードレジスタＧ　Ｍ　Ｈの他の部分はデー
タ伝送の動作形式の説明のためにはＩｚ・要でなく、従
ってそれらは示さ汎ていない。

マルチプレクズ動作がバイト・マルチプレクズ動作であ
るべき、かブロック・マルチプレクズ動作であるべきか
の決定は、チャネル命令レジスタＣＣＲ内に自己憶され
る転送命令によって行７ｔわれる。このような転送命令
の構成が第５図に示されている。

ここでも、データ伝送の動作形式の説明のたりに＋ｇ＋
要な転送命令の部分の与が示されている２、転送命令内
の構成部５すＴＬＩによって、バイト・マルチプレクズ
動作が行なわれるがブロック・マルチプレクズ動作が行
なわれるべきかが決定される。

たとえば部分子ＬＩが論理ｏ１であれば、バイト・マル
チプレクチ動作か行なわれ、また論理１ｊであれば、ブ
ロック・マルチプレクチ動作が行なツクれる。さらに、
部分子ＬＩによって、命令が転送命令であるか制作１命
令であるかがコード化され得る。転送命令の部分子Ｌ２
は、データの伝送がワードごとに行、ｔわれるかバイト
ごとに行なｔ）れるか、どの方向にデータ転送が実行さ
れるか、またデータ受信器のアドレスが高められるか低
められるかを指示する。同様に命令の部分子Ｌ３は、デ
ータ送信器のアドレスが高められるか低められるかを指
示する。

第６図（１（は、命令レジスタＧＣＲ内（・で記憶され
、特定の装置を始動または停止させる始動命令の構成が
示されている。命令レジスタＯＣＲの部分子ＥＩ内では
、実行すべき命令たとえば始動命令または停市命令が指
示され、部分子Ｅ２内では、データ転送が実行されるべ
きチャネルが指示され、また部分子Ｅａ内では、マルチ
プレクズ動作の際にデータ転送が行なわれるべきサブチ
ャネルのアドレスが指示されている。

以下にｉｄ、第７図のフローチャートを参照して。

第１図によるサブチャネルＵＫＯを介してたとえばメモ
ＩＪＭＭと周辺装置Ｐ　Ｌ　Ｏとの間のデータ伝送の際
のマルチプレクズ動作がどのよう＋で実行されるかを説
明しる。最初のデータ転送の前にＤＭＡ制御装置の初期
化が行７ｔわれなけれ（ばならない。

そのためにマイクロプロセッサＭＰによりモードレジス
タＧＭＲおよびアドレスレジスタＡＤＨがロードされ、
またメモリＭＭが付属のチャネルプログラムを格納され
る。その後、てマイクロプロセッサＭＰがサブチャネル
ＵＫＯに対「る始動命令をＤ　Ｍ　ｐ、　Ｈａｌｌ　ｊ
Ｌｑｌ伎直の命令レジスタＧＣＲ内（【誓込む。これが
第７図中のステップＳ１である。

ステップＳ２では、第２図によるＤＭＡ制御装＃が始動
命令のその後の処理を引受ける。モードレジスタＧＭＨ
の内容からＤ　Ｍ　Ａ　’４１１　（ｊｌｌ！　置は、
データ伝送がマルチプレクズ動作で行・ｔわれるべきで
あることを知り得る。それに応じてＤ　Ｍ　Ａ　ｊｉｉ
ＩＪｊｉ叩装喧は内部要求’ＩＮＡを〜ヒラｒする（ス
テップＳ２）。始動命令Ｖよ、マルチプレクズチャネル
がまさて進行中の処理を終了した時、すフにわち侍ち状
棺（で入った時に初めて実行され得る。その後に初めて
内部”＆、＞）＜　Ｉ　Ｎ　Ａに基づいて始動処理妙Ｓ
受入れられる（ステップＳ３．Ｓ４およびＳ５　）。選
択すべき周辺装ｆｉ　Ｐ　ＬＯのアドレスは＝　令レジ
スタＯＣＲの内′ｌギ′；から明らかにされる。そこに
１は相応のザブチャネルＵ　Ｋ、　Ｏのアドレスが部′
、すＴＩＤ３内に含ま７″Ｌでおり、さらに部分子ＥＩ
内に、サブチャネルＵＫＯまたはそれに接続されている
装置ＰＬＯが始動されるべきであることが指示される。

Ｄ　’Ｍ　Ａ　％ｊＪ御装置（はそれに応じてデータ伝
送を開始するヅ求をザブチャネルＵＫＯまたは周辺装置
４：′Ｌ　Ｏに与え、その後に第７図のステップＳ４で
再び待ち状態に移行する。この待ち状態は、周辺装置Ｐ
　Ｌ　Ｏからのオペレーンヨン安水がＤ　１ｔｌＩ　Ａ
別置装置に入来する時に終了さ力、る。このチェックは
同じく第７図中のステップＳ４に示されている。

侍］ろ状態は、要求された装置からのオペレーンヨ／四
求が入来する址で持続する。しかし、待ち状態の間に他
の装置からのオペレーンヨノ要求の処理ま！ｃ！ｊマル
チグレクスチクズルを介しての他の装置の７始動か行な
われ得る。周辺装置ＰＬｏからオヘレー／ヨン安水が入
来すると、ステップｓ５で、他の装置からの一層萬い優
先ｌ１ＦｊｌＪ″Ｌの要求を先ず処理すべきか否かが決
定さハる（ステップＢ　５　）。

否であれは、要求された装置のアトシスか呼出され、こ
のアドレスか装置爵号しジスタＶＲＧ内に中間記憶され
る。装置首号１／ジスタＶＲＧからのこの装噴査号訃よ
びアドレスレジスタＭＴＰＲの内容によって、最初の処
理すべきチャネル命令のアドレスがメモリＭ　Ｉｔｌｌ
内で計算され得る。これは、マルチプレクサＭＵＸ３を
介してｄａ番号およびレジスタｆＪＴＰＲの内容を与え
られる加算器ＡＤによって行なわれる。次いで、新／こ
に計■さ、コまたアドレスがアドレスバスＡＢを介して
出力され、このアドレスのもとに最初のチャネル命令が
チャネル命令レジスタＣＣＲ内に百α憶される（ステッ
プＳ７）。チャネル命令１・て応じて１つのかイトま７
ｚはワードの最初のデータ伝送が実行され（ステップＳ
８）、続いて、データ伝送が終了してｂるか否かがチェ
ックされる（ステップ８９）。これは、ＤＭＡ市１］御
装置からチャネル命令を口・−ドさｎており伝送すべさ
バイトまたはワードの数を指示するバイトカウ７りＢＺ
によって行なわれる。

このデータ転送命令に対するすべてのデータが伝送され
ていれば、このチャネル命令なよ処理全完了されており
、次回のチャネル命令がステップＳ］、０でメモリＭＭ
から呼出される。それに対して、転送命令により実行さ
れるべきデータ伝送が未だ終了していなければ、ステッ
プＳｊｌで、データ伝送の終了に対する他の理由たとえ
ば周辺装置の割込要求が存在してめるか否かが問われる
。否であレバ、チャネルレジスタ内のチャネル命令によ
り、ブロック・マルチグレクズ動作が存在しているか否
かが決定される（ステップ５１２）。ブロック・マルチ
プレクズ動作が存在していれば、ステップＳ８以降のス
テップが繰返ざ九る。そ九に対しで、バイト・マルチプ
レクズ動作が存吊していれば、ステップＳ　］、　３で
伝送過程か中断され、ステップＳＩ〆１で再び待ち状、
熊に入る。バイト・マルチグレクズ動作の際には、ステ
ノグＳ７Ｉ以［４のステップが繰返される。

ステップ８１０で次回のチャネル命令が呼出さ九ていれ
ば、これが制御命令であるが否がかチェックされる（ス
テップ５１５）。命令が転送命令であれば、ステップＳ
］４に進む。しかし、制御６］ン令が存在して論れば、
それが停止命令であるが否かかチェックされる（ステッ
プＳ　ｉ、　ｆ３　）。停止命令であれ（ケ、チャネル
プログラムの処理は終了、され、割込工Ｔがマイクロプ
ロセッサＭＰに与えられる（ステップＳ］、７）、、停
！北命令が７．（、在して贋なければ、１制御消令が実
行され（ステップ５１８）、その後にステップ５ＬＯＫ
進む。

上記の個々のステップは、マイクロプログラムメモＩＪ
　Ｍ　Ｐ　Ｓ内（・Ｃ記憶されて−るマ・イクａ命令に
　　゛より進められる。シーケンサＳＥはチャネル命令
レジスタＣＣＲ内のチャネル命令に関係して、またモー
ドレジスタＧＭＨの内容に関係して命令デ：１−ダＭＡ
Ｐにより、チャネル命令ワードに対応つけられているマ
イクロプログラムに対する始動アドレスを発生する。チ
ャネル命令に対応づけられているマイクロプログラムが
その後にシーケンサによる制御のもとに進行し、またそ
の際にマイクロプログラムメモリＭＰＳから発せられる
マイクロ命令が１）　Ｍ　Ａ制御装置およびデータ転送
を上記の仕方で１ｎｌＪ御する。

本発明の特別な利点は、ＤＭＡ制御装置内に大きな変更
を必要とすることな（、ＤＭＡ制御装置によりデータ転
送がブロック・マルチプレクズ動作またはバイト・マル
チプレクズ動作で実イイされ得ることである。すべての
命令開始および命令実ｆ１は、バイト・マルチプレクズ
動作では唯一のバイトが伝送され、他方ブロック・マル
チグレクズ動作では全データブロックが伝送されること
を除けば、ブロック・マルチプレクズ動作でもバイト・
マルチプレクズ動作でも同一である。

【図面の簡単な説明】

適１図（ｔよりＭＡ市ＩＪ御装置を有するマイクロコン
ビュータンステムのブロック回路図、第２図はＤ　ＭＡ
　？１ｊｌＪ御装置の構成・と示す図、第３図はＤＭＡ
制御装置の一部分を一層詳細に示す図、第４図はモード
レジスタの構成を示す図、第５図は転送命令の構成を示
す図、第６図は命令レジスタの構成を示す図、第７図Ｉ
ｌｉブロック・マルチプレクズチャネルにおける個々の
処理ステップが示されているフローチャートである。 Ａ　ＴＪ・・・アドレスユニット、ＢＺ・バイトカラ／
り、ＣＣＲ・・・チャネル命令レジスタ、ＤＰＲ・・ア
ドレスレジスタ、ＧＯ’Ｒ・・命令レジスタ、ＧＭＲ・
・・モードレジスタ、ＭＰ・マ・丁りロプロ七ツサ、Ｍ
ＰＳ−・マー丁クロプログラム、メＥｌハ　ＭＴＰＲ−
アドレスレジスタ、ＳＥ・・・シーケンサ、ＳＰＲ・ア
ドレスレジスタ。

Claims (1)

1. 【特許請求の範囲】 １）バスを介してのデータ送信器とデータ受信器とのｍ
   Ｊのデータ転送を、バスに接続されている制御装置によ
   って、転送命令および刺唾冷令を含むチャネルプログラ
   ムに関係してセレクタ動作またはマルチプレクス動作で
   実行する■１］御方法において、セレクタ動作とマルチ
   プレクス動作との１ｉ」の切換がモードレジスタ（ＧＭ
   Ｒ）内のレジスタボジンヨンの内外により決定され、マ
   ルチブレクス動作への切換の際にデータ転送がバイト／
   ワードマルチプレジス動作またはブロックマルチグレク
   ス動作で付なわれることを特徴とするバスを介してのデ
   ータ送信器−データ受信器間のデータＩ＋伝ス丙の１１
   川御方法。 ２）−フルチプレクス動作中の動作形式がチャネルプロ
   グラム内の転送命令により決定されることを特徴とする
   特許請求の範囲第１項記載の方法。 ３）マルチプレクス動作中に（はバイト／ワードまたは
   プロソクマルチプレクス動作（で対するデータ転送の準
   備が同一であるこ七を特徴とする特許請求の範囲第１項
   または第２項記載の方法。 ４）データ転送の開始時にバスに接続されているマイク
   ロプロセッサ（ＭＰ）によりモードレジスタ（ＧＭＲ）
   および第Ｊのアドレスレジスタ（ＭＴＰＲ）が制御筒装
   置内の周辺装置の部分アドレスでロードされ、続いてマ
   イクロプロセッサ（ＭＰ）によ”　Ｎ　令１／　シス３
   ’　（（）　ＣＲ，）がサブチャネルに対Ｔる始動命令
   でロードされ、制御装置によりサブチャネルのアドレス
   または装を蕾号が始動［相］令から取出されかつ第１の
   アドレスレジスタ（ＭＴ　ＰＲ）内の部分アドレスと論
   理結合されまたデータ受１ぎ器／送信器かアドレス指定
   されかつオペレー／ヨン要求の発信を要求され、提たそ
   の後に７１．制御装置か待機状態に移行し、データ受信
   器７／送店器からのオペレーション要求ノ入力後にその
   アドレスの指示のもとにチャネルプログラムの第１の命
   令がこのアドレスの使用のもとにアドレス指定されかつ
   チャネル命令レジスタ（ＯＣＲ）内（で記１．ハされ、
   第２および第３のアドレスレジスタ（ＳＰＲおよびＤＰ
   Ｒ）内ンこデータ送信器寂よび受信器のアドレスがｂピ
   憶され、バイトカウンタ（ＢＺ）が伝送すべきバイトの
   数でロードされ、またその後にデータ転送が、バイトカ
   ウンタが０に達するまで実行されることを特徴とする特
   杵清求の範囲第１項ないし第３項のめずれ力・に占己載
   の方法。 ５）バスを介してのデータ送信器とデータ受信器との間
   のデータ転送を、バスに接続されている制御ｊ装置によ
   って、転送命令および制御命令を含むチャネルプログラ
   ムに関係してセレクタ動作丑たはマルチブレクス動作で
   実行する制御方法であって、セレクタ動作とマルチプレ
   クス動作との同の切倹〃Ｓモードレジスタ（Ｃ）　Ｍ　
   Ｒ）内のレジスタポジンヨンの内容により決定され、マ
   ルチプレクス動作への切換の際にデータ転送がバイト／
   ワードマルチグレタス動作まだはプロソクマルチプレタ
   ス動作で行なわれる制御方法を実施するための匍」ｉ篩
   装置Ｙこおいて、１間両装置が、チャネル命令に幻応つ
   けられているマイクロプログラムの収容用でありシーケ
   ンサ（ＳＥ）によりアドレス指定されるマイクロプログ
   ラムメモリ（ＭＰＳ）と、データ受信器およびデータ送
   １訂器のアドレスおよびチャネル命令ワードのアドレス
   の収容用のアドレスユニ：７ト（ＡＵ）と、伝送すべき
   データの中間ｔ１ピ憶用のデータ段（ＤＵ）と、モード
   レジスタ（ＧＭＲ）、チャネル命令レジスタ（ＯＣＲ）
   およヒ命令レジスタ（ＯＣＲ）を有する制御ｌ／レジス
   タ段　ＯＲ）と、バイトカウンタ（ＢＺ）とヲ含む］）
   　Ｍ　／４１１ｉ１１ｉ卸装置として構成さたているこ
   とを特徴とするバスを介してのデータ送信器−データ受
   信器間のデータ転送の割側ノ装置６