JPS60129864A - 構成制御情報生成方式 - Google Patents
構成制御情報生成方式Info
- Publication number
- JPS60129864A JPS60129864A JP58239501A JP23950183A JPS60129864A JP S60129864 A JPS60129864 A JP S60129864A JP 58239501 A JP58239501 A JP 58239501A JP 23950183 A JP23950183 A JP 23950183A JP S60129864 A JPS60129864 A JP S60129864A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- type
- input
- channel
- configuration control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は情報処理システムに関し、詳しくは、入出力制
御のためサブチャネル上に設定する必要のある構成制御
情報の自動生成方式に関する。
御のためサブチャネル上に設定する必要のある構成制御
情報の自動生成方式に関する。
２情報処理システムにおいて、主記憶装置と入出力装置
間のデータ転送制御は、中央処理装置の指示のもとにチ
ャネルが担っている。即ち、中央処理装置がチャルネル
に入出力命令を発すると、チャネＪしは十言を千ｔ１Ｗ
肩の所常側搏よ番１チャネＪレコマンド語（ＣＣ，Ｗ）
を入手し、該ＣＣＷに基づいて。
間のデータ転送制御は、中央処理装置の指示のもとにチ
ャネルが担っている。即ち、中央処理装置がチャルネル
に入出力命令を発すると、チャネＪしは十言を千ｔ１Ｗ
肩の所常側搏よ番１チャネＪレコマンド語（ＣＣ，Ｗ）
を入手し、該ＣＣＷに基づいて。
該当入出力装置から主記憶装置へのデータ転送（入力動
作）、あるいは主記憶装置から該当入出力装置へのデー
タ転送（出力動作）を制御する。
作）、あるいは主記憶装置から該当入出力装置へのデー
タ転送（出力動作）を制御する。
かトるチャネルはバイトマルチプレクサチャネル（Ｂ
Ｖ Ｍ ］、） Ｘ） 、ブロックマルチプレクサチャ
ネル（１３１ＭＰＸ）、セレクタチャネル（ＳＥＬ）に
大別される。Ｂ ）’ Ｍ Ｐ Ｘは複数の装置に対す
る入出力処理を１パイ１一単位の時分割でサービスする
もので、カードリーダ、ラインプリンタのような低速の
入出力装置が接続される。ＢＬＭＰＸは複数の装置に々
・１する入出力処理をブロック単位の時分割でサービス
するもので、直接アクセス記憶装置（例えば磁気ディス
ク）のような比較的高速の入出力装置に接続される。Ｓ
ＥＬは同時には１台の装置に対してしかサービスできな
いもので、磁気テープのような高速の入出力装置が接続
される。
Ｖ Ｍ ］、） Ｘ） 、ブロックマルチプレクサチャ
ネル（１３１ＭＰＸ）、セレクタチャネル（ＳＥＬ）に
大別される。Ｂ ）’ Ｍ Ｐ Ｘは複数の装置に対す
る入出力処理を１パイ１一単位の時分割でサービスする
もので、カードリーダ、ラインプリンタのような低速の
入出力装置が接続される。ＢＬＭＰＸは複数の装置に々
・１する入出力処理をブロック単位の時分割でサービス
するもので、直接アクセス記憶装置（例えば磁気ディス
ク）のような比較的高速の入出力装置に接続される。Ｓ
ＥＬは同時には１台の装置に対してしかサービスできな
いもので、磁気テープのような高速の入出力装置が接続
される。
一方、チャネルはサブチャネルを有している。
セレクタチャネルには１個のサブチャネルがあり、バイ
ト／ブロックマルチプレクサチャネルには複数のサブチ
ャネルが用意されている。このサブチャネルには専用サ
ブチャネルと共用サブチャネルの２種類がある。専用サ
ブチャネルは１つのサブチャネルと１つの入出力装置と
が１対１に対応しており、共用サブチャネルは１つのサ
ブチャネルが複数の入出力装置に対応している。いずれ
にしても、サブチャネルは個々の入出力装置動作を行う
ために必要な制御情報を記憶しており、入出力オペレー
ション時、チャネルにより使用される。
ト／ブロックマルチプレクサチャネルには複数のサブチ
ャネルが用意されている。このサブチャネルには専用サ
ブチャネルと共用サブチャネルの２種類がある。専用サ
ブチャネルは１つのサブチャネルと１つの入出力装置と
が１対１に対応しており、共用サブチャネルは１つのサ
ブチャネルが複数の入出力装置に対応している。いずれ
にしても、サブチャネルは個々の入出力装置動作を行う
ために必要な制御情報を記憶しており、入出力オペレー
ション時、チャネルにより使用される。
上記サブチャネルに記憶される制御情報として。
（： ＣＷから得られる動作の種別、主記憶上のデータ
アドレスの他に構成制御情報がある。この構成制御情報
はチャネル・タイプ（バイトマルチ、ブロックマルチ、
セレクタ等）、サブチャネル・タイプ（専用・共用等）
、データ転送プロトコル・タイプ（インターロック、オ
フセットインターロック、データストリーム等）などか
らなっている。
アドレスの他に構成制御情報がある。この構成制御情報
はチャネル・タイプ（バイトマルチ、ブロックマルチ、
セレクタ等）、サブチャネル・タイプ（専用・共用等）
、データ転送プロトコル・タイプ（インターロック、オ
フセットインターロック、データストリーム等）などか
らなっている。
ところで、従来はシステム構成より、チャネル。
サブチャネルに接続される入出力装置の種類を人間が判
断し、その入出力制御に必要なチャネル・タイプ、サブ
チャネル・タイプ、データ転送プロトコル・タイプ等の
構成制御情報をコンソールディスプレイ装置等により人
手で作成してフロッピー等に登録し、それをサービスプ
ロセッサ等を介してサブチャネルに設定していた。しか
し、この人手による方法は、構成制御情報の設定作業に
多大の時間を要し、また誤りが生じ易く、設定を誤ると
重大事故になりかねないという問題があった。
断し、その入出力制御に必要なチャネル・タイプ、サブ
チャネル・タイプ、データ転送プロトコル・タイプ等の
構成制御情報をコンソールディスプレイ装置等により人
手で作成してフロッピー等に登録し、それをサービスプ
ロセッサ等を介してサブチャネルに設定していた。しか
し、この人手による方法は、構成制御情報の設定作業に
多大の時間を要し、また誤りが生じ易く、設定を誤ると
重大事故になりかねないという問題があった。
さらに、該構成制御情報はシステム構成が変わると設定
し直す必要があるため、人手による方法には限界がある
。
し直す必要があるため、人手による方法には限界がある
。
本発明の目的は、システム構成に応じて変更する必要の
ある構成制御情報を処理装置自身で自動的に生成する方
式を提供することにある。
ある構成制御情報を処理装置自身で自動的に生成する方
式を提供することにある。
本発明では、情報処理装置に接続される可能性のある全
入出力装置について、それらの入出力制御に改、蓼なデ
ータ転送プロトコル、サブチャネルタイプ等の制御情報
をＩ１０タイプ情報としてフロッピー等に予め格納して
おき、構成制御情報の作成指示が出されると、通常の入
出力制御動作と同様の形式で、処理装置自身が実際に接
続されている入出力装置の種類（Ｉ１０タイプ）とテバ
イスアトレス等を調べ、前記Ｉ１０タイプ情報を参照し
て構成制御情報を自動生成し、例えばフロッピー等に格
納する。その後、システム始動時に初期マ、イク口プロ
グラムロードの際、入出力制御情報の一部としてフロッ
ピー等により構成制御情報を各サブチャネルに設定する
。
入出力装置について、それらの入出力制御に改、蓼なデ
ータ転送プロトコル、サブチャネルタイプ等の制御情報
をＩ１０タイプ情報としてフロッピー等に予め格納して
おき、構成制御情報の作成指示が出されると、通常の入
出力制御動作と同様の形式で、処理装置自身が実際に接
続されている入出力装置の種類（Ｉ１０タイプ）とテバ
イスアトレス等を調べ、前記Ｉ１０タイプ情報を参照し
て構成制御情報を自動生成し、例えばフロッピー等に格
納する。その後、システム始動時に初期マ、イク口プロ
グラムロードの際、入出力制御情報の一部としてフロッ
ピー等により構成制御情報を各サブチャネルに設定する
。
第１図は情報処理システムの一般的構成を示す。
第１図において、１０の中央処理装置側は中央処理装置
（ＣＰＵ）ｌ １．主記憶装置（ＭＳ）１２゜複数のチ
ャネル（ＣＨ）１３よりなる。各チャネル１３はＩ１０
インタフェース２０を介して複数の入出力袋！（Ｉｌｏ
）と接続されている。さらに中央処理装置１１には、シ
ステムの円滑な運営を助けるためのサービスプロセッサ
（ＳＶＰ）４０が接続され、該サービスプロセッサ４０
にフロッピー５０、コンソール・ディスプレイ６０等が
接続される。
（ＣＰＵ）ｌ １．主記憶装置（ＭＳ）１２゜複数のチ
ャネル（ＣＨ）１３よりなる。各チャネル１３はＩ１０
インタフェース２０を介して複数の入出力袋！（Ｉｌｏ
）と接続されている。さらに中央処理装置１１には、シ
ステムの円滑な運営を助けるためのサービスプロセッサ
（ＳＶＰ）４０が接続され、該サービスプロセッサ４０
にフロッピー５０、コンソール・ディスプレイ６０等が
接続される。
今、入出力制御に注目するに、中央処理装置Ｉ＋が成る
チャネルに入出力命令を発すると、該当チャネル１３は
主記憶装置１２の所定領域よすＣＣＷを読み取り、該当
サブチャネルの制御情報を用いて該当入出力装置３０と
主記憶装置１２の間のデータ転送を制御する。サブチャ
ネル上の制御情報は、入出力動作の種別、主記憶上のデ
ータアドレス、チャネル・タイプ、サブチャネル・タイ
プ、データ転送プロトコル・タイプなどである、このう
ち、動作種別やデータアドレスはＣＣＷから得られるが
、チャネル・タイプ、サブチャネル・タイプ、プロ［・
コル・タイプなどの構成制御精報は、システム始動時、
サービスプロセッサ４０によりフロッピー５０からサブ
チャネルに設定される。
チャネルに入出力命令を発すると、該当チャネル１３は
主記憶装置１２の所定領域よすＣＣＷを読み取り、該当
サブチャネルの制御情報を用いて該当入出力装置３０と
主記憶装置１２の間のデータ転送を制御する。サブチャ
ネル上の制御情報は、入出力動作の種別、主記憶上のデ
ータアドレス、チャネル・タイプ、サブチャネル・タイ
プ、データ転送プロトコル・タイプなどである、このう
ち、動作種別やデータアドレスはＣＣＷから得られるが
、チャネル・タイプ、サブチャネル・タイプ、プロ［・
コル・タイプなどの構成制御精報は、システム始動時、
サービスプロセッサ４０によりフロッピー５０からサブ
チャネルに設定される。
本発明は、各サブチャネル対応の構成制御情報を処理′
４Ａ置白身で自動生成するもので、以下、その内容を詳
述する。
４Ａ置白身で自動生成するもので、以下、その内容を詳
述する。
第２図はチャネルとそれに接続される入出力装置ｉ’ｆ
ｆの具体的構成例を示す。即ち、チャネルＣＨＯ（ＢＹ
ＭＰＸ）にはコンソール３０１．ラインプリンタ３０２
、カードリーダ３０３が接続さＪする。
ｆの具体的構成例を示す。即ち、チャネルＣＨＯ（ＢＹ
ＭＰＸ）にはコンソール３０１．ラインプリンタ３０２
、カードリーダ３０３が接続さＪする。
チャネルＣＩ（Ｉ （ＢＬＭＰＸ）には高速の磁気ディ
スク３（１４が、チャネルＣＨ２（ＢＬＭＰＸ）には中
速の磁気ディスク３０５が接続される。チャネルＣＨ３
とＣＨ４（いずれも５ＥＬ）には磁気テープ制御装置３
０６を介して複数の磁気テープが接続される６ＣＨ５（
ＢＬＭＰＸ）には複数のターミナル装置３０８が接続さ
れる。なお、各入出力装置に付されている１６進表示は
対応する什ブチャネルアドレスを示す。例えば、コンソ
ール３０１のサブチャネルアドレス（デバイスアドレス
）は１６進表示で（ＯＯ８）であることを示している。
スク３（１４が、チャネルＣＨ２（ＢＬＭＰＸ）には中
速の磁気ディスク３０５が接続される。チャネルＣＨ３
とＣＨ４（いずれも５ＥＬ）には磁気テープ制御装置３
０６を介して複数の磁気テープが接続される６ＣＨ５（
ＢＬＭＰＸ）には複数のターミナル装置３０８が接続さ
れる。なお、各入出力装置に付されている１６進表示は
対応する什ブチャネルアドレスを示す。例えば、コンソ
ール３０１のサブチャネルアドレス（デバイスアドレス
）は１６進表示で（ＯＯ８）であることを示している。
第３図は本情報処理システムで用いられる各入出力装置
と構成制御情報の対応例を示したものである。以下、こ
れをＩ１０タイプ情報ということにする。第３図に示す
ようなＩ１０タイプ情報を］１ＵＩＩやＣ４（１，３を
制御するマイクロプログラムと一緒にフロッピー５０に
予め格納しておく。
と構成制御情報の対応例を示したものである。以下、こ
れをＩ１０タイプ情報ということにする。第３図に示す
ようなＩ１０タイプ情報を］１ＵＩＩやＣ４（１，３を
制御するマイクロプログラムと一緒にフロッピー５０に
予め格納しておく。
このＩ１０タイプ情報としては、その情報処理システム
に接続される可能性のある全Ｉ１０タイプをカバーする
必要がある。この１１０タイプ情報は個々のシステム構
成に依存せず、全システムに共通なものである。１／’
Ｏタイプ情報のフロッピー５０へのＩｔ ９１は、例え
ば、コンソールティスジ１ノイ６０により人手で行うが
、１回登録するだけでよ（、し７かも全システムに共通
であるため、実際には、マスタフロッピーに登録してお
き、各システム毎に該マスタフロッピーの内容をフロッ
ピー５０に登録することでよい。
に接続される可能性のある全Ｉ１０タイプをカバーする
必要がある。この１１０タイプ情報は個々のシステム構
成に依存せず、全システムに共通なものである。１／’
Ｏタイプ情報のフロッピー５０へのＩｔ ９１は、例え
ば、コンソールティスジ１ノイ６０により人手で行うが
、１回登録するだけでよ（、し７かも全システムに共通
であるため、実際には、マスタフロッピーに登録してお
き、各システム毎に該マスタフロッピーの内容をフロッ
ピー５０に登録することでよい。
第３図の［１０タイプ情報にもとづき自動的に生成され
た構成制御情報のフォーマット例を第４図に示す。第４
図は第２図のシステム構成に対応するものである。
た構成制御情報のフォーマット例を第４図に示す。第４
図は第２図のシステム構成に対応するものである。
第５図は本発明による構成制御情報の自動生成方式を説
明するフロー図であり、特に中央処理装Ｆｅ１ｌとチャ
ネル１３の処理フローを示す。サービスプロセッサ４０
の制御のもとに中央処理装置（ＣＰＵ）１１やチャネル
（Ｃ：Ｈ）１３へのイニシャル・マイクロプログラム・
ロード（ＩＭＰＬ）が完了し、中央処理装置１０が動作
可能状態になると、サービスプロセッサ４０はＣＰＵＩ
１．ＣＨＩ ３に対して構成制御情報の自動生成を指
示する。ＣＰＵＩＩと（：、Ｈ１３はサービスプロセッ
サ４０から構成制御情報の生成指示があると（ステップ
５１）、まずチャネルアドレスを′０００”に設定しく
ステップ５２）、そのアドレスに実際に入出力装置が接
続されているかどうか、ＣＨ−１１０間インタフェース
を介して調べる（ステップ５３）。これは通常の入出力
制御動作においてチャネル、サブチャネル、入出力装置
の状態を調べること＼同様にして行えばよい。入出力装
置が接続されていない場合はチャネルアドレスを＋１し
てステップ５３に戻るが（ステップ５７．５８）、入出
力装置が接続されている場合は、Ｃ：ＰＵｌｌ、ＣＨ１
３は例えばセンスコマンド、あるいはそれで不十分な場
合は類似の制御コマンドを発行して。
明するフロー図であり、特に中央処理装Ｆｅ１ｌとチャ
ネル１３の処理フローを示す。サービスプロセッサ４０
の制御のもとに中央処理装置（ＣＰＵ）１１やチャネル
（Ｃ：Ｈ）１３へのイニシャル・マイクロプログラム・
ロード（ＩＭＰＬ）が完了し、中央処理装置１０が動作
可能状態になると、サービスプロセッサ４０はＣＰＵＩ
１．ＣＨＩ ３に対して構成制御情報の自動生成を指
示する。ＣＰＵＩＩと（：、Ｈ１３はサービスプロセッ
サ４０から構成制御情報の生成指示があると（ステップ
５１）、まずチャネルアドレスを′０００”に設定しく
ステップ５２）、そのアドレスに実際に入出力装置が接
続されているかどうか、ＣＨ−１１０間インタフェース
を介して調べる（ステップ５３）。これは通常の入出力
制御動作においてチャネル、サブチャネル、入出力装置
の状態を調べること＼同様にして行えばよい。入出力装
置が接続されていない場合はチャネルアドレスを＋１し
てステップ５３に戻るが（ステップ５７．５８）、入出
力装置が接続されている場合は、Ｃ：ＰＵｌｌ、ＣＨ１
３は例えばセンスコマンド、あるいはそれで不十分な場
合は類似の制御コマンドを発行して。
該当入出力装置の種類すなわちＩ１０タイプを受け取る
（ステップ５４）。制御コマンドの例としては、ディス
クのｒＳＥＮＳＥ Ｉｌｏ ＴＹＰＥＪコマンドがある
。このコマンドは、選択されたディスク制御装置と、デ
ィスク駆動装置のタイプ。
（ステップ５４）。制御コマンドの例としては、ディス
クのｒＳＥＮＳＥ Ｉｌｏ ＴＹＰＥＪコマンドがある
。このコマンドは、選択されたディスク制御装置と、デ
ィスク駆動装置のタイプ。
およびその他の１０タイプ関係情報をチャネルへ転送す
るものである。第６図はフォーマット例であり、××の
部分は固定ヘッド付等のＩＯタイプ関係詳細情報を指定
する部分である。ＣＰＵＩＩ、ＣＨ１３は入出力装置か
ら受け取ったＩ１０タイプに対応する１１０タイプ情報
を第３図に示すＩ１０タイプ情報テーブルより得（該テ
ーブルはＩＭＰＬ時、サービスプロセッサ４０によりフ
ロッピー５０から転送済みとする）、サブチャネルアド
レスとＩ１０タイプ、およびそのＩｌｏの動作に必要な
構成制御情報のリストを作成し、サービスプロセッサ４
０を介してフロッピー５０の構成制御情報格納エリアに
格納する（ステップ５５゜５６）。その後、サブチャネ
ルアドレスを＋ｌしくステップ５７）、それが’ｏｏｏ
”かどうか調べ（ステップ５８）、’″ｏｏｏ”の場１
合は処理を終了するが、”ｏｏｏ”でない場合はステッ
プ５３に戻る。以下、同様の処理を繰り返すことにより
、第２図のシステム構成に対して第４図に示すような構
成制御情報テーブルが作成され、フロッピー５Ｏの所望
エリアに格納される。
るものである。第６図はフォーマット例であり、××の
部分は固定ヘッド付等のＩＯタイプ関係詳細情報を指定
する部分である。ＣＰＵＩＩ、ＣＨ１３は入出力装置か
ら受け取ったＩ１０タイプに対応する１１０タイプ情報
を第３図に示すＩ１０タイプ情報テーブルより得（該テ
ーブルはＩＭＰＬ時、サービスプロセッサ４０によりフ
ロッピー５０から転送済みとする）、サブチャネルアド
レスとＩ１０タイプ、およびそのＩｌｏの動作に必要な
構成制御情報のリストを作成し、サービスプロセッサ４
０を介してフロッピー５０の構成制御情報格納エリアに
格納する（ステップ５５゜５６）。その後、サブチャネ
ルアドレスを＋ｌしくステップ５７）、それが’ｏｏｏ
”かどうか調べ（ステップ５８）、’″ｏｏｏ”の場１
合は処理を終了するが、”ｏｏｏ”でない場合はステッ
プ５３に戻る。以下、同様の処理を繰り返すことにより
、第２図のシステム構成に対して第４図に示すような構
成制御情報テーブルが作成され、フロッピー５Ｏの所望
エリアに格納される。
その後、フロッピー５０より上記構成制御情報を読み出
して対応するサブチャネルに読み込み。
して対応するサブチャネルに読み込み。
対応する入出力装置の入出力動作制御に用いる。
なお、構成制御情報の生成時、構成制御情報をフロッピ
ーに格納すると同時に対応するサブチャネルに書き込む
ようにしてもよい。
ーに格納すると同時に対応するサブチャネルに書き込む
ようにしてもよい。
以−１−１第５図の動作フローではＣＰυとＣＨの［（
４同作業で構成制御情報を自動生成するとしたが。
４同作業で構成制御情報を自動生成するとしたが。
に１１側のみで生成するようにしてもよい。また、構成
制御情報の自動生成はサービスプロセッサからの指示で
スタートするとしたが、ＩＭＰＬの完了後、自動的にス
タートするようにしてもよい。
制御情報の自動生成はサービスプロセッサからの指示で
スタートするとしたが、ＩＭＰＬの完了後、自動的にス
タートするようにしてもよい。
以上の説明から明らかな如く１本発明によれば、中央処
理装置やチャネル側で該システム構成に必要な構成制御
情報を自動生成できるため、製造元においては全システ
ム用のＩ１０タイプ情報のテーブルをマスクファイルと
して１度作成しておけばよく、従来のように各システム
毎に人手により構成制御情報を生成し設定する手間かは
ぶける。
理装置やチャネル側で該システム構成に必要な構成制御
情報を自動生成できるため、製造元においては全システ
ム用のＩ１０タイプ情報のテーブルをマスクファイルと
して１度作成しておけばよく、従来のように各システム
毎に人手により構成制御情報を生成し設定する手間かは
ぶける。
また、構成制御情報は自動生成であるため、人手による
方法に比べて誤りが軽減され、誤設定による事故が防止
できる。さらに、システム構成の変更にも容易に対処で
きる。
方法に比べて誤りが軽減され、誤設定による事故が防止
できる。さらに、システム構成の変更にも容易に対処で
きる。
第１図は情報処理システムの一般的構成を示す図、第２
図はチャネルとそれに接続される入出力装置の具体的構
成例を示す図、第３図は本発明で用いられる１１０タイ
プ情報のフォーマット例を示す図、第４図は第２図の構
成に対応する構成制御情報のフォーマット例を示す図、
第５図は本発明による構成制御情報自動生成方式を説明
するためのフロー図で、第６図はＩ１０タイプ情報の他
のフォーマット例を示す図である。 １１・・・中央処理装置、１２・・・主記憶装置、１３
・・・チャネル、２０・・・Ｉ１０インタフェース、
３Ｏ・・・入出力装置、 ４Ｏ・・・サービスプロセッ
サ、５０・・・フロッピー、６０・・・コンソールディ
スプレイ。 第３図 第４図 第５図
図はチャネルとそれに接続される入出力装置の具体的構
成例を示す図、第３図は本発明で用いられる１１０タイ
プ情報のフォーマット例を示す図、第４図は第２図の構
成に対応する構成制御情報のフォーマット例を示す図、
第５図は本発明による構成制御情報自動生成方式を説明
するためのフロー図で、第６図はＩ１０タイプ情報の他
のフォーマット例を示す図である。 １１・・・中央処理装置、１２・・・主記憶装置、１３
・・・チャネル、２０・・・Ｉ１０インタフェース、
３Ｏ・・・入出力装置、 ４Ｏ・・・サービスプロセッ
サ、５０・・・フロッピー、６０・・・コンソールディ
スプレイ。 第３図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 （１）中央処理装置、主記憶装置、前記中央処理装置に
接続されるチャネル、前記チャネルに入出力インタフェ
ースを介して接続される入出力装置などからなる情報処
理システムにおいて、システムに接続される可能性のあ
る各入出力装置（Ｉ １０）対応に、そのデータ転送プ
ロトコル、９ブチヤネルタイプ、チャネルタイプ等を示
す情報をＩ１０タイプ情報どして予め格納しておく記憶
手段を設け、前記中央処理装置やチャネルが当該システ
ムに実際に接続されている各入出力装置にコマンドを発
して入出力装置の種類（Ｉ１０タイプ）を受け取り、該
受は取った１１０タイプと前記格納しであるｌ／（１タ
ーイブ情報とを突き合せて、その入出力装置の制御に必
要な構成制御情報リストを自動生成することを特徴とす
る構成制御情報生成力（：り前記構成制御情報リストは
サブチャネルアト１ノスと対のＩ１０タイプ、およびそ
のデータ転送プロトコル、サブチャネルタイプ、チャネ
ルタイプなどであることを特徴とする特許請求の範囲第
１項記載の構成制御情報生成方式。 （３）前記構成制御情報は最終的にサブチャネルに設定
するものであることを特徴とする特許請求の範囲第１項
もしくは第２項記載の構成制御情報生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239501A JPS60129864A (ja) | 1983-12-19 | 1983-12-19 | 構成制御情報生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239501A JPS60129864A (ja) | 1983-12-19 | 1983-12-19 | 構成制御情報生成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60129864A true JPS60129864A (ja) | 1985-07-11 |
Family
ID=17045720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239501A Pending JPS60129864A (ja) | 1983-12-19 | 1983-12-19 | 構成制御情報生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60129864A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159262A (ja) * | 1986-01-08 | 1987-07-15 | Hitachi Ltd | Ｉ／ｏ構成情報のロ−ド方式 |
| JPS6476262A (en) * | 1987-09-18 | 1989-03-22 | Fujitsu Ltd | Input system for device capability recording table of work station |
| JPH01163866A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 情報処理装置の構成情報設定方法 |
-
1983
- 1983-12-19 JP JP58239501A patent/JPS60129864A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159262A (ja) * | 1986-01-08 | 1987-07-15 | Hitachi Ltd | Ｉ／ｏ構成情報のロ−ド方式 |
| JPS6476262A (en) * | 1987-09-18 | 1989-03-22 | Fujitsu Ltd | Input system for device capability recording table of work station |
| JPH01163866A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Ltd | 情報処理装置の構成情報設定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3950735A (en) | Method and apparatus for dynamically controlling read/write operations in a peripheral subsystem | |
| JPS60129864A (ja) | 構成制御情報生成方式 | |
| JPS58149528A (ja) | プログラムロ−デイング方式 | |
| JPS6215899B2 (ja) | ||
| JPS59723A (ja) | 入出力インタ−フエ−ス制御方式 | |
| JP2662415B2 (ja) | トレース方式 | |
| JPH0612190A (ja) | 磁気ディスク制御方式 | |
| JPH086890A (ja) | 入出力制御システム | |
| JPS59112325A (ja) | 電子計算機システム | |
| JP2551054B2 (ja) | 入出力系再構成処理装置 | |
| JPH0588883A (ja) | 情報処理装置 | |
| JPH0329021A (ja) | プリンタサーバ | |
| JPH02205934A (ja) | 構成情報設定方式 | |
| JPH05151137A (ja) | 電子計算機装置 | |
| JPS63193252A (ja) | マクロコマンド処理装置 | |
| JPS6154553A (ja) | チヤネル起動制御方式 | |
| JPS61206047A (ja) | コンピユ−タのバツクアツプシステム | |
| JPS626266B2 (ja) | ||
| JPH0621984B2 (ja) | マイクロプログラムロ−ド方式 | |
| JPS58217035A (ja) | 計算機システムの入出力制御方式 | |
| JPS594735B2 (ja) | チヤネルセイギヨホウシキ | |
| JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
| JPS5999530A (ja) | デ−タ転送の制御方法および装置 | |
| JPH04199445A (ja) | マイクロプログラムロード制御方式 | |
| JPS61187029A (ja) | 磁気テ−プサブシステム |