JPS5995729A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS5995729A JPS5995729A JP57205710A JP20571082A JPS5995729A JP S5995729 A JPS5995729 A JP S5995729A JP 57205710 A JP57205710 A JP 57205710A JP 20571082 A JP20571082 A JP 20571082A JP S5995729 A JPS5995729 A JP S5995729A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- circuit
- resistor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路に関し、特にＣＭＯ８型Ｏ８回路に関
する。
する。
最近のディジタル技術の発達により０ＭＯ８型のディジ
タル回路が多方面に使用されるようになシ、多種のＣＭ
Ｏ８型Ｏ８ジタル集積回路が作られている。ＣＭＯ８型
Ｏ８回路の高集積化に伴い、集積回路の消費電力が問題
になってきた。
タル回路が多方面に使用されるようになシ、多種のＣＭ
Ｏ８型Ｏ８ジタル集積回路が作られている。ＣＭＯ８型
Ｏ８回路の高集積化に伴い、集積回路の消費電力が問題
になってきた。
第１図は従来の集積回路の入力部の一例の回路図である
。
。
入力端子７に加わった入力信号は、ＭＯ８型トランジス
タ１，２を導通状態又は非導通状態にすることによシ、
その入力信号の論理値を集積回路内部に伝える。実際に
集積回路に於て、入力信号を必要とする場合には、伝達
回路６を導通状態にして内部に信号をとシこむ。即ち、
信号が必要なときにのみ、信号入力命令５００と、入力
タイミング・クロック６００とをタイミング回路５にて
組合せて信号入力タイミング・クロック４００を作）、
伝達回路６に加えて、信号入力を内部にとり込んでいた
。この為、入力端子７に′０”論理の信号を入力した場
合、例えばキー・スイッチを閉じてグランド側と接続し
た場合には、信号を入力しない場合に於ても常にグルア
ップ抵抗器３を通して電流１０が流れ出てしまい、不必
要に電力を消費するという欠点があった。
タ１，２を導通状態又は非導通状態にすることによシ、
その入力信号の論理値を集積回路内部に伝える。実際に
集積回路に於て、入力信号を必要とする場合には、伝達
回路６を導通状態にして内部に信号をとシこむ。即ち、
信号が必要なときにのみ、信号入力命令５００と、入力
タイミング・クロック６００とをタイミング回路５にて
組合せて信号入力タイミング・クロック４００を作）、
伝達回路６に加えて、信号入力を内部にとり込んでいた
。この為、入力端子７に′０”論理の信号を入力した場
合、例えばキー・スイッチを閉じてグランド側と接続し
た場合には、信号を入力しない場合に於ても常にグルア
ップ抵抗器３を通して電流１０が流れ出てしまい、不必
要に電力を消費するという欠点があった。
本発明は上記欠点を除去し、不必要な電力の消費を抑制
し、低消費電力の集積回路を提供するものである。
し、低消費電力の集積回路を提供するものである。
本発明の集積回路は、ＣＭＯ８型Ｏ８回路の入力端子に
ドレインが接続するＭＯＳ ）ランシフタと、該ＭＯ８
）ランシフタのソースに一端が接続し他端が電源に接続
して前記入力端子の論理値を決定する抵抗器と、前記Ｍ
Ｏ８）ランシフタのゲートに接続し、前記入力端子よシ
の入力信号を必要とするときのみ前記ＭＯ８）ランシフ
タを導通せしめ前記抵抗器と前記入力端子とを接続せし
めるタイミング回路とを含んで構成される。
ドレインが接続するＭＯＳ ）ランシフタと、該ＭＯ８
）ランシフタのソースに一端が接続し他端が電源に接続
して前記入力端子の論理値を決定する抵抗器と、前記Ｍ
Ｏ８）ランシフタのゲートに接続し、前記入力端子よシ
の入力信号を必要とするときのみ前記ＭＯ８）ランシフ
タを導通せしめ前記抵抗器と前記入力端子とを接続せし
めるタイミング回路とを含んで構成される。
次に、本発明の実施例について図面を用いて説明する。
第２図は本発明の一実施例の回路図である。
第２図において、１は／Ｐ型ＭＯ８）ランシフタ、２は
Ｎ型１ＭＯ８）シンシフタ、３は抵抗器、４ばＰ型ＭＯ
Ｓトランジスタ、５は信号入力命令５００と入力タイミ
ング・クロック６００を組合せて信号入力タイミング・
クロック４００を作シ出すタイミング回路、６は信号入
力タイミング・クロック４００によシ信号入力を集積回
路内部に伝える伝達回路、７は入力端子である。
Ｎ型１ＭＯ８）シンシフタ、３は抵抗器、４ばＰ型ＭＯ
Ｓトランジスタ、５は信号入力命令５００と入力タイミ
ング・クロック６００を組合せて信号入力タイミング・
クロック４００を作シ出すタイミング回路、６は信号入
力タイミング・クロック４００によシ信号入力を集積回
路内部に伝える伝達回路、７は入力端子である。
集積回路が入力信号を必要とするとき、信号入力命令５
００が生成され、この信号入力命令５００と入力タイミ
ング・クロック６００をｌタイミング回路５にて組合せ
てｌ信号入力タイミングｅクロック４００を作る。この
信号入力タイミング−クロック４００にてＰｍＭＯＳト
ランジスタ４と〆伝達回路６が導通し、入力端子７の信
号が内部信号線２００に伝えられる。即ち、入力端子に
何も信号が入力していない場合には、プルアップ抵抗器
３によシ゛１”論理の信号が入力し、キー・スイッチ等
によジグランド側に接続されている場合には′０”論理
の信号が入力する。集積回路が入力信号を必要としない
ときには、信号入力タイミング・クロック４００に作ら
れず、Ｐ型ＭＯＳトランジスタ４と伝達回路６は非導通
となシ、プルアンプ抵抗器３は入力端子７と切シ離され
、入力端子７の信号は、内部信号線２００には伝えられ
ない。即ち、入力信号を必要としないときには、Ｐ型Ｍ
ＯＳトジンシフタ３が非導通状態になっているので、入
力端子７に伺も信号が入力していない場合及びキー・ス
イッチ等によジグランド側に接続されている場合のいづ
れの場合にも、電流１０は流れ出イＯない。
００が生成され、この信号入力命令５００と入力タイミ
ング・クロック６００をｌタイミング回路５にて組合せ
てｌ信号入力タイミングｅクロック４００を作る。この
信号入力タイミング−クロック４００にてＰｍＭＯＳト
ランジスタ４と〆伝達回路６が導通し、入力端子７の信
号が内部信号線２００に伝えられる。即ち、入力端子に
何も信号が入力していない場合には、プルアップ抵抗器
３によシ゛１”論理の信号が入力し、キー・スイッチ等
によジグランド側に接続されている場合には′０”論理
の信号が入力する。集積回路が入力信号を必要としない
ときには、信号入力タイミング・クロック４００に作ら
れず、Ｐ型ＭＯＳトランジスタ４と伝達回路６は非導通
となシ、プルアンプ抵抗器３は入力端子７と切シ離され
、入力端子７の信号は、内部信号線２００には伝えられ
ない。即ち、入力信号を必要としないときには、Ｐ型Ｍ
ＯＳトジンシフタ３が非導通状態になっているので、入
力端子７に伺も信号が入力していない場合及びキー・ス
イッチ等によジグランド側に接続されている場合のいづ
れの場合にも、電流１０は流れ出イＯない。
以上〆説明したように、本発明によれば、入力信号を必
要としないときにはＭＯＳトランジスタを非導通にする
ことにより抵抗器を入力端子から切離し、不必要な電流
が流れるのを防ぐことが出来、従って熱駄な電力の消費
を抑制する電力節約型の集積回路が得られるのでその効
果は大きい。
要としないときにはＭＯＳトランジスタを非導通にする
ことにより抵抗器を入力端子から切離し、不必要な電流
が流れるのを防ぐことが出来、従って熱駄な電力の消費
を抑制する電力節約型の集積回路が得られるのでその効
果は大きい。
第１図は従来の集積回路の入力部の一例の回路図、第２
図は本発明の一実施例の回路図である。 １−・ Ｐ型ｊＭＯ８，）ランシフタ、２ ・・Ｎ型■
ＯＳトランジスタ、２・・・・・・抵抗器、４・・・・
・・Ｐ型ＭＯＳトランジスタ、５・・・・・・タイミン
グ回路、６・・・伝達回路、７・・・入力端子、１０
・・・流出電流、１００・・・・電源、２０〇 −内
部信号線、４００・・・・・・信号入力タイミング・ク
ロック、５００ ・・信号入力命令、６００・・・・・
・入力タイミング・クロック。
図は本発明の一実施例の回路図である。 １−・ Ｐ型ｊＭＯ８，）ランシフタ、２ ・・Ｎ型■
ＯＳトランジスタ、２・・・・・・抵抗器、４・・・・
・・Ｐ型ＭＯＳトランジスタ、５・・・・・・タイミン
グ回路、６・・・伝達回路、７・・・入力端子、１０
・・・流出電流、１００・・・・電源、２０〇 −内
部信号線、４００・・・・・・信号入力タイミング・ク
ロック、５００ ・・信号入力命令、６００・・・・・
・入力タイミング・クロック。
Claims (1)
- ＣＭＯ８型Ｏ８回路の入力端子にドレインが接続するＭ
ＯＳ ）ランシフタと、該ＭＯ８）ランシフタのソース
に一端が接続し他端が電源に接続して前記入力端子の論
理値を決定する抵抗器と、前記ＭＯ８）ランシフタのゲ
ートに接続し、前記入力端子よシの入力信号を必要とす
るときのみ前記ＭＯ８）ランシフタを導通せしめ前記抵
抗器と前記入力端子とを接続せしめるタイミング回路と
を含むことを特徴とする集積回Ｍ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205710A JPS5995729A (ja) | 1982-11-24 | 1982-11-24 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205710A JPS5995729A (ja) | 1982-11-24 | 1982-11-24 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995729A true JPS5995729A (ja) | 1984-06-01 |
Family
ID=16511413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205710A Pending JPS5995729A (ja) | 1982-11-24 | 1982-11-24 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995729A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0271924U (ja) * | 1988-11-21 | 1990-05-31 | ||
| JPH02195718A (ja) * | 1989-01-24 | 1990-08-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置の入力回路 |
| JP2008286716A (ja) * | 2007-05-21 | 2008-11-27 | Shimatec:Kk | Ｌｅｄ照明装置 |
-
1982
- 1982-11-24 JP JP57205710A patent/JPS5995729A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0271924U (ja) * | 1988-11-21 | 1990-05-31 | ||
| JPH02195718A (ja) * | 1989-01-24 | 1990-08-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置の入力回路 |
| JP2544796B2 (ja) * | 1989-01-24 | 1996-10-16 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置の入力回路 |
| JP2008286716A (ja) * | 2007-05-21 | 2008-11-27 | Shimatec:Kk | Ｌｅｄ照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| JPH01233756A (ja) | Ｍｏｓ型集積回路 | |
| KR960006287A (ko) | 저전력 논리 신호 레벨 변환기 | |
| US20020153934A1 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
| US20030184344A1 (en) | Low power entry latch to interface static logic with dynamic logic | |
| KR970031348A (ko) | 배타적 오아/노아게이트 회로 | |
| JPS5995729A (ja) | 集積回路 | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| US6081130A (en) | Clock controlled exclusive or circuit | |
| US6339347B1 (en) | Method and apparatus for ratioed logic structure that uses zero or negative threshold voltage | |
| JP2003258614A (ja) | 逆流防止機能付きアナログスイッチ回路 | |
| JP2544796B2 (ja) | 半導体集積回路装置の入力回路 | |
| JP2654275B2 (ja) | 双方向バッファ | |
| JPH10276069A (ja) | データラッチ回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JPH07170166A (ja) | 半導体装置 | |
| JPS594890B2 (ja) | デイジタル回路 | |
| JP2644368B2 (ja) | 入力信号バッファ回路 | |
| JPH03123219A (ja) | 半導体集積回路 | |
| JPH0522110A (ja) | 出力回路 | |
| KR930004307Y1 (ko) | 슈미트 트리거회로 | |
| JPH04273718A (ja) | Ｃｍｏｓ論理回路 | |
| JPS61252707A (ja) | ラツチ回路 | |
| JPH0262797A (ja) | ダイナミック形シフトレジスタ | |
| JPS6334798A (ja) | ラツチ回路 |