JPH07170166A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07170166A
JPH07170166A JP5341930A JP34193093A JPH07170166A JP H07170166 A JPH07170166 A JP H07170166A JP 5341930 A JP5341930 A JP 5341930A JP 34193093 A JP34193093 A JP 34193093A JP H07170166 A JPH07170166 A JP H07170166A
Authority
JP
Japan
Prior art keywords
input
pull
level
mosfet
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5341930A
Other languages
English (en)
Inventor
Takao Okazaki
孝男 岡崎
Hayato Ishihara
走人 石原
Hiroko Tanba
裕子 丹場
Hirobumi Watanabe
博文 渡辺
Hiroaki Sonobe
浩明 薗部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP5341930A priority Critical patent/JPH07170166A/ja
Publication of JPH07170166A publication Critical patent/JPH07170166A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 プルダウンＭＯＳＦＥＴ又はプルアップＭＯ
ＳＦＥＴを含みしかも入力用外部端子がいかなるレベル
とされる場合でもその入力電流及び貫通電流を防止しう
る入力回路ＩＣを実現する。これにより、入力回路ＩＣ
を搭載する通信用大規模集積回路装置等の低消費電力モ
ードにおけるスタンバイ電流を削減し、その低消費電力
化を推進するとともに、通信用大規模集積回路装置のユ
ーザに対する制約条件を解き、その利便性を高める。 【構成】 入力回路ＩＣを構成するプルダウンＭＯＳＦ
ＥＴＮ３を、通信用大規模集積回路装置が低消費電力モ
ードとされるとき選択的にハイレベルとされる内部制御
信号ＰＤに従って選択的にオフ状態とするとともに、そ
の入力論理ゲートを、例えば内部制御信号ＰＤがハイレ
ベルとされることで選択的に非伝達状態とされかつその
出力信号レベルがプルアップＭＯＳＦＥＴＰ３を介して
ハイレベルに固定されるクロックドインバータＣＶ１に
よって構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置に関するも
ので、例えば、プルダウンＭＯＳＦＥＴ（金属酸化物半
導体型電界効果トランジスタ。この明細書では、ＭＯＳ
ＦＥＴをして絶縁ゲート型電界効果トランジスタの総称
とする）又はプルアップＭＯＳＦＥＴを含む入力回路を
搭載しかつ低消費電力モードを有する通信用大規模集積
回路装置等に利用して特に有効な技術に関するものであ
る。
【０００２】
【従来の技術】その入力端子が入力用外部端子に結合さ
れる入力回路がある。また、これらの入力回路におい
て、入力用外部端子と回路の接地電位又は回路の電源電
圧との間にプルダウンＭＯＳＦＥＴ又はプルアップＭＯ
ＳＦＥＴを設けることによって、入力用外部端子がフロ
ーティング状態とされる場合でも入力回路の出力信号レ
ベルをハイレベル又はロウレベルに固定する方法が知ら
れており、このような入力回路を搭載する通信用大規模
集積回路装置等の半導体装置がある。
【０００３】プルダウンＭＯＳＦＥＴ又はプルアップＭ
ＯＳＦＥＴを含む入力回路を搭載する通信用大規模集積
回路装置については、例えば、１９９２年２月、株式会
社日立製作所発行の『Ｈ８／３７２３，Ｈ８／３７２４
ハードウエアマニュアル』等に記載されている。
【０００４】
【発明が解決しようとする課題】上記に記載される従来
の入力回路において、プルダウンＭＯＳＦＥＴは、例え
ば図７に示されるように、入力用外部端子ＴＳｉｎと回
路の接地電位との間に設けられそのゲートが回路の電源
電圧に結合されることで定常的にオン状態とされるＮチ
ャンネルＭＯＳＦＥＴＮ５からなる。入力用外部端子Ｔ
Ｓｉｎがフローティング状態とされるとき、入力論理ゲ
ートとなるインバータＶ６の入力端子はＭＯＳＦＥＴＮ
５を介して回路の接地電位に結合される。この結果、イ
ンバータＶ６の出力信号は回路の電源電圧のようなハイ
レベルに固定され、内部入力信号ＩＳｉｎは回路の接地
電位のようなロウレベルに固定される。同様に、プルア
ップＭＯＳＦＥＴは、例えば図８に示されるように、入
力用外部端子ＴＳｉｎと回路の電源電圧との間に設けら
れそのゲートが回路の接地電位に結合されることで定常
的にオン状態とされるＰチャンネルＭＯＳＦＥＴＰ５か
らなる。入力用外部端子ＴＳｉｎがフローティング状態
とされるとき、インバータＶ６の入力端子はＭＯＳＦＥ
ＴＰ５を介して回路の電源電圧に結合される。この結
果、インバータＶ６の出力信号は回路の接地電位のよう
なロウレベルに固定され、内部入力信号ＩＳｉｎは回路
の電源電圧のようなハイレベルに固定される。
【０００５】ところが、本願発明者等は、低消費電力モ
ードを有する通信用大規模集積回路装置に上記のような
入力回路を採用しようとして次の問題点に直面した。す
なわち、図７の入力回路ＩＣでは、入力用外部端子ＴＳ
ｉｎが回路の接地電位のような完全なロウレベルとされ
あるいはフローティング状態とされる場合、入力回路Ｉ
Ｃに電流は流されないが、入力用外部端子ＴＳｉｎが回
路の電源電圧のような完全なハイレベル又は中間電位と
される場合には、入力用外部端子ＴＳｉｎからプルダウ
ンＭＯＳＦＥＴＮ５を介して入力電流が流され、あるい
はインバータＶ６を構成するＰチャンネルＭＯＳＦＥＴ
Ｐ６及びＮチャンネルＭＯＳＦＥＴＮ６に貫通電流が流
される。同様に、図８の入力回路ＩＣでは、入力用外部
端子ＴＳｉｎが回路の電源電圧のような完全なハイレベ
ルとされあるいはフローティング状態とされる場合に
は、入力回路ＩＣに電流は流されないが、入力用外部端
子ＴＳｉｎが回路の接地電位のような完全なロウレベル
又は中間電位とされる場合には、プルアップＭＯＳＦＥ
ＴＰ５から入力用外部端子ＴＳｉｎを介して入力電流が
流され、あるいはインバータＶ６を構成するＰチャンネ
ルＭＯＳＦＥＴＰ６及びＮチャンネルＭＯＳＦＥＴＮ６
に貫通電流が流される。これらの結果、通信用大規模集
積回路装置の低消費電力モードにおけるスタンバイ電流
が増大し、その低消費電力化が制約を受けるとともに、
通信用大規模集積回路装置のユーザに対して不必要な制
約条件を課し、その利便性を損なうものとなる。
【０００６】この発明の目的は、プルダウンＭＯＳＦＥ
Ｔ又はプルアップＭＯＳＦＥＴを含みしかも入力用外部
端子がいかなるレベルとされる場合でもその入力電流及
び貫通電流を防止しうる入力回路を実現することにあ
る。この発明の他の目的は、入力回路を搭載する通信用
大規模集積回路装置等の低消費電力モードにおけるスタ
ンバイ電流を削減し、その低消費電力化を推進すること
にある。この発明のさらなる目的は、通信用大規模集積
回路装置等のユーザに対する制約条件を解き、その利便
性を高めることにある。
【０００７】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、その入力端子が所定の入力用
外部端子に結合される入力論理ゲートと、上記入力用外
部端子と回路の接地電位又は電源電圧との間に設けられ
るプルダウンＭＯＳＦＥＴ又はプルアップＭＯＳＦＥＴ
とを含む入力回路を搭載する通信用大規模集積回路装置
等において、入力回路を構成するプルダウンＭＯＳＦＥ
Ｔ又はプルアップＭＯＳＦＥＴを、例えば低消費電力モ
ードにおいて選択的にハイレベルとされる内部制御信号
に従って選択的にオフ状態とするとともに、入力論理ゲ
ートを、例えば上記内部制御信号がハイレベルとされる
とき選択的に非伝達状態とされかつその出力信号レベル
がハイレベル又はロウレベルに固定されるクロックドイ
ンバータ等によって構成する。
【０００９】
【作用】上記した手段によれば、通信用大規模集積回路
装置が低消費電力モードとされるときには、プルダウン
ＭＯＳＦＥＴ又はプルアップＭＯＳＦＥＴをオフ状態と
して入力電流経路を切断しかつ入力論理ゲートの貫通電
流経路を切断しつつ、入力論理ゲートの出力信号レベル
をハイレベル又はロウレベルに固定することができるた
め、入力用外部端子がいかなるレベルとされる場合で
も、プルダウンＭＯＳＦＥＴ又はプルアップＭＯＳＦＥ
Ｔを含む入力回路の入力電流及び貫通電流を防止するこ
とができる。この結果、入力回路を搭載する通信用大規
模集積回路装置等の低消費電力モードにおけるスタンバ
イ電流を削減し、その低消費電力化を推進できるととも
に、通信用大規模集積回路装置のユーザに対する制約条
件を解き、その利便性を高めることができる。
【００１０】
【実施例】図１には、この発明が適用された入力回路Ｉ
Ｃの第１の実施例の回路図が示されている。同図をもと
に、この実施例の入力回路ＩＣの構成及び動作ならびに
その特徴について説明する。なお、この実施例の入力回
路ＩＣは、特に制限されないが、通信用大規模集積回路
装置に搭載される。図１の各回路素子は、通信用大規模
集積回路装置の図示されない他の回路素子とともに、公
知のＣＭＯＳ（相補型ＭＯＳ）集積回路の製造技術によ
り、単結晶シリコンのような１個の半導体基板面上に形
成される。以下の回路図において、そのチャンネル（バ
ックゲート）部に矢印が付されるＭＯＳＦＥＴはＰチャ
ンネル型であって、矢印の付されないＮチャンネルＭＯ
ＳＦＥＴと区別して示される。
【００１１】図１において、この実施例の入力回路ＩＣ
は、回路の電源電圧（第２の電源電圧）及び接地電位
（第１の電源電圧）間に直列形態に設けられる合計４個
のＰチャンネルＭＯＳＦＥＴＰ１及びＰ２ならびにＮチ
ャンネルＭＯＳＦＥＴＮ１及びＮ２を含むクロックドイ
ンバータＣＶ１（入力論理ゲート）をその基本構成要素
とする。ＭＯＳＦＥＴＰ２及びＮ２の共通結合されたゲ
ートは、クロックドインバータＣＶ１の入力端子として
入力用外部端子ＴＳｉｎに結合され、その共通結合され
たドレインは、クロックドインバータＣＶ１の出力端子
としてインバータＶ３の入力端子に結合される。インバ
ータＶ３の出力信号は、入力回路ＩＣの出力信号つまり
内部入力信号ＩＳｉｎとして、通信用大規模集積回路装
置の図示されない後段回路に供給される。なお、回路の
電源電圧は、特に制限されないが、＋５Ｖ（ボルト）の
ような正の電源電圧とされる。
【００１２】一方、ＭＯＳＦＥＴＮ１のゲートには、通
信用大規模集積回路装置の図示されない制御回路からイ
ンバータＶ１を介して内部制御信号ＰＤの反転信号つま
り反転内部制御信号ＰＤＢが供給され、ＭＯＳＦＥＴＰ
１のゲートには、そのインバータＶ２による反転信号つ
まり非反転内部制御信号ＰＤＴが供給される。なお、通
信用大規模集積回路装置は、待機状態に対応するための
低消費電力モードを有し、内部制御信号ＰＤは、通信用
大規模集積回路装置が低消費電力モードとされるとき選
択的に有効レベルつまりハイレベルとされる。
【００１３】これにより、クロックドインバータＣＶ１
は、内部制御信号ＰＤがハイレベルとされ反転内部制御
信号ＰＤＢがロウレベルとされるとき、ＭＯＳＦＥＴＰ
１及びＮ１がともにオフ状態とされるために選択的に非
伝達状態とされる。また、内部制御信号ＰＤが無効レベ
ルつまりロウレベルとされ反転内部制御信号ＰＤＢがハ
イレベルされるとき、ＭＯＳＦＥＴＰ１及びＮ１がとも
にオン状態とされるために選択的に伝達状態とされ、入
力用外部端子ＴＳｉｎを介して入力される入力信号Ｓｉ
ｎを反転してインバータＶ３に伝達する。言うまでもな
く、インバータＶ３はクロックドインバータＣＶ１の出
力信号をさらに反転して伝達するため、内部入力信号Ｉ
Ｓｉｎは入力信号Ｓｉｎと同相の信号となる。
【００１４】この実施例において、入力回路ＩＣは、さ
らに、入力用外部端子ＴＳｉｎつまりクロックドインバ
ータＣＶ１の入力端子と回路の接地電位との間に設けら
れるＮチャンネル型のプルダウンＭＯＳＦＥＴＮ３と、
回路の電源電圧とクロックドインバータＣＶ１の出力端
子つまりインバータＶ３の入力端子との間に設けられる
Ｐチャンネル型のプルアップＭＯＳＦＥＴＰ３とを含
む。これらのプルダウンＭＯＳＦＥＴＮ３及びプルアッ
プＭＯＳＦＥＴＰ３のゲートには、上記反転内部制御信
号ＰＤＢが共通に供給される。
【００１５】通信用大規模集積回路装置が通常の動作モ
ードとされ内部制御信号ＰＤがロウレベルとされると
き、入力回路ＩＣでは、クロックドインバータＣＶ１が
伝達状態とされ、入力用外部端子ＴＳｉｎを介して入力
される入力信号Ｓｉｎは、このクロックドインバータＣ
Ｖ１によって反転された後、インバータＶ３に伝達され
る。このとき、ＭＯＳＦＥＴＮ３は、反転内部制御信号
ＰＤＢのハイレベルを受けてオン状態となり、プルダウ
ンＭＯＳＦＥＴとして作用する。また、ＭＯＳＦＥＴＰ
３は、反転内部制御信号ＰＤＢのハイレベルを受けてオ
フ状態となり、プルアップＭＯＳＦＥＴとして作用しな
い。したがって、入力用外部端子ＴＳｉｎがフローティ
ング状態とされる場合には、ＭＯＳＦＥＴＮ３のプルダ
ウン作用によってクロックドインバータＣＶ１の入力信
号レベルが回路の接地電位のようなロウレベルに固定さ
れ、入力回路ＩＣの出力信号つまり内部入力信号ＩＳｉ
ｎも回路の接地電位のようなロウレベルに固定される。
【００１６】一方、通信用大規模集積回路装置が低消費
電力モードとされ内部制御信号ＰＤがハイレベルとされ
ると、ＭＯＳＦＥＴＮ３はオフ状態となり、プルダウン
ＭＯＳＦＥＴとして作用しない。このとき、クロックド
インバータＣＶ１は、前述のように、非伝達状態とされ
る。また、ＭＯＳＦＥＴＰ３は、反転内部制御信号ＰＤ
Ｂのロウレベルを受けてオン状態となり、プルアップＭ
ＯＳＦＥＴとして作用する。このため、インバータＶ３
の入力信号レベルは、入力信号Ｓｉｎのレベルに関係な
く回路の電源電圧のようなハイレベルに固定され、内部
入力信号ＩＳｉｎのレベルは回路の接地電位のようなロ
ウレベルに固定される。
【００１７】これらのことから、この実施例の入力回路
ＩＣでは、通信用大規模集積回路装置が低消費電力モー
ドとされる間、入力用外部端子ＴＳｉｎがいかなるレベ
ルとされる場合でも、入力回路ＩＣの出力信号つまり内
部入力信号ＩＳｉｎのレベルをロウレベルに固定しつ
つ、プルダウンＭＯＳＦＥＴＮ３を介する入力電流経路
を切断し、クロックドインバータＣＶ１による貫通電流
経路を切断することができるため、入力回路ＩＣの入力
電流及び貫通電流を防止することができる。この結果、
入力回路ＩＣを搭載する通信用大規模集積回路装置のス
タンバイ電流を削減し、その低消費電力化を推進できる
とともに、通信用大規模集積回路装置のユーザに対する
制約条件を解き、その利便性を高めることができる。
【００１８】図２には、この発明が適用された入力回路
ＩＣの第２の実施例の回路図が示されている。また、図
３には、この発明が適用された入力回路ＩＣの第３の実
施例の回路図が示され、図４には、その第４の実施例の
回路図が示されている。これらの図をもとに、入力回路
ＩＣの第２ないし第４の実施例の概要とその特徴につい
て説明する。なお、これらの実施例は、前記図１の実施
例を基本的に踏襲するものであるため、これと異なる部
分についてのみ説明を追加する。
【００１９】まず、図２において、この実施例の入力回
路ＩＣは、前記図１のクロックドインバータＣＶ１のＭ
ＯＳＦＥＴＰ１及びインバータＶ１を含まず、ＭＯＳＦ
ＥＴＰ２のソースは直接回路の電源電圧に結合される。
したがって、ＭＯＳＦＥＴＰ２ならびにＭＯＳＦＥＴＮ
１及びＮ２とプルアップＭＯＳＦＥＴＰ３は、いわゆる
ナンド（ＮＡＮＤ）ゲートＮＡＧ１を構成する形とな
り、このナンドゲートＮＡＧ１がクロックドインバータ
ＣＶ１に代わる入力論理ゲートとなる。
【００２０】ナンドゲートＮＡＧ１の一方の入力端子
は、入力用外部端子ＴＳｉｎに結合され、その他方の入
力端子には、反転内部制御信号ＰＤＢが供給される。こ
れにより、ナンドゲートＮＡＧ１は、通信用大規模集積
回路装置が通常の動作モードとされ内部制御信号ＰＤが
ロウレベルとされるとき選択的に伝達状態とされ、入力
用外部端子ＴＳｉｎを介して入力される入力信号Ｓｉｎ
を反転してインバータＶ３に伝達する。このとき、ＭＯ
ＳＦＥＴＮ３は、反転内部制御信号ＰＤＢのハイレベル
を受けてオン状態となり、プルダウンＭＯＳＦＥＴとし
て作用する。
【００２１】一方、通信用大規模集積回路装置が低消費
電力モードとされ内部制御信号ＰＤがハイレベルとされ
ると、ＭＯＳＦＥＴＮ３はオフ状態となり、プルダウン
ＭＯＳＦＥＴとして作用しない。このとき、ナンドゲー
トＮＡＧ１は、反転内部制御信号ＰＤＢのロウレベルを
受けて非伝達状態とされるが、その出力信号レベルつま
りインバータＶ３の入力信号レベルは、入力信号Ｓｉｎ
のレベルに関係なく回路の電源電圧のようなハイレベル
に固定され、内部入力信号ＩＳｉｎのレベルは回路の接
地電位のようなロウレベルに固定される。
【００２２】これらの結果、この実施例の入力回路ＩＣ
の場合でも、前記図１の実施例と同様に効果を得ること
ができ、これによって通信用大規模集積回路装置の低消
費電力化を推進し、そのユーザの利便性を高めることが
できる。
【００２３】次に、図３において、入力回路ＩＣは、前
記図２の実施例と同様な回路素子からなるが、図２のナ
ンドゲートＮＡＧ１を構成していたＭＯＳＦＥＴＰ３
は、比較的小さなコンダクタンスを持つべく設計される
とともに、そのゲートが回路の接地電位に結合されるこ
とで定常的にオン状態される。
【００２４】通信用大規模集積回路装置が通常の動作モ
ードとされるとき、入力回路ＩＣではＭＯＳＦＥＴＮ１
がオン状態となり、入力用外部端子ＴＳｉｎを介して入
力される入力信号Ｓｉｎは、ＭＯＳＦＥＴＰ２及びＮ２
からなる実質的なインバータにより反転された後、イン
バータＶ３に伝達される。このとき、ＭＯＳＦＥＴＮ３
は、反転内部制御信号ＰＤＢのハイレベルを受けてオン
状態となり、プルダウンＭＯＳＦＥＴとして作用する。
また、ＭＯＳＦＥＴＰ３は、やはりオン状態とはされる
が、前述のように、そのコンダクタンスが比較的小さく
設計されるためにインバータＶ３の入力信号レベルに大
きな影響を与えない。
【００２５】一方、通信用大規模集積回路装置が低消費
電力モードとされ内部制御信号ＰＤがハイレベルとされ
ると、ＭＯＳＦＥＴＮ３はオフ状態となり、プルダウン
ＭＯＳＦＥＴとして作用しない。このとき、ＭＯＳＦＥ
ＴＰ２及びＮ２からなる実質的なインバータは、ＭＯＳ
ＦＥＴＮ１がオフ状態とされるために非伝達状態とされ
るが、その出力信号レベルつまりインバータＶ３の入力
信号レベルは、定常的にオン状態とされるプルアップＭ
ＯＳＦＥＴＰ３を介して回路の電源電圧のようなハイレ
ベルに固定され、これによってインバータＶ３の出力信
号つまり内部入力信号ＩＳｉｎが回路の接地電位のよう
なロウレベルに固定される。
【００２６】これらの結果、この実施例の入力回路ＩＣ
の場合でも、前記図１の実施例と同様に効果を得ること
ができ、これによって通信用大規模集積回路装置の低消
費電力化を推進し、そのユーザの利便性を高めることが
できる。
【００２７】なお、図４に示される第４の実施例は、図
２の入力回路ＩＣのナンドゲートＮＡＧ１を構成するＭ
ＯＳＦＥＴＮ１及びＮ２の位置を互いに入れ換えたもの
であり、これと同様な作用及び効果を有するものとな
る。
【００２８】図５には、この発明が適用された入力回路
ＩＣの第５の実施例の回路図が示され、図６には、その
第６の実施例の回路図が示されている。これらの回路図
をもとに、入力回路ＩＣの第５及び第６の実施例の概要
ならびにその特徴について説明する。なお、これらの実
施例は、前記図１の実施例を基本的に踏襲するものであ
るため、これと異なる部分についてのみ説明を追加す
る。
【００２９】まず、図５において、この実施例の入力回
路ＩＣは、ＰチャンネルＭＯＳＦＥＴＰ１及びＰ２なら
びにＮチャンネルＭＯＳＦＥＴＮ１及びＮ２からなり内
部制御信号ＰＤがハイレベルとされることで選択的に非
伝達状態とされるクロックドインバータＣＶ１を含む。
回路の電源電圧とクロックドインバータＣＶ１の入力端
子つまり入力用外部端子ＴＳｉｎとの間には、そのゲー
トに非反転内部制御信号ＰＤＴを受けるＰチャンネル型
のプルアップＭＯＳＦＥＴＰ４が設けられ、クロックド
インバータＣＶ１の出力端子つまりインバータＶ３の入
力端子と回路の接地電位との間には、そのゲートに非反
転内部制御信号ＰＤＴを受けるＮチャンネル型のプルダ
ウンＭＯＳＦＥＴＮ４が設けられる。
【００３０】通信用大規模集積回路装置が通常の動作モ
ードとされ内部制御信号ＰＤつまり非反転内部制御信号
ＰＤＴがロウレベルとされるとき、入力回路ＩＣでは、
クロックドインバータＣＶ１が伝達状態とされ、入力用
外部端子ＴＳｉｎを介して入力される入力信号Ｓｉｎ
は、クロックドインバータＣＶ１により反転された後、
インバータＶ３に伝達される。このとき、ＭＯＳＦＥＴ
Ｐ４は、非反転内部制御信号ＰＤＴのロウレベルを受け
てオン状態となり、プルアップＭＯＳＦＥＴとして作用
する。また、ＭＯＳＦＥＴＮ４は、非反転内部制御信号
ＰＤＴのロウレベルを受けてオフ状態となり、プルダウ
ンＭＯＳＦＥＴとして作用しない。したがって、入力用
外部端子ＴＳｉｎがフローティング状態とされる場合、
ＭＯＳＦＥＴＰ４のプルアップ作用によりクロックドイ
ンバータＣＶ１の入力信号レベルが回路の電源電圧のよ
うなハイレベルに固定され、入力回路ＩＣの出力信号つ
まり内部入力信号ＩＳｉｎのレベルもハイレベルに固定
される。
【００３１】一方、通信用大規模集積回路装置が低消費
電力モードとされ内部制御信号ＰＤつまり非反転内部制
御信号ＰＤＴがハイレベルとされると、ＭＯＳＦＥＴＰ
４はオフ状態となり、プルアップＭＯＳＦＥＴとして作
用しない。このとき、クロックドインバータＣＶ１は、
非伝達状態とされる。また、ＭＯＳＦＥＴＮ４は、非反
転内部制御信号ＰＤＴのハイレベルを受けてオン状態と
なり、プルダウンＭＯＳＦＥＴとして作用する。このた
め、インバータＶ３の入力信号レベルは、入力信号Ｓｉ
ｎのレベルに関係なくロウレベルに固定され、その出力
信号つまり内部入力信号ＩＳｉｎのレベルはハイレベル
に固定される。
【００３２】つまり、この実施例の入力回路ＩＣでは、
前記図１の実施例におけるプルダウンＭＯＳＦＥＴＮ３
がＰチャンネル型のプルアップＭＯＳＦＥＴＰ４に置き
換えられ、プルアップＭＯＳＦＥＴＰ３がＮチャンネル
型のプルダウンＭＯＳＦＥＴＮ４に置き換えられるた
め、入力用外部端子ＴＳｉｎがフローティング状態とさ
れあるいは通信用大規模集積回路装置が低消費電力モー
ドとされる場合における内部入力信号ＩＳｉｎのレベル
はハイレベルに固定されるが、前記図１の実施例と同様
に、通信用大規模集積回路装置が低消費電力モードとさ
れる間、入力用外部端子ＴＳｉｎがいかなるレベルとさ
れる場合でも、内部入力信号ＩＳｉｎのレベルをハイレ
ベルに固定しつつ、プルダウンＭＯＳＦＥＴＮ４を介す
る入力電流経路を切断し、クロックドインバータＣＶ１
による貫通電流経路を切断することができる。この結
果、入力回路ＩＣの入力電流及び貫通電流を防止して、
入力回路ＩＣを搭載する通信用大規模集積回路装置のス
タンバイ電流を削減し、その低消費電力化を推進できる
とともに、通信用大規模集積回路装置のユーザに対する
制約条件を解き、その利便性を高めることができるもの
である。
【００３３】次に、図６の実施例では、前記図５の実施
例のクロックドインバータＣＶ１を構成するＭＯＳＦＥ
ＴＮ１が削除され、ＭＯＳＦＥＴＮ２のソースは直接回
路の接地電位に結合される。したがって、ＭＯＳＦＥＴ
Ｐ１及びＰ２ならびにＭＯＳＦＥＴＮ２とプルダウンＭ
ＯＳＦＥＴＮ４は、いわゆるノア（ＮＯＲ）ゲートＮＯ
Ｇ１を構成する形となり、このノアゲートＮＯＧ１がク
ロックドインバータＣＶ１に代わる入力論理ゲートとな
る。
【００３４】上記ノアゲートＮＯＧ１の一方の入力端子
は、入力用外部端子ＴＳｉｎに結合され、その他方の入
力端子には、非反転内部制御信号ＰＤＴが供給される。
これにより、ノアゲートＮＯＧ１は、通信用大規模集積
回路装置が通常の動作モードとされるとき、内部制御信
号ＰＤつまり非反転内部制御信号ＰＤＴのロウレベルを
受けて選択的に伝達状態とされ、入力用外部端子ＴＳｉ
ｎを介して入力される入力信号Ｓｉｎを反転してインバ
ータＶ３の入力端子に伝達する。このとき、ＭＯＳＦＥ
ＴＰ４は、非反転内部制御信号ＰＤＴのロウレベルを受
けてオン状態となり、プルアップＭＯＳＦＥＴとして作
用する。
【００３５】一方、通信用大規模集積回路装置が低消費
電力モードとされ内部制御信号ＰＤつまり非反転内部制
御信号ＰＤＴがハイレベルとされると、ＭＯＳＦＥＴＰ
４はオフ状態となり、プルアップＭＯＳＦＥＴとして作
用しない。このとき、ノアゲートＮＯＧ１は、非反転内
部制御信号ＰＤＴのハイレベルを受けて非伝達状態とさ
れるが、その出力信号レベルつまりインバータＶ３の入
力信号レベルは、入力信号Ｓｉｎのレベルに関係なく回
路の接地電位のようなロウレベルに固定され、内部入力
信号ＩＳｉｎのレベルはハイレベルに固定される。
【００３６】これらの結果、この実施例の入力回路ＩＣ
の場合でも、前記図５の実施例と同様な効果を得ること
ができ、これによって通信用大規模集積回路装置の低消
費電力化を推進し、そのユーザの利便性を高めることが
できる。
【００３７】以上の複数の実施例に示されるように、こ
の発明をプルダウンＭＯＳＦＥＴ又はプルアップＭＯＳ
ＦＥＴを含む入力回路を搭載しかつ低消費電力モードを
有する通信用大規模集積回路装置等の半導体装置に適用
することで、次のような作用効果が得られる。すなわ
ち、 （１）その入力端子が所定の入力用外部端子に結合され
る入力論理ゲートと、上記入力用外部端子と回路の接地
電位又は電源電圧との間に設けられるプルダウンＭＯＳ
ＦＥＴ又はプルアップＭＯＳＦＥＴとを含む入力回路を
搭載する通信用大規模集積回路装置等において、入力回
路を構成するプルダウンＭＯＳＦＥＴ又はプルアップＭ
ＯＳＦＥＴを低消費電力モードにおいて選択的にハイレ
ベルとされる内部制御信号に従って選択的にオフ状態と
するとともに、入力論理ゲートを、上記内部制御信号が
ハイレベルとされるとき選択的に非伝達状態とされかつ
その出力信号レベルがハイレベル又はロウレベルに固定
されるクロックドインバータ等により構成することで、
低消費電力モード時には、入力論理ゲートの出力信号レ
ベルをハイレベル又はロウレベルに固定しつつ、プルダ
ウンＭＯＳＦＥＴ又はプルアップＭＯＳＦＥＴをオフ状
態として入力電流経路を切断し、入力論理ゲートの貫通
電流経路を切断することができるという効果が得られ
る。
【００３８】（２）上記（１）項により、入力用外部端
子がいかなるレベルとされる場合においても、プルダウ
ンＭＯＳＦＥＴ又はプルアップＭＯＳＦＥＴを含む入力
回路の入力電流及び貫通電流を防止できるという効果が
得られる。 （３）上記（１）項及び（２）項により、入力回路を搭
載する通信用大規模集積回路装置等の低消費電力モード
におけるスタンバイ電流を削減し、その低消費電力化を
推進することができるという効果が得られる。 （４）上記（１）項ないし（３）項により、通信用大規
模集積回路装置等のユーザに対する入力用外部端子に関
する制約条件を解き、その利便性を高めることができる
という効果が得られる。
【００３９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、各実施例において、入力用外部端子ＴＳｉｎと入力
回路ＩＣの入力端子との間には、所定の静電保護回路を
設けることができる。また、入力論理ゲートは、３入力
以上のナンドゲート又はノアゲートを用いることができ
るし、例えば単にＰチャンネルＭＯＳＦＥＴ及びＮチャ
ンネルＭＯＳＦＥＴが並列結合されてなる相補スイッチ
を用いることもできる。通信用大規模集積回路装置は、
特に低消費電力モードを有することを必須条件とはしな
いし、内部制御信号ＰＤは、各種の生成条件をもってハ
イレベルとすることができる。回路の電源電圧は、回路
の接地電位を負電位の電源電圧に置き換えることで、回
路の接地電位に置き換えることができる。さらに、各実
施例における入力回路ＩＣの具体的な回路構成や電源電
圧の極性及び絶対値ならびにＭＯＳＦＥＴの導電型等
は、種々の実施形態を採りうる。
【００４０】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である通信
用大規模集積回路装置に適用した場合について説明した
が、それに限定されるものではなく、例えば、同様な入
力回路を備える各種のメモリ集積回路装置や論理集積回
路装置等にも適用できる。この発明は、少なくともプル
ダウンＭＯＳＦＥＴ又はプルアップＭＯＳＦＥＴを含む
入力回路ならびにこのような入力回路を搭載する半導体
装置に広く適用できる。
【００４１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、その入力端子が所定の入力
用外部端子に結合される入力論理ゲートと、上記入力用
外部端子と回路の接地電位又は電源電圧との間に設けら
れるプルダウンＭＯＳＦＥＴ又はプルアップＭＯＳＦＥ
Ｔとを含む入力回路を搭載する通信用大規模集積回路装
置等において、入力回路を構成するプルダウンＭＯＳＦ
ＥＴ又はプルアップＭＯＳＦＥＴを、例えば低消費電力
モードにおいて選択的にハイレベルとされる内部制御信
号に従って選択的にオフ状態とするとともに、入力論理
ゲートを、例えば上記内部制御信号がハイレベルとされ
るとき選択的に非伝達状態とされかつその出力信号レベ
ルがハイレベル又はロウレベルに固定されるクロックド
インバータ等によって構成することで、低消費電力モー
ド時には、プルダウンＭＯＳＦＥＴ又はプルアップＭＯ
ＳＦＥＴをオフ状態として入力電流経路を切断し、入力
論理ゲートの貫通電流経路を切断しつつ、入力論理ゲー
トの出力信号レベルをハイレベル又はロウレベルに固定
することができる。この結果、入力用外部端子がいかな
るレベルとされる場合でも、プルダウンＭＯＳＦＥＴ又
はプルアップＭＯＳＦＥＴを含む入力回路の入力電流及
び貫通電流を防止することができるため、入力回路を搭
載する通信用大規模集積回路装置等の低消費電力モード
におけるスタンバイ電流を削減し、その低消費電力化を
推進できるとともに、通信用大規模集積回路装置のユー
ザに対する制約条件を解き、その利便性を高めることが
できる。
【図面の簡単な説明】
【図１】この発明が適用された入力回路の第１の実施例
を示す回路図である。
【図２】この発明が適用された入力回路の第２の実施例
を示す回路図である。
【図３】この発明が適用された入力回路の第３の実施例
を示す回路図である。
【図４】この発明が適用された入力回路の第４の実施例
を示す回路図である。
【図５】この発明が適用された入力回路の第５の実施例
を示す回路図である。
【図６】この発明が適用された入力回路の第６の実施例
を示す回路図である。
【図７】プルダウンＭＯＳＦＥＴを含む従来の入力回路
の一例を示す回路図である。
【図８】プルアップＭＯＳＦＥＴを含む従来の入力回路
の一例を示す回路図である。
【符号の説明】
ＩＣ・・・入力回路、ＴＳｉｎ・・・入力用外部端子。
Ｐ１〜Ｐ６・・・ＰチャンネルＭＯＳＦＥＴ、Ｎ１〜Ｎ
６・・・ＮチャンネルＭＯＳＦＥＴ、Ｖ１〜Ｖ７・・・
インバータ、ＣＶ１・・・クロックドインバータ、ＮＡ
Ｇ１・・・ナンドゲート、ＮＯＧ１・・・ノアゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹場 裕子 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 渡辺 博文 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 薗部 浩明 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 実質的に所定の入力用外部端子と第１の
    電源電圧又は第２の電源電圧との間に設けられ所定の内
    部制御信号が有効レベルとされるとき選択的にオフ状態
    とされるプルダウンＭＯＳＦＥＴ又はプルアップＭＯＳ
    ＦＥＴと、少なくともその入力端子の一つが上記入力用
    外部端子に結合されしかも上記内部制御信号が有効レベ
    ルとされるとき選択的に非伝達状態とされかつ選択的に
    その出力信号レベルがハイレベル又はロウレベルに固定
    される入力論理ゲートとを含む入力回路を具備すること
    を特徴とする半導体装置。
  2. 【請求項２】 上記入力論理ゲートは、上記内部制御信
    号が有効レベルとされるとき選択的に非伝達状態とされ
    かつその出力端子が上記内部制御信号が有効レベルとさ
    れるとき選択的にオン状態とされるプルアップＭＯＳＦ
    ＥＴ又はプルダウンＭＯＳＦＥＴを介して第２の電源電
    圧又は第１の電源電圧に結合されるクロックドインバー
    タであることを特徴とする請求項１の半導体装置。
  3. 【請求項３】 上記入力論理ゲートは、その入力端子の
    他の一つに上記内部制御信号の実質的な反転信号又は非
    反転信号を受けるナンドゲート又はノアゲートであるこ
    とを特徴とする請求項１の半導体装置。
  4. 【請求項４】 上記半導体装置は、低消費電力モードを
    有する通信用大規模集積回路装置であって、上記内部制
    御信号は、上記通信用大規模集積回路装置が低消費電力
    モードとされるとき選択的に有効レベルとされるもので
    あることを特徴とする請求項１，請求項２又は請求項３
    の半導体装置。
JP5341930A 1993-12-13 1993-12-13 半導体装置 Pending JPH07170166A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5341930A JPH07170166A (ja) 1993-12-13 1993-12-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5341930A JPH07170166A (ja) 1993-12-13 1993-12-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH07170166A true JPH07170166A (ja) 1995-07-04

Family

ID=18349859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5341930A Pending JPH07170166A (ja) 1993-12-13 1993-12-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH07170166A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997017762A1 (en) * 1995-11-08 1997-05-15 Advanced Micro Devices, Inc. An input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
US5860125A (en) * 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
US5898232A (en) * 1995-11-08 1999-04-27 Advanced Micro Devices, Inc. Input/output section of an integrated circuit having separate power down capability
WO2000042514A1 (en) * 1999-01-15 2000-07-20 Microchip Technology Incorporated Circuit for powering down unused configuration bits to minimize power consumption

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997017762A1 (en) * 1995-11-08 1997-05-15 Advanced Micro Devices, Inc. An input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
US5860125A (en) * 1995-11-08 1999-01-12 Advanced Micro Devices, Inc. Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset
US5898232A (en) * 1995-11-08 1999-04-27 Advanced Micro Devices, Inc. Input/output section of an integrated circuit having separate power down capability
US6067627A (en) * 1995-11-08 2000-05-23 Advanced Micro Devices, Inc. Core section having asynchronous partial reset
WO2000042514A1 (en) * 1999-01-15 2000-07-20 Microchip Technology Incorporated Circuit for powering down unused configuration bits to minimize power consumption

Similar Documents

Publication Publication Date Title
EP0668658B1 (en) Output circuit for use in a semiconductor integrated circuit
JP4814791B2 (ja) レベル・シフター
JP2616142B2 (ja) 出力回路
US20030179032A1 (en) Level shifter circuit and semiconductor device including the same
JPH10303735A (ja) トランスミッション・ゲート
US6566932B2 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
US6373291B1 (en) Pass transistor logic circuit for reducing power consumption
US5880617A (en) Level conversion circuit and semiconductor integrated circuit
US20040183565A1 (en) CML (current mode logic) OCD (off chip driver) - ODT (on die termination) circuit for bidirectional data transmission
JP2004260242A (ja) 電圧レベルシフタ
JPH11103227A (ja) 出力振幅調整回路
JP3415347B2 (ja) マイクロコンピュータの動作モード設定用入力回路
JP2959449B2 (ja) 出力回路
JPH07170166A (ja) 半導体装置
JP2003188706A (ja) 入出力バッファ回路
US6445217B1 (en) Edge-triggered latch with balanced pass-transistor logic trigger
JPH0552092B2 (ja)
JPH0437217A (ja) 論理レベル変換回路
JPS60236322A (ja) Ｍｏｓトランジスタ回路
US6335639B1 (en) Non-monotonic dynamic exclusive-OR/NOR gate circuit
JP2000196436A (ja) 半導体集積回路装置の入出力回路
JPH05326863A (ja) 半導体集積回路
JP2002517115A (ja) ボディグラッビングスイッチ
JP3811300B2 (ja) Ｃｍｏｓバッファ回路
JPH06101236B2 (ja) シフトレジスタ