JPS5987658A

JPS5987658A - 故障デ−タ転送装置

Info

Publication number: JPS5987658A
Application number: JP58188586A
Authority: JP
Inventors: ゲイリ−・リ−・デイツクス; ロイド・ステフアン・ハイム; ロバ−ト・フレデリツク・ヘラルド; ウイリアム・パトリツク・クインラン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1982-11-08
Filing date: 1983-10-11
Publication date: 1984-05-21
Also published as: EP0108225B1; JPS6343831B2; DE3370212D1; EP0108225A3; US4521884A; EP0108225A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、モータ制御及びデータに関する信号線のみを
含む限定されたインターフェースをアダプターとの間に
有するディスク記録駆動装置に係り、特に上記限定され
たインターフェースを通る駆動装置誤り情報の回復に関
する。

ディスケット駆動装置としばしば指称される交換可能フ
ロッピー・ディスク記録装置には非常に小さな電子装置
が組込まれている。一般に、ディスク・モータは一定速
度で駆動される直流モータであり、記録ヘッドはステッ
プ・モータによってディスクの異なったトラックをアク
セスする。駆動装置とそのアダプターとの間のインター
フェースは、例えば、ディスク・モータ・オン／オフ、
ステップ・モータ制御用ステップ、読取データ及び書込
データの為の数本の信号線を含むだけである。

従来、駆動装置が故障すると、駆動装置は単に遮断する
だけで使用装置の動作を中断させている。

しかし、ある装置においては、駆動装置は故障の種類に
よっては遮断できない場合がある。このような場合、例
えば、重ね書き、消去又は読取失敗によってデータが消
失してしまうといったより深刻な結果が生じるおそれが
ある。従来の装置は、使用装置が故障の原因を知る手段
を有していないため、回復する方法がなかった。

マイクロプロセッサが組込まれることにより、デ・ｒス
ケット駆動装置中の電子装置はより多くの機能を果すこ
とができるようになった。現在では、駆動装置中のマイ
クロプロセッサは、例えば、ディスクの速度を制御する
ノ、ピンドル・モータ制御、記録ヘッドのより精密なイ
ンデックスのためのステップ・モータ制御、及び診断ル
ーチンを含む駆動装置中の故障検出のような機能を果す
のに使用できる。

駆動装置で利用可能な計算能力を考慮すると、アダプタ
ーすなわち使用装置と駆動装置との間のインターフェー
スは上記割算能力を利用するのに複雑になるおそれがあ
る。しかし、従来の設計と互換性を与えるために、イン
ターフェースは変更しないのでそのまま残すことが好ま
しい。また、駆動装置のコストを低いものに維持するた
めに、駆動装置とそのアダプターとの間のゲート、バッ
ファ及びこれらに関連する信号線の数を最小にするのが
好ましい。従って、問題は、ディスケット駆動装置とそ
のアダプターとの間、又はアダプターと使用装置との間
のインターフェースを変更することなく、駆動装置の引
算能力及び駆動装置から得られる別の制御及びエラー情
報をいかにして利用するかにある。

本発明は、例えば、駆動装置からアダプター及び使用装
置にエラー・データを送ることの制御にモータ制御線を
使用する故障モードに駆動装置及びアダプターを切換え
ることによって１−記問題を解決する。故障モードにお
いては、読取データ線はエラー情報を搬送するのに使用
される。

駆動装置中のマイクロプロセッサが使用装置をエラー情
報によってその動作を中断させようとするときには、読
取データ信号中のデータ信号が故障信号に置換される。

然る後に、アダプターは、駆動装置中のスピンドル・モ
ータに接続されているモータ・オン指令線の信号を消勢
する。同時に、システムは、通常ステップ・モータの前
進に使用されるステップ・モータ用ステップ・パルスを
送り続ける。

駆動装置においてモータ・オン信号が消勢されると、ス
テップ・パルスは駆動装置のマイクロプロセッサ中のレ
ジスタから出力される故障データずなわちエラー・デー
タをシフトするシブ１−・パルスとして使用される。駆
動装置のマーｒクロブロセツザ中のレジスタは、マイク
ロプロセッサが吏用装置へ戻したいエラー情報を含む。

従って、駆動装置が使用装置との通信を望むときには、
ステップ・パルスはシフト・パルスとなり、読取データ
線はエラー又は制御情報を搬送するのに使用される。

本発明の重要な利点は、使用装置、アダプター及びディ
スケラ１〜駆動装置間のインターフェースを変更するこ
となく、駆動装置から使用装置ヘエラー情報を送ること
を可能にすることにより、駆動装置の計算能力をより完
全に使用できるようにしたことである。

以下、添付図面を参照して本発明の実施例について説明
する。

第１図に於て、本発明の一実施例である電子装置の一部
は、ディスケット駆動装置ＤＤＲに配置され、残りの部
分はアダプターＡＤＰに配置されている。デ・ｒスケツ
ト駆動装置ＤＤＲとアダプター　Ａ　Ｄ　Ｐとの間のイ
ンターフェースは破線１０で示されてい°る。インター
フェース１０を横切って１０本の信号線が設けられてい
る。なお、第１図には１０本の線が示されているが、本
発明によって使用されるのは、ステップ、モータ・オン
、及びデータ／故障データ読取の３本の線だけである。

使用袋［Ｕ　Ｓ　Ｓとアブブタ＝ＡＤＰとの間のインタ
ーフェースは破線１２によって示されている。

尚、第１図にはインターフェース１２を横切る信号線の
うち本発明の理解に必要な信号線のみが示されている。

データ母線１４は、データ・レジスタ１６へのデータ及
び該レジスタからのデータ、状況レジスタ１８からの状
況情報、指令レジスタ２０７＼の指令情報、並びにステ
ップ・レジスタ／カウンタ２１への記録ヘッド・インデ
ックス情報を搬送する。

アドレス母線２２は使用装置ＵＳＳによってアドレスさ
れるレジスタ１６．１８．２０及び２１のいずれかを制
御する。使用装置ＵＳＳからの読取及び書込制御信号２
３Δ及び２３　Ｂはレジスタからの情報の読取及びレジ
スタへの情報の書込を制御する。

線２４の装置割込信号は使用装置ＵＳＳに苅する割込フ
ラグである。これは、アダプターＡ　Ｄ　Ｐ又はディス
ケット駆動装置Ｄ　Ｄ　Ｒによって動作が完了したこと
あるいは駆動装置ＤＤＲに故障があることを示ず。

アダプター電子回路中のデータ・レジスタ１Ｇは、駆動
装置ＤＤＲからのデータを読取るか又は駆動装置ＤＤＲ
にデータを書込むバッファ・レジスタである。第１図に
はディスケラ１〜駆動装置ＤＤＲに関連した読取データ
のみが示されているが、これは、かかるデータのみが本
発明に関係するからである。駆動装置ＤＤＲからの読取
データ信号は直列形態であり、直航変換器２６によって
８ビット・ワードに変換される。このような変換を行う
ために直航変換器２６によって使用さｉするクロック信
号は、ディスケット駆動装置ＤＤＲ中のフェーズ・ロッ
ク・ループ（図示せず）によって記録データ信号から導
出される。

状況レジスタ１８は８個の状況ピッ１−を含むが、この
うち状況ピッ１〜１．２及び７　　（ＳＢＩ、５Ｉ３２
及び５Ｂ７）のみが本発明に関係する。ＳＢＩは、現在
の装置が割込を発生したディスケット駆動装置ＤＤＲで
あることを示し、使用袋［ＵＵＳに戻される。ＳＢ２は
、割込みがディスケラ１〜駆動装置Ｄ　Ｄ　Ｒ中で検出
された故障によって生じたことを示し、使用袋［ＵＳＳ
に戻される。ＳＢ７は、故障データすなわちエラー・デ
ータであり、後述するようにビット毎に使用装置ＵＳＳ
に戻される。

指令レジスタ２０は使用装置ＵＳＳから到来する指令に
対してバツブア作用をなし、デコーダ２８はアダプター
及びディスケット駆動装置ＤＤＲによって使用される指
令を復号する。本発明に関係する指令は、シーク、装置
リセット、及び割込リセツ１−である。

シーク指令は、記録ヘッドの動くべき方向を示すためと
、駆動装置Ｄ　Ｉ）　Ｒに送られる実際のステップ・パ
ルスを発生ずるステップ・タロツク２９を（ｌ勢するた
めにデコーダ２８によつ”Ｃ復号される。アダプターΔ
ＤＰから駆動装置１．）　Ｄ　Ｒへ送られる方向信号Ｄ
ＩＲを発生ずる論理回路は、本発明に関係無いので、図
示されていない。クロック２９からのステップ・パルス
は、使用”Ｊｔ　ｒＪ、ｕ　ｓ　ｓによってステップ・
レジスタ／カウンタ２１にロードされたステップ計数値
を減少するためにアダプターＡＤＰ内で使用される。

シーク指令は、また、モータ・オン（Ｍ　Ｔ　ＲＯＮ）
信号を発生するためにデコーダ２８中でも復号される。

モータ・オン信号はスピンドル・モタ（ディスク・モー
タ）をオン又はオフに切換えるのに使用される。記録ヘ
ッドが記録ディスクを傷つけることを防止するために、
モータ・オン信号はシーク信号によって常に付勢されて
いる。従って、記録ディスクは、記録ヘッドがディスク
を横切つ“〔動くときには常に動いている。

デコーダ２８によって復号される装置リセット及び割込
リセット指令はアダプタＡ　Ｄ　Ｉ）によって使用され
る。装置リセット指令はより一般的なりセット指令であ
り、該指令が送られた装置中のすべての論理回路をリセ
ットするのに使用される。

本発明においては、該指令は、割込信号をリセットする
ためと、故障モードから装置をリセツ１〜するために使
用される。割込リセッ１−信号は限定されたりセツｊ−
信号であり、システム割込信号をリセットするのにのみ
使用される。

ステップ・レジスタ／カウンタ２１は、記録ヘッドをイ
ンデックスするために使用袋［ＵＳＳから駆動装置ＤＤ
Ｒに送られるステップ計数値に対してバッファ作用をな
す。各インデックス動作において、使用装置Ｕｓｓは、
記録ヘッドが動くべきステップの数に等しい鱈１数値を
レジスタ／カウンタ２１に送る。この計数値がレジスタ
２１に書込まれた後、使用装置ＵＳＳは、インデックス
動作を開始するために指令レジスタ２０にシーク指令を
送る。

上述のように、シーク指令が復号されると、ステップ・
クロック２９はインターフェースを介してステップ・パ
ルスを駆動袋［１’）　ｌ）　Ｒに送出する。

各ステップ・パルスは、また、レジスタ／カウンタ２１
中のステップ計数値を減少さ−する。レジスタ２１中の
ステップ計数値が零になると、該レジスタはステップ・
クロック２９を禁止し且つ装置割込ランチ５８をセット
するシーク完了信号を発生ずる。装置割込信号は、アダ
プターがシーク動作を完了さ仕たことを使用装置に知ら
せる。

第１図のディスケット駆動装置ＤＤＲにおいては、マイ
クロコンピュータ３０が駆動装置１）　Ｄ　Ｒを制御す
るのに使用される。マイクロコンピュータ３０は例えば
ＩＮ置８０４８マイクロコンピュータで構成できる。ア
ダプターからのステップ指令は、マイクロコンピュータ
３０に入力さＪ＋。

る前にラッチ３２においてバッファ作用を受ける。

マイクロコンピュータ３０はラッチ３２からのステップ
指令を処理した後、ステップ・ラッチ３２をリセットす
るために線３４に信号を発生する。

アダプターＡＤＰからのモータ・オン信号はバッファ増
幅器３６を介してマイクロコンピュータ３０に送られる
。マイクロコンピュータ３０はスピンドル・モータ駆動
装置３８を付勢するためにモータ・オン信゛号を使用す
る。

読取データは、マイクーロコンピュータ３０によって発
生される作動可能信号によって読取／書込チャネル（図
示せず）からディスケット駆動装置ＤＤＲの外に出力さ
れる。準備完了信号が存在すると、ＡＮＤゲート４０は
ＯＲゲー１−４２を介してアダプターに読取データを送
ることができる。

駆動装置中のマイクロコンピュータ３０によって行われ
る診断ルーチンが故障を検出した場合、すなわち動作の
間に故障が生じた場合には、マイクロコンピュータ３０
は作動可能信号を消勢する。

そして、ＡＮＤゲート４０が禁止され、読取データはア
ダプターＡＤＰには送られなくなる。

マイクロコンピュータ３０は故障を検出し作動可能信号
を消勢して読取データの送出を阻止するとき、故障信号
を発生する。故障信号は、故障モード動作の開始点を検
出するためにアダプターＡＤＰによって使用される信号
である。

第１図のアダプターＡＤＰを参照するに、故障モードの
検出はパルス幅検出器４６によって行われる。パルス幅
検出器４６は、アダプターＡ　Ｉ）　Ｐ及びディスケラ
駆動装置ＤＤＲによって使用される６６７ＫＩＩｚの周
波数のクロック信号を受ける。

この周波数のクロック信号は、１５００ナノ秒に等しい
周期を有する。読取データの通フ；（のパルス幅は３０
０ナノ秒と９００ナノ秒の間で変化する。

また、一方の信号レベルの初期故障信号の持続時間は１
５００ナノ秒より長い。従って、故障信号がデ、イスケ
ツ１〜駆動装［ＤＤＲ中のＯＲゲート４２を介して受取
られるとき、パルス幅検出器４６は故障状態を検出する
。何故なら、信号の持続時間は１５００ナノ秒より長い
からである。

パルス幅検出器４６は故障信号を検出すると、故障モー
ド・ラッチ４８をセットする出力信号を発生する。故障
モード・ラッチ４８の出力は、故障すなわちエラー・デ
ータを状況レジスタ１８に送るため、ラッチ５８におい
て装置割込信号を発生するため、並びにモータ・オン信
号がディスケット駆動袋［ＤＤＲに送られるのを防止す
るように、ＡＮＤゲー１−６２を禁止するために使用さ
れる。

故障モード信号はＡＮＤゲート５０を付勢し、インバー
タ７５２によって反転された後ＡＮＤゲート５４を禁止
する。ＡＮＤゲート５４は、通常、読取データを立並変
換器２６に通ず。ΔＮＤゲート５０は状況レジスタ１８
の状況ビット７に故障データ送る。従って、故障モード
ではＡＮＤゲート５０が付勢され、そうでなければ、Ａ
ＮＤゲート５４が付勢される。

故障モード信号は、また、状況レジスタ１８中の状況ビ
ット２　（ＳＢ２）の位置に印加される・これは、割込
みがディスケラ１〜駆動装置ＤＤＲの故障に帰因するも
のであることを使用装［ｔＪ、ＳＳに示ずフラグである
。故障モード信号は、また、ＯＲゲー１へ５６を介して
割込ラッチ５８をセラ１〜する。割込ラッチ５８は使用
装［ＵＳＳに戻される線２４の装置割込信号の源である
。

最後に、故障モード信号は、ＡＮＤゲート６２がデコー
ダ２８からのモータ・オン信号をディスケラ１−駆動装
［Ｄ　Ｄ　Ｒに送ることをインバータ６０を介して禁止
する。ディスケット駆動装置ＤＤＲ中のマイクロコンピ
ュータ３０は、モータ・オン信号が存在せず且つステッ
プ信号が存在することを、マイクロコンピュータ３０中
のレジスタ４４から第１故障すなわちエラー・データ・
ビットを送出するために使用装置ＵＳＳから信号が到来
したものと解釈する。従って、故障モードにおいては、
ディスケット駆動装［ＤＤＲによって受取られたアダプ
ターＡＤＰからのステップ信号は、マイクロコンピュー
タ３０中のレジスタ４４に記憶されている故障データを
構成する一連のビットをシフトし出力するのに使用され
る。

第２図には、故障モード動作の間、第１図のマイクロコ
ンピュータ３０によって実行される機能が示されている
。ディスケット駆動装［ＤＤＲが故障すると、すなわち
マイクロコンピュータによって使用される診断ルーチン
がディスケット駆動装置Ｄ　Ｉ）　Ｒの故障を検出する
と、故障ルーチンに入る。

故障ルーチン中の機能ブロック７０において、マイクロ
コンピュータ３０は、該マイクロコンピュータの活動及
び応答サイクルを通常トリガーする外部及びタイマー／
カウンタ割込みを不可能にする。割込が不可能にされた
後、マイクロコンピュータ３０は、機能ブロック７２に
おいて、故障モードのために駆動装置を準備する。

機能ブロック７２に於て、マイクロコンピュータ３０は
、ステップ・モータ駆動装置３３（第１図）及びスピン
ドル・モータ駆動装置３８（第１図）を□消勢する信号
を出力ボートに発生する。また、故障モード・ルーチン
は前述のようにＯＲゲート４２（第１図）に故障信号を
出力する。さらに、該ルーチンはステップ・ラッチ３２
（第１図）をリセットする。ブロック７２において行わ
れた処理の結果、ディスケット駆動装置ＤＤＫは故障モ
ード動作にセットアツプされ、故障モードであることが
故障信号によってアダプターＡＤＰに知らされる。

次に、マイクロコンピュータ３０は、第３図に詳細に示
されているステップ・チェック（Ｓ　Ｔ　ｒ’ＣＨＫ）
ルーチンを呼出す。ステップ・チェック・ルーチンは、
入力機能ブロック９０において、ステップ・ラッチ３２
からのステップ信号の存否を検査するために入カポ−１
−をチェックする。ステップ信号が存在しなければ、ス
テップ・チェック・ルーチンは該ルーチンを呼出したル
ーチンに制御を戻す。ステップ信号が存在すれば、プロ
グラムの流れは、判断ブロック９２を通って機能ブロッ
ク９３へ進む。ブロック９３において、ステップ受取（
Ｓ　ＴＥ　Ｐ　ＲＥ　ＣＶＤ）フラグがセットされる。

次に、出力機能ブロック９４において、ステップ・ラッ
チ３２をリセットする信号が出力される。ブロック９４
の処理が終了後、プログラムの流れはステップ・チェッ
ク・ルーチンを呼出したルーチンに戻る。

故障モード・ルーチンはステップ・チェック・ルーチン
７４から判断ブロック７６に進み、ここでステップ・チ
ェック・ルーチン７４によって示さ汎たようにステップ
が受取られたか否かをチェックする。受取られていなけ
扛ば、プログラムはステップ・チェック・ルーチン７４
へ戻る。ステップ信号が受取られていれば、プログラム
は入力機能ブロック７７にブランチする。

ブロック７７において、Ｍ’ｌ’ＲＯＮ入カボートにモ
ータ・オン信号が存在するか否かが検査される。判断ブ
ロック７８は、モータ・オン信号が存在するか否かによ
ってプログラムの流れの方向を制御する。モータ・オン
信号が受取られていれば、アダプターＡＤＰは故障モー
ドにセラ１−されず、プログラムは次のステップ信号を
探知するためにステップ・チェック・ルーチン７４に戻
る。

モータ・オン信号が存在していなければ、これは故障モ
ードにおける通常のシーケンスであり、プログラムは、
出力機能ブロック８０にブランチする。

出力機能ブロック８０において、マー「クロコンピユー
タ３０は最初の故障ビットを該コンピュータからＯＲゲ
ーｉ・４２を介してアダプターへシフトする。前述のよ
うに、この故障ピッ１−はアダプターΔＤＰのＡ　Ｎ　
Ｉ）ゲー１〜５０を通って状況レジスタＪ８の状況ピッ
］・７となる。故障ピッｊ・は状況レジスタ１８から使
用装置ＬＪ　Ｓ　Ｓへ向う。使用装置ＵＳＳは、故障ビ
ットを検出すると、別のステップ指令を発する。

故障ルーチンは故障ビットを出力した後、機能ブロック
８２によって示さ汎るステップ・チェツ“り・ルーチン
を呼出す。ステップ・チェック・ルーチンはステップ信
号の存否を検査するために適当な入力ボートをチェック
し、ステップ信号が受取られていれば、ステップ受取フ
ラグをセットし、ステップ・ラッチをリセットする。故
障モード・ルーチンは、ステップ・チェック・ブロック
８２から判断ブロック８４へ進み、ここで、ステップ受
取フラグの存否をチェックする。ステップが受取られて
いなければ、プログラムはブロック８２にブランチしス
テップ・チェック・ルーチンが行われる。ステップ受取
フラグが受取られていれば、プログラムは入力機能ブロ
ック８５に進む。ここにおいて、マイクロコンピュータ
３０はモータ・オン信号の存否をチェックする。モータ
・オン信号が受取られていなければ、マイクロコンピュ
ータ３０はステップが該コンピュータから別の故障ビッ
トをシフトシて出力する指令を提供したことを知る。こ
の結果、判断ブロック８６によりプログラムは出力機能
ブロック８０に戻される。このブロックにおいて、次の
故障ピッ１〜がマイクロコンピュータ３０からシフトさ
れＯＲゲート４２を介してアダプターに送られる。

判断ブロック８６の処理の間に、マイクロコンピュータ
３０がモータ・オン信号の存在を検出すると、マイクロ
コンピュータ３０における処理が、故障モード・ルーチ
ンから通常のパワー・オン・リセツ１−（ＰＯＲ）管理
プログラムに移る。ルーチンのこの点においてモータ・
オン信号が受取られると、故障モード動作が終了したこ
とが示され、第１図の故障モード・ランチ４８は使用装
［ＵＳＳからの装置リセット指令によってリセツｊ〜さ
れる。

マイクロコンピュータ３０を制御するのに使用されるソ
フトウェア・ルーチンを第２図及び第３図のフローチャ
ートを参照して説明したが、以下に、上記ルーチンをＩ
Ｎ’ｒＥＬ８０４８マイクロコンピュータ用にアセンブ
ラ−言語で実施したときの例を示す。第２図及び第３図
中の機能ブロックに苅応したプログラム・リスＩ一部分
のコードの最初の行には第２図及び第３図に使用された
のと同じ参照番号が付されている。

・−・・・・・・・・・・・・・・・・・−・・・−・
・　　　　Ｈ・・・・・−・・・−・−・−・−叡ｏｏ　　　ｏｏ　　　ｏｏ　　　００　　　　　　　　
　　　　　　　　　　Ｇ）■　　０　０デイスケツト駆
動装置Ｉ）　Ｄ　Ｒが通常通り動作しており且つ読取デ
ータが使用袋［ＵＳＳに送られていれば、マイクロコン
ピュータ３０はΔＮＤゲー’Ｆ、４０を付勢する作動可
能信号を発生する。読取データはデーｒスケット駆動装
置中のＡＮＤゲー１−４０及びｏ　ｉｚゲート４２並び
にアダプターのＡＮ　Ｉ）ゲート５４を介してアダプタ
ーの直航変換器２Ｇに送られる。

直航変換器２６はレジスタ１Ｇのために８ビット・デー
タ・ワードを準備する。同時に、アダプター中のＩ）Ｍ
Δ（ダイレクト・メモリ・アクセス）は使用装置ＵＳＳ
中のＩ）　Ｍ　Ａ制御装置へインターフェースを介して
要求信号を送出する。ＤＭＡ制御装置は使用装置ＵＳＳ
中のプロセッサからサイクルをスチールできるときに、
データ・レジスタ１６中の８ビット；ワードを読出して
使用袋［、ＵＳＳに書き→む。ＤＭＡ制御装置は、直航
変換器２６が次のデータ・ワードをレジスタ１６へロー
ドできるようにゲート、ＤＭＡ論理回路２７が直航変換
器２６に対して作用可能な状態にするために、ＤＭＡ論
理回路２７に対して肯定応込答信号を送出する。

ディスケット駆動装置ＤＤＲ中のマイクロコンピュータ
３０が該駆動装置の機能の故障を検出したときすなわち
パワーオン・リセツ１〜で実行される診断ルーチンが故
障を示すとき、故障モード動作が始まる。駆動装置ＤＤ
Ｒ中で故障が生じれば、診断ルーチンが自動的に初期設
定される。診断ルーチンの結果、マイクロコンピュータ
３０中のレジスタ４４に８ビットの故障ずなわちエラー
・データ・ワードが記憶される。マイクロコンピュータ
３０は外部及びタイマー／カウンタ割込を中断し、故障
モードに入るのに必要な信号を出力する。

これらの出力信号はステップ・モータ駆動装置３３及び
スピンドル・モータ駆動装置３８を停止し、ＡＮＩ）ゲ
ート４０への作動可能信号の発生を禁止し、ステップ・
ラッチ３２をリセツＩ−Ｌ、ＯＲゲ−ｌ”　ｔｉ　２へ
故障信号を出力する。

第１故障信号がアダプターＡＤＰに送られたとき、その
持続時間がパルス幅検出器４６からの出力をトリガする
のに十分なものであれば、ノ（ルス幅検出器４Ｇはアダ
プターＡＩ’）Ｐに故障モード動作を示すためにランチ
４８をセットする。

アダプターＡＤＰの故障モード動作において、ＡＮＤゲ
ート５０は第１故障信号を状況レジスタ１８の状況ビッ
ト７の位置へ送る。ラッチ４８かｒ）の故障モード信号
は、また、ＯＲゲート５６を介して装置割込ラッチ５８
をセットする。装置割込信号は状況ピッｌ−１（ＳＢＩ
）として記憶される。

装置割込ラッチ５８をセラ１へするのに加えて、故障モ
ード信号はまた状況レジスタ１８中に状況ビ”／　ｌ−
８１３２をセラ１〜し、ＡＮＤゲート６２力１デイスケ
ツ１−駆動装置中のマイクロコンピュータ３０ヘモータ
・オン信号を送るのをインノ（−夕６０を介しで禁止す
る３、状況レジスタ２１中の８１３２は、ディスケット
駆動装置Ｄ　Ｄ　Ｒの故障にＪ：って割込みが生じたこ
とを使用袋［ｔＪＳＳに示す。

使用装置ＵＳＳはＩ！２４を介して装置割込（６号を受
取ると、割込みを発生した装置を探すために周辺装置中
の状況レジスタ１８を走査する。状況レジスタ１８をア
ドレスした結果、使用装置ＵＳＳはＳＢＩがセットされ
ていることを検出し、この周辺装置から割込みが到来し
たことを示し、ディスケット駆動袋［ＤＤＲ中で故障が
生じたことを示すＳＢ２がセラｌ−される。

ディスケラ１〜駆動装置ＤＩ）Ｒ及びアダプターＡＤＰ
が故障モードにあることを知ると、使用装置ＵＳＳは割
込リセット指令を指令レジスタ２０にロードする。割込
リセット指令はラッチ５８をリセツ］・シ、これにより
装置割込信号は停止する。

そして、使用袋［ＵＳＳは、１というステップ計数値を
ステップ・レジスタ／カウンタ２１にロードし、シーク
指令を指令レジスタ２０にロードする。

デコーダ２８はシーク指令を復号し、ステップ・クロッ
ク２９を付勢する。ステップ・クロック２９のクロック
・パルスはディスケット駆動装［ＤＤＲ中のラッチ３２
をセットするステップ信号である。さらに、このパルス
はステップ・レジスタ／カウンタ２１の１１数値を減少
させる。レジスタ・ウンタ２１にロードされた計数値が
１ならば、レジスタ２１の値はＯに減少し、ステップ・
クロック２９が禁止さオする。

前述のように、レジスタ２１中の０という計数値はシー
ク完了信号である。シーク完了信号は、ステップ・クロ
ック２９を禁止するのに加えて。

ＯＲゲート５６を介してランチ５８をセットする。

従って、装置割込信号が線２４を介して使用装置Ｕ　Ｓ
　Ｓに戻され、アダプターＡＤＰがシークすなわちステ
ップ動作を完了したことを使用装置ＵＳＳに知らせる。

ディスケラ１−駆動装置Ｄ　Ｄ　Ｒにおいて、マイクロ
コンピュータ３０は、モータ・オン信号が存在しない状
態で（ＡＮＤゲート６２は禁止されている）ラッチ３２
からステップ信号を受ける。この状態の組合せは、アダ
プターが故障モードにあることを示す。

マイクロコンピュータ３０は故障モード・ルーチン動作
を行っているので、ステップ信号が検出され且つモータ
・オン信号が発生されていないと、マイクロコンピュー
タ３０は第１故障ピッ１−をＯＲゲート４２に出力する
。故障ビットは、ＯＲゲート４２を通り、また故障モー
ド・ラッチ４８によって付勢されているＡＮＤゲート５
０を介して状況レジスタ１８の状況ピッｌ−７（Ｓｆ３
７）の位置に送られる。

線２４の装置割込信号によって割込みを受けていた使用
装置は、リセット・ラッチ５８に割込リセット指令を発
生する。そして、使用装置Ｕ　Ｓ　Ｓは、状況レジスタ
１８をアドレスし、該レジスタの内容を読取る。この場
合、使用袋＠、　Ｕ　Ｓ　Ｓは状況ピッｊ・７の位置か
ら故障ビットを取り出ずためにレジスタ１８の内容を読
取る。状況ビット７の位置から故障ビットが読取られる
と、使用装置ＵＳＳはレジスタ／カウンタ２１に１とい
うステップ計数値をロードし且つ指令レジスタ２０にシ
ーク指令をロードする。アダプター及びディスケット駆
動装置Ｄ　Ｉ）　Ｒはマイクロコンピュータ３０から次
の故障ビットを読出すための準備をする。１つのステッ
プ信号につき１．つの故障ビットを、マイクロコンピュ
ータからアダプターを介して使用装置ＵＳＳへ読出すこ
の周期的プロセスは、８個の故障ビットがすべて使用装
置ＵＳＳへ読出されるまで続けられる。

使用装置ＵＳＳは故障データ・ワード全体を読出した後
、指令レジスタ２０へ装置リセット指令を送る。デコー
ダ２８は送置リセット指令を復号し、装置割込ランチ５
８及び故障モード・ランチ４８をリセットする。

アダプターＡＤＰにおいて故障モードがリセットされる
と、使用装置ＵＳＳは、次に、１というステップ計数値
をレジスタ／カウンタ２１にロードし、シーク指令を指
令レジスタ２０にロードする。デコーダ２８はシーク指
令からシーク信号及びモータ・オン信号を発生する。故
障モード・ラッチ４８がリセットされているので、ＡＮ
Ｄゲート６２が付勢されており、モータ・オン信号をマ
イクロコンピュータ５０に送ることができる。シーク信
号によりステップ・クロック２９が動作可能となり、ス
テップ信号がディスケット駆動装置ＤＤＲ中のステップ
・ラッチ３２に送らＩ＋、る。

故障モード・ルーチン（第２図）１は、ステップ信号が
受取られたこと及びモータ・オン４８号が発生している
ことを検出する。従って、このルーチンは終了し、パワ
ー・オン・リセッ）−（ｒ”ＯＲ）ルーチンが始まる。

ここにおいて、ディスケラ１へ駆動装置Ｄ　Ｄ　Ｒ及び
アタブタ＝Ａ　Ｄ　Ｐは通常のデータ・モー下動作に戻
り、故障データは１イスケツト駆動装匝Ｌ）　Ｄ　Ｒか
ら使用装置Ｕ　Ｓ　Ｓ　／Ｓ、転送される。

【図面の簡単な説明】

第１図はディスケラ１〜駆動装置から使用装置へのエラ
ー・データすなわち故障データのフ・ｒ−ドパツクに関
連したディスケット駆動装置及びそのアダプターのため
の電子装置を示すブロック図、第２図は故障モード動作
の間第１図のマ（’／　ＩＬＩコンピュータ３０を制御
する故障モード・プログラム・ルーチンを示す流れ線図
、第３図は第２図の故障モード・ルーチンにおいて使用
されるステップ・チェック・サブルーチンを示す流れ図
である。ＤＤＲ・・・・ディスケット駆動装置、ＡＤＰ・・・・
アダプター、ＬＪ　Ｓ　Ｓ・・・・使用装置、１６・・
・・データ・レジスタ、１８・・・・状況レジスタ、２
０・・・・指令レジスタ、２１・・・・ステップ・レジ
スタ／カウンタ、２６・・・・直航変換器、２８・・・
・デコーダ、２９・・・・ステップ・クロック、３０・
・・・マー−クロコンピユータ、３２・・・・ステップ
・ラッチ、４４・・・・１ノジスタ、４８・・・・故障
モード・ラッチ、５８・・・・割込ラッチ。出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション代理人　弁理士　山　　本　　仁　　朗（外１名） −４５：ＦＩＧ、　３第１頁の続き０発　明　者　ウィリアム・パトリック・フィンランアメリカ合衆国コロラド州ボルダ−・ナンバー３ナインス・ストリー上２６００番地４５

Claims

【特許請求の範囲】記録動作を制御するためにデータ・プロセッサからの複
数の制御信号に応動すφ手段と、記録データを前記プロ
セッサへ送るための続出線とを有する記録装置から前記
プロセッサへ故障データを転送する装置において、前記故障データを記憶するために前記記録装置に設けら
れた記憶手段と、故障信号を発生するために前記記録装置に設けられた手
段と、前記プロセッサから前記記録装置への第１制御信号の送
出を禁止するように前記故障信号に応動する手段と、前記故障データが前記プロセッサへ転送されるように前
記記憶から前記続出線に故障データを出力するために前
記第１制御信号の不存在と第２制御信号の存在に応動す
るように前記記録装置に設けられた手段とを具備する故障データ転送装置。