JPH07281836A - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPH07281836A JPH07281836A JP6073267A JP7326794A JPH07281836A JP H07281836 A JPH07281836 A JP H07281836A JP 6073267 A JP6073267 A JP 6073267A JP 7326794 A JP7326794 A JP 7326794A JP H07281836 A JPH07281836 A JP H07281836A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- counter
- error
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 データ転送装置の回路構成を簡素化する。
【構成】 バッファメモリ５０に転送データを書き込む
にあたり、誤り検出回路（ＥＣＣ）２２がセクタ単位の
データについて誤りなしを検出する毎にカウンタ２４を
インクリメントし、バッファメモリ５０から転送データ
を読み出すときにセクタ単位でカウンタ２４をデクリメ
ントする。カウンタ２４の計数値がバッファメモリ５０
の上限容量値に到達したときはバッファメモリ５０に対
するデータの書き込みを停止し、カウンタ２４の計数値
がゼロに到達したときにはバッファメモリ５０からのデ
ータの読み出しを停止する。データの誤りが検出された
場合には、バッファメモリ５０上の誤りデータを正しい
データに変更する。
にあたり、誤り検出回路（ＥＣＣ）２２がセクタ単位の
データについて誤りなしを検出する毎にカウンタ２４を
インクリメントし、バッファメモリ５０から転送データ
を読み出すときにセクタ単位でカウンタ２４をデクリメ
ントする。カウンタ２４の計数値がバッファメモリ５０
の上限容量値に到達したときはバッファメモリ５０に対
するデータの書き込みを停止し、カウンタ２４の計数値
がゼロに到達したときにはバッファメモリ５０からのデ
ータの読み出しを停止する。データの誤りが検出された
場合には、バッファメモリ５０上の誤りデータを正しい
データに変更する。
Description
【０００１】
【産業上の利用分野】本発明は、光磁気ディスク、デー
タ記録テープ装置、ハードディスク装置等の情報記録再
生装置に好適なデータ転送方法に関し、より詳しくは、
データの誤り検出を行なうデータ転送方法に関する。
タ記録テープ装置、ハードディスク装置等の情報記録再
生装置に好適なデータ転送方法に関し、より詳しくは、
データの誤り検出を行なうデータ転送方法に関する。
【０００２】
【従来の技術】従来、情報記録再生装置ではデータの読
み出し速度と上位装置への転送速度が異なる場合を考え
てディスクなどの記録媒体からデータを読み出すと、読
み出しデータをいったんバッファメモリに一時記憶す
る。この後、一時記憶データを上位装置に転送する。こ
のようなデータ転送方法を採用する情報処理システムで
は雑音などの混入したデータの誤転送を未然に阻止する
ために誤り検出回路（特開平５−１７４５０５号）を有
している。さらに、メモリバッファへの書き込み速度と
読み出し速度の違いから読み出しデータが正しく転送さ
れないことがある。この誤転送を防止するために特開平
０４−１５７５５２号に示される方法が提案されてい
る。この提案はメモリバッファに対する読み出しおよび
書き込みのそれぞれのデータ転送数をコンパレータで一
致比較することにより誤転送を検出している。
み出し速度と上位装置への転送速度が異なる場合を考え
てディスクなどの記録媒体からデータを読み出すと、読
み出しデータをいったんバッファメモリに一時記憶す
る。この後、一時記憶データを上位装置に転送する。こ
のようなデータ転送方法を採用する情報処理システムで
は雑音などの混入したデータの誤転送を未然に阻止する
ために誤り検出回路（特開平５−１７４５０５号）を有
している。さらに、メモリバッファへの書き込み速度と
読み出し速度の違いから読み出しデータが正しく転送さ
れないことがある。この誤転送を防止するために特開平
０４−１５７５５２号に示される方法が提案されてい
る。この提案はメモリバッファに対する読み出しおよび
書き込みのそれぞれのデータ転送数をコンパレータで一
致比較することにより誤転送を検出している。
【０００３】
【発明が解決しようとする課題】しかしながら記録媒体
から読み出しデータの誤り訂正を行う回路と、バッファ
メモリに対する読み書きデータ量を比較する回路とを組
み合わせるとバッファメモリ制御回路全体の回路要素が
増大し、回路のコストアップに繋がるという解決すべき
問題が従来例にはあった。
から読み出しデータの誤り訂正を行う回路と、バッファ
メモリに対する読み書きデータ量を比較する回路とを組
み合わせるとバッファメモリ制御回路全体の回路要素が
増大し、回路のコストアップに繋がるという解決すべき
問題が従来例にはあった。
【０００４】そこで、本発明の目的は、簡単な構成で、
バッファメモリを用いたデータ転送において誤り検出
と、読み書きデータ量の比較を簡単な構成で行うことが
できるデータ転送方法を提供することにある。
バッファメモリを用いたデータ転送において誤り検出
と、読み書きデータ量の比較を簡単な構成で行うことが
できるデータ転送方法を提供することにある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、第１の装置から第２の装
置にバッファメモリを介してデータの転送を行い、該バ
ッファメモリに前記データを読み書きする間に該データ
の誤り検出と、前記バッファメモリに対するデータの読
み書き制御とを行うデータ転送方法において、前記デー
タの誤りが検出されるまでは、前記第１の装置から送ら
れたデータが前記バッファメモリに一定量で書き込まれ
るごとにアップダウンカウンタをインクリメントし、前
記バッファメモリから前記第２の装置に転送するための
データが前記一定量で読み出されるごとに前記アップダ
ウンカウンタをデクリメントし、前記アップダウンカウ
ンタの計数値が前記バッファメモリの記憶上限容量に達
した時には前記バッファメモリに対する書き込みを停止
し、前記アップダウンカウンタの計数値がゼロに達した
ときには前記バッファメモリからの読み出しを停止する
ことを特徴とする。
るために、請求項１の発明は、第１の装置から第２の装
置にバッファメモリを介してデータの転送を行い、該バ
ッファメモリに前記データを読み書きする間に該データ
の誤り検出と、前記バッファメモリに対するデータの読
み書き制御とを行うデータ転送方法において、前記デー
タの誤りが検出されるまでは、前記第１の装置から送ら
れたデータが前記バッファメモリに一定量で書き込まれ
るごとにアップダウンカウンタをインクリメントし、前
記バッファメモリから前記第２の装置に転送するための
データが前記一定量で読み出されるごとに前記アップダ
ウンカウンタをデクリメントし、前記アップダウンカウ
ンタの計数値が前記バッファメモリの記憶上限容量に達
した時には前記バッファメモリに対する書き込みを停止
し、前記アップダウンカウンタの計数値がゼロに達した
ときには前記バッファメモリからの読み出しを停止する
ことを特徴とする。
【０００６】請求項２の発明は、前記データの誤りが検
出された場合には、その誤りのデータを回復することを
特徴とする。
出された場合には、その誤りのデータを回復することを
特徴とする。
【０００７】請求項３の発明は、前記一定容量は前記第
１の装置側のデータの処理単位であることを特徴とする
１の装置側のデータの処理単位であることを特徴とする
【０００８】
【作用】請求項１の発明は、バッファメモリが空の状態
やオーバーフローの状態にならないようにかつ誤りデー
タが転送されないようにアップダウンカウンタを用い
て、記憶制御する。
やオーバーフローの状態にならないようにかつ誤りデー
タが転送されないようにアップダウンカウンタを用い
て、記憶制御する。
【０００９】請求項２の発明は、バッファメモリの記憶
制御に関連させて誤りデータ検出をおこなう。
制御に関連させて誤りデータ検出をおこなう。
【００１０】請求項３の発明では、データ送信側の処理
単位で書き込みデータの容量を計数するので、データ転
送量の把握が容易となる。
単位で書き込みデータの容量を計数するので、データ転
送量の把握が容易となる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照ながら詳
細に説明する。図１に本発明を適用したディスクドライ
ブ装置の構成例を示す。図１中の符号１０が記録・再生
系を含めたディスク部である。符号２０は本発明を適用
したコントローラＬＳＩである。符号３０はコントロー
ラＬＳＩ２０を制御するマイクロプロセッサである。符
号４０はディスクドライブを使用する上位装置に相当す
るホストコンピュータである。通常ホストコンピュータ
４０にはいわゆるパソコンないしワークステーションを
用いる。符号５０はコントローラＬＳＩ１０によって制
御されるバッファメモリである。コントローラＬＳＩの
内部には、誤り制御符号復号装置などの誤り検出部（Ｅ
ＣＣ）２２を含むドライブ側インターフェイス部（ドラ
イブＩ／Ｆ）２１、カウンタ２４およびバッファメモリ
５０へのドライブ側・ホスト側のアクセスアドレスポイ
ンタ２５、２６を持つ。コントローラＬＳＩ２０はさら
にカウンタ２４、ドライブポインタ２５、ホストポイン
タ２６を内部に含むバッファ制御部（バッファマネージ
メントブロック）２３、さらにホスト側のデータ転送を
制御するホスト側インターフェイス部２７を有する。
細に説明する。図１に本発明を適用したディスクドライ
ブ装置の構成例を示す。図１中の符号１０が記録・再生
系を含めたディスク部である。符号２０は本発明を適用
したコントローラＬＳＩである。符号３０はコントロー
ラＬＳＩ２０を制御するマイクロプロセッサである。符
号４０はディスクドライブを使用する上位装置に相当す
るホストコンピュータである。通常ホストコンピュータ
４０にはいわゆるパソコンないしワークステーションを
用いる。符号５０はコントローラＬＳＩ１０によって制
御されるバッファメモリである。コントローラＬＳＩの
内部には、誤り制御符号復号装置などの誤り検出部（Ｅ
ＣＣ）２２を含むドライブ側インターフェイス部（ドラ
イブＩ／Ｆ）２１、カウンタ２４およびバッファメモリ
５０へのドライブ側・ホスト側のアクセスアドレスポイ
ンタ２５、２６を持つ。コントローラＬＳＩ２０はさら
にカウンタ２４、ドライブポインタ２５、ホストポイン
タ２６を内部に含むバッファ制御部（バッファマネージ
メントブロック）２３、さらにホスト側のデータ転送を
制御するホスト側インターフェイス部２７を有する。
【００１２】ドライブＩ／Ｆ２１はディスク部１０に対
して読み書きするデータを転送する。例えば、ディスク
部１０から読み出されたデータはドライブＩ／Ｆ２１に
受け付けられ、ＥＣＣ２２によりデータの誤りの有無が
検出され誤りがないときにバッファ制御部２３の制御に
よりドライブポインタ２５の示すバッファメモリ５０の
記憶位置（アドレス）にディスク部１０から受け付けた
データを書き込む。ドライブＩ／Ｆ２１はカウンタ２４
の値がバッファメモリ５０の容量制限を示す値に達した
ときにバッファメモリ５０へのデータの書き込みを停止
するための書き込み停止信号を発生する機能を有する。
なお、ディスク部１０へのデータの送出はこの逆の順序
となる。
して読み書きするデータを転送する。例えば、ディスク
部１０から読み出されたデータはドライブＩ／Ｆ２１に
受け付けられ、ＥＣＣ２２によりデータの誤りの有無が
検出され誤りがないときにバッファ制御部２３の制御に
よりドライブポインタ２５の示すバッファメモリ５０の
記憶位置（アドレス）にディスク部１０から受け付けた
データを書き込む。ドライブＩ／Ｆ２１はカウンタ２４
の値がバッファメモリ５０の容量制限を示す値に達した
ときにバッファメモリ５０へのデータの書き込みを停止
するための書き込み停止信号を発生する機能を有する。
なお、ディスク部１０へのデータの送出はこの逆の順序
となる。
【００１３】ホストＩ／Ｆ２７はホストコンピュータ４
０とバッファメモリ５０との間でデータを転送する。こ
のデータはホストポインタ２６が示すバッファメモリ５
０上のアドレス領域にアクセス（読み／書き）される。
カウンタ２４の値がゼロに達したときホストＩ／Ｆ２７
はホストコンピュータ側４０のデータの読み出しを停止
させる読み出し停止信号を発生する。
０とバッファメモリ５０との間でデータを転送する。こ
のデータはホストポインタ２６が示すバッファメモリ５
０上のアドレス領域にアクセス（読み／書き）される。
カウンタ２４の値がゼロに達したときホストＩ／Ｆ２７
はホストコンピュータ側４０のデータの読み出しを停止
させる読み出し停止信号を発生する。
【００１４】カウンタ２４はアップダウンカウンタを用
いており、ドライブＩ／Ｆ２１によりバッファメモリ５
０にデータが１セクタ分書き込まれると計数値を１だけ
インクリメント（増加）し、ホストＩ／Ｆ２７によりバ
ッファメモリ５０からデータが１セクタ分すなわち、デ
ィスクへの読み書きデータの１単位分読み出されると、
計数値を１だけデクリメント（減少）する。
いており、ドライブＩ／Ｆ２１によりバッファメモリ５
０にデータが１セクタ分書き込まれると計数値を１だけ
インクリメント（増加）し、ホストＩ／Ｆ２７によりバ
ッファメモリ５０からデータが１セクタ分すなわち、デ
ィスクへの読み書きデータの１単位分読み出されると、
計数値を１だけデクリメント（減少）する。
【００１５】マイクロプロセッサ３０はホストコンピュ
ータ４０からの指示の示す読み／書きの種類に対応させ
でコントローラＬＳＩ２０に対してデータの転送方向を
指示するなどの制御を実行する。
ータ４０からの指示の示す読み／書きの種類に対応させ
でコントローラＬＳＩ２０に対してデータの転送方向を
指示するなどの制御を実行する。
【００１６】図２は本発明に関わるカウンタ２４の周辺
の接続構成を示す。ドライブＩ／Ｆ２１のＥＣＣ２２は
少なくともデータの誤り検出が可能であるが、誤り訂正
符号を用いてデータの訂正および誤りを訂正できたか否
かの判定を行う機能を持たせるとさらに好適である。本
実施例では周知のデータの誤り訂正機能をＥＣＣ２２が
有する。
の接続構成を示す。ドライブＩ／Ｆ２１のＥＣＣ２２は
少なくともデータの誤り検出が可能であるが、誤り訂正
符号を用いてデータの訂正および誤りを訂正できたか否
かの判定を行う機能を持たせるとさらに好適である。本
実施例では周知のデータの誤り訂正機能をＥＣＣ２２が
有する。
【００１７】ドライブＩ／Ｆ２１はディスク部１０から
読み出したデータをバッファメモリ５０の下限アドレス
から連続記憶領域にシーケンシャルに書き込んでいく。
ホストＩ／Ｆ２７はドライブＩ／Ｆ２１とは別個にバッ
ファメモリ５０のデータをシーケンシャルに読み出す。
またバッファメモリ５０に対するディスク部１０からの
書き込みがバッファの上限に達したときに、より具体的
にはドライブポインタ２５の示すアドレス値がバッファ
メモリ５０のアドレス上限値に到達したときにはバッフ
ァメモリ５０の下限から既にホストコンピュータ４０側
にデータを転送済みの領域に書き込むようにドライブポ
インタ２５の値が更新される。このようなアドレシング
はリングバッファアドレシングと呼ばれる。
読み出したデータをバッファメモリ５０の下限アドレス
から連続記憶領域にシーケンシャルに書き込んでいく。
ホストＩ／Ｆ２７はドライブＩ／Ｆ２１とは別個にバッ
ファメモリ５０のデータをシーケンシャルに読み出す。
またバッファメモリ５０に対するディスク部１０からの
書き込みがバッファの上限に達したときに、より具体的
にはドライブポインタ２５の示すアドレス値がバッファ
メモリ５０のアドレス上限値に到達したときにはバッフ
ァメモリ５０の下限から既にホストコンピュータ４０側
にデータを転送済みの領域に書き込むようにドライブポ
インタ２５の値が更新される。このようなアドレシング
はリングバッファアドレシングと呼ばれる。
【００１８】以下、図２の構成回路の動作を説明してい
く。
く。
【００１９】（０）初期化 ・読み込み動作開始時にカウンタ２４がゼロに初期化さ
れる。
れる。
【００２０】・バッファメモリ５０に対する書き込みア
ドレス番地（ドライブポインタの値）および読みだしア
ドレス番地（ホストポインタの値）が初期化される。
ドレス番地（ドライブポインタの値）および読みだしア
ドレス番地（ホストポインタの値）が初期化される。
【００２１】・ディスク部１０からの読み取りを開始す
る。
る。
【００２２】（１）ＥＣＣ２２が読み込んだセクタ単位
のデータが誤りであることをＥＣＣ２２が検出するまで
は、 ・１セクタデータの誤り検出を行なった結果が誤りがな
かったときあるいは誤り訂正で訂正可能なとき、ドラブ
Ｉ／Ｆ２１はバッファメモリに書き込みを行いカウンタ
２４をインクリメントする。
のデータが誤りであることをＥＣＣ２２が検出するまで
は、 ・１セクタデータの誤り検出を行なった結果が誤りがな
かったときあるいは誤り訂正で訂正可能なとき、ドラブ
Ｉ／Ｆ２１はバッファメモリに書き込みを行いカウンタ
２４をインクリメントする。
【００２３】・カウンタ２４の計数値が非ゼロである
間、ホストＩ／Ｆ２７はバッファメモリ５０から読み出
したデータをホストコンピュータ４０に転送する動作を
継続する。カウンタ２４の値がゼロとなった場合は、メ
モリバッファ５０にデータが格納されていないことを示
すので、ホストＩ／Ｆ２７は読み出し停止信号を発生
し、ただちにホストコンピュータ４０にデータを転送す
る動作を中断する。
間、ホストＩ／Ｆ２７はバッファメモリ５０から読み出
したデータをホストコンピュータ４０に転送する動作を
継続する。カウンタ２４の値がゼロとなった場合は、メ
モリバッファ５０にデータが格納されていないことを示
すので、ホストＩ／Ｆ２７は読み出し停止信号を発生
し、ただちにホストコンピュータ４０にデータを転送す
る動作を中断する。
【００２４】・ホストＩ／Ｆ２７が１セクタデータをバ
ッファメモリ５０から読みだす毎にカウンタ２４をディ
クリメントする。
ッファメモリ５０から読みだす毎にカウンタ２４をディ
クリメントする。
【００２５】・カウンタの値がバッファメモリの上限を
示す値と一致した場合はＥＣＣ２２は書き込み停止信号
を発生し、ドライブＩ／Ｆ２１（ディスク部１０）から
のバッファメモリ５０への書き込みをただちに中断す
る。
示す値と一致した場合はＥＣＣ２２は書き込み停止信号
を発生し、ドライブＩ／Ｆ２１（ディスク部１０）から
のバッファメモリ５０への書き込みをただちに中断す
る。
【００２６】（２）ディスク部１０から読み込んだセク
タが誤りであることをＥＣＣ２２が検出した場合は、 ・カウンタ２４のインクリメントは下記の（ｉ）ないし
（ｉｉ）の回復処理が終了するまで中断する。回復処理
が終了したのち、制御手順は（１）に戻り、カウンタ２
４のインクリメントは再開される。
タが誤りであることをＥＣＣ２２が検出した場合は、 ・カウンタ２４のインクリメントは下記の（ｉ）ないし
（ｉｉ）の回復処理が終了するまで中断する。回復処理
が終了したのち、制御手順は（１）に戻り、カウンタ２
４のインクリメントは再開される。
【００２７】・カウンタ２４の値が非ゼロである間、ホ
ストＩ／Ｆ２７はバッファメモリ５０のデータをホスト
コンピュータ４０に転送する動作を継続する。
ストＩ／Ｆ２７はバッファメモリ５０のデータをホスト
コンピュータ４０に転送する動作を継続する。
【００２８】・ホストＩ／Ｆ２７が１セクタデータをバ
ッファメモリ５０から読みだす毎にカウンタ２４をディ
クリメントする。
ッファメモリ５０から読みだす毎にカウンタ２４をディ
クリメントする。
【００２９】（ｉ）図３の符号（ａ）ごとくｘ印の誤り
のセクタデータがバッファメモリ５０に書き込まれた段
階でディスク部１０からの読み取りをただちに中止し、
誤りのセクタデータの再読み等の回復処理を従来手法を
用いて行なう。図３の（ｂ）に示すようにこの回復処理
によりデータの誤りがなくなれば上記（１）の処理を再
開する。
のセクタデータがバッファメモリ５０に書き込まれた段
階でディスク部１０からの読み取りをただちに中止し、
誤りのセクタデータの再読み等の回復処理を従来手法を
用いて行なう。図３の（ｂ）に示すようにこの回復処理
によりデータの誤りがなくなれば上記（１）の処理を再
開する。
【００３０】（ii）図４の符号（ａ）→（ｂ）に示すご
とく、ディスクからの読み取りデータのバッファメモリ
５０への書き込みをある程度継続した後、誤りデータの
回復処理を行なう。回復処理が終了した後、誤り発生後
にバッファ中の正しい有効なデータセクタ数をカウンタ
２４に設定し、（１）の処理を再開する。
とく、ディスクからの読み取りデータのバッファメモリ
５０への書き込みをある程度継続した後、誤りデータの
回復処理を行なう。回復処理が終了した後、誤り発生後
にバッファ中の正しい有効なデータセクタ数をカウンタ
２４に設定し、（１）の処理を再開する。
【００３１】以上の制御手順となるようにマイクロプロ
セッサ３０等により図２の構成回路を制御すると、カウ
ンタ２４はバッファメモリ５０に格納されたデータのセ
クタ数、すなわち、常にホストコンピュータ４０に連続
転送可能なデータのセクタ数を示す。また、誤りのデー
タが回復されるまではカウンタのインクリメントが中断
されるので、誤りのあるデータがホストコンピュータ４
０に転送されることはない。またホストＩ／Ｆ２７がド
ライブＩ／Ｆ２１側の未書き込み領域にアクセスするこ
とも防止できる。
セッサ３０等により図２の構成回路を制御すると、カウ
ンタ２４はバッファメモリ５０に格納されたデータのセ
クタ数、すなわち、常にホストコンピュータ４０に連続
転送可能なデータのセクタ数を示す。また、誤りのデー
タが回復されるまではカウンタのインクリメントが中断
されるので、誤りのあるデータがホストコンピュータ４
０に転送されることはない。またホストＩ／Ｆ２７がド
ライブＩ／Ｆ２１側の未書き込み領域にアクセスするこ
とも防止できる。
【００３２】さらにホストＩ／Ｆ２７はカウンタ２４の
値のみを監視すればよいので制御が簡略化され，制御回
路も簡素化される。
値のみを監視すればよいので制御が簡略化され，制御回
路も簡素化される。
【００３３】本実施例では１台のカウンタ２４によりバ
ッファメモリ５０に対するデータの書き込み量と読み出
し量の差分を計数する。この計数値に基づきバッファメ
モリ５０のフル（充満）や空を検出できる。このため、
従来のようにデータの読み出し回数と書き込み回数の比
較にコンパレータを用いた複雑な回路とする必要はな
く、いっそうの回路構成が簡略化される。
ッファメモリ５０に対するデータの書き込み量と読み出
し量の差分を計数する。この計数値に基づきバッファメ
モリ５０のフル（充満）や空を検出できる。このため、
従来のようにデータの読み出し回数と書き込み回数の比
較にコンパレータを用いた複雑な回路とする必要はな
く、いっそうの回路構成が簡略化される。
【００３４】一方、上記回復処理に上記（ii）の処理を
使用すれば、誤り検出後もディスク部１０からの読み込
みを一時的に継続しているので回復処理終了時に有効な
データがバッファにあることになり、回復処理後の高速
転送に有利である。
使用すれば、誤り検出後もディスク部１０からの読み込
みを一時的に継続しているので回復処理終了時に有効な
データがバッファにあることになり、回復処理後の高速
転送に有利である。
【００３５】さらにディスクＩ／Ｆ２１およびホストＩ
／Ｆが情報の処理単位としてよく用いられているセクタ
単位（例えば５１２バイト）で処理を制御する。このた
め、カウンタもセクタ数を計数するようにしているがこ
れによりバイト数で計数するよりもカウンタのビット長
を短くできるという利点が発生する。
／Ｆが情報の処理単位としてよく用いられているセクタ
単位（例えば５１２バイト）で処理を制御する。このた
め、カウンタもセクタ数を計数するようにしているがこ
れによりバイト数で計数するよりもカウンタのビット長
を短くできるという利点が発生する。
【００３６】また回復処理（ii）の補助処理として、ホ
ストＩ／Ｆ側の読み出しを中断することなくカウンタ２
４の値を変更するために、カウンタ２４に対してマイク
ロプロセッサ３０が必要な値を加算できるようにしても
よい。
ストＩ／Ｆ側の読み出しを中断することなくカウンタ２
４の値を変更するために、カウンタ２４に対してマイク
ロプロセッサ３０が必要な値を加算できるようにしても
よい。
【００３７】アップダウンカウンタ２４としてカウント
アップ・カウントダウン・初期値の設定の３種類の処理
しかできないものを使用するときは、回復処理（ii）の
バッファ中の有効なセクタ数をカウンタ２４に設定する
動作と、ホストＩ／Ｆ２７によるカウントダウン動作と
の競合を考慮する必要が生じる。すなわちカウンタ２４
の設定動作中にホストＩ／Ｆ２７によるカウントダウン
が発生する可能性が存在する。この問題を回避するため
の回路例を図５に示す。
アップ・カウントダウン・初期値の設定の３種類の処理
しかできないものを使用するときは、回復処理（ii）の
バッファ中の有効なセクタ数をカウンタ２４に設定する
動作と、ホストＩ／Ｆ２７によるカウントダウン動作と
の競合を考慮する必要が生じる。すなわちカウンタ２４
の設定動作中にホストＩ／Ｆ２７によるカウントダウン
が発生する可能性が存在する。この問題を回避するため
の回路例を図５に示す。
【００３８】図５の回路例はディスク部１０に対してデ
ータの書き込みを行なう場合を例示している。各ブロッ
クの機能は前述と同様である。制御手順を以下に示す。
ータの書き込みを行なう場合を例示している。各ブロッ
クの機能は前述と同様である。制御手順を以下に示す。
【００３９】（０）初期化 ・書き込み動作開始時にカウンタ２４をゼロに初期化す
る。
る。
【００４０】・バッファメモリ５０に対する書き込み読
み出しポインタ（ポインタ２５、２６）を初期化する。
み出しポインタ（ポインタ２５、２６）を初期化する。
【００４１】・ホストＩ／Ｆからの転送を開始する。
【００４２】（１）転送制御 ・ホストＩ／Ｆ２７が１セクタの書き込みを終了したら
ばカウンタ２４をインクリメントする。
ばカウンタ２４をインクリメントする。
【００４３】・カウンタ２４の値が非ゼロである間、ド
ライブＩ／Ｆ２１にデータを転送する動作を継続する。
ライブＩ／Ｆ２１にデータを転送する動作を継続する。
【００４４】・ドライブＩ／Ｆ２１が１セクタを読みだ
す毎にカウンタ２４をディクリメントする。
す毎にカウンタ２４をディクリメントする。
【００４５】・カウンタ２４の値がバッファメモリ５０
の上限値に到達した場合はホストＩ／Ｆ２７からのバッ
ファメモリ５０への書き込みをただちに中断する。
の上限値に到達した場合はホストＩ／Ｆ２７からのバッ
ファメモリ５０への書き込みをただちに中断する。
【００４６】制御としては読み出しの逆にあたる。カウ
ンタ２４は常にバッファメモリ５０中にある有効なデー
タのセクタ数を示すのでカウンタ２４の値が正であるか
ぎりはディスク部１０に対する書き込みを継続すること
が可能である。
ンタ２４は常にバッファメモリ５０中にある有効なデー
タのセクタ数を示すのでカウンタ２４の値が正であるか
ぎりはディスク部１０に対する書き込みを継続すること
が可能である。
【００４７】なお、この例では書き込み時は誤りがない
ことを仮定したが、書き込み時にもデータの誤りがあり
うる場合（たとえばｒｅａｄ−ａｆｔｅｒ−ｗｒｉｔｅ
動作時）はカウンタ２４のディクリメントを書き込みの
誤りがないことを確認した後に行うことにより転送を制
御することが可能である。またホストＩ／Ｆ２７に誤り
がある場合も同様な考慮をすればよい。
ことを仮定したが、書き込み時にもデータの誤りがあり
うる場合（たとえばｒｅａｄ−ａｆｔｅｒ−ｗｒｉｔｅ
動作時）はカウンタ２４のディクリメントを書き込みの
誤りがないことを確認した後に行うことにより転送を制
御することが可能である。またホストＩ／Ｆ２７に誤り
がある場合も同様な考慮をすればよい。
【００４８】以上述べた実施例の他に次の例を実施でき
る。
る。
【００４９】１）本実施例ではカウンタ２４の計数値か
らバッファメモリ５０に対する読み出し／書込を停止さ
せる信号を作成する点については詳述しなかったが、例
えば、カウンタ２４の計数値を示す複数ビットをデコー
ダにより識別したり、ゲート回路を用いて検出すればよ
い。
らバッファメモリ５０に対する読み出し／書込を停止さ
せる信号を作成する点については詳述しなかったが、例
えば、カウンタ２４の計数値を示す複数ビットをデコー
ダにより識別したり、ゲート回路を用いて検出すればよ
い。
【００５０】２）本実施例ではマイクロプロセッサ３０
がコントローラＬＳＩ２０を制御するようにしているが
マイクロプロセッサ３０に代わり専用のデジタル制御回
路を設けてもよい。
がコントローラＬＳＩ２０を制御するようにしているが
マイクロプロセッサ３０に代わり専用のデジタル制御回
路を設けてもよい。
【００５１】３）カウンタ２４は読み出しデータ／書込
データをセクタ単位で行うようにしているが、これに限
定することなく、データ送信側もしくはデータ受信側の
装置のデータ処理単位に併せて所望とすることができ
る。
データをセクタ単位で行うようにしているが、これに限
定することなく、データ送信側もしくはデータ受信側の
装置のデータ処理単位に併せて所望とすることができ
る。
【００５２】４）本実施例ではコントローラＬＳＩ２０
はディスク部（データ送信の場合に本発明の第１の装
置）１０とホストコンピュータ（データ受信の場合に本
発明の第２の装置）４０の間に独立して設ける例を示し
たがディスク部１０やホストコンピュータ４０のいずれ
かに内蔵するようにしてもよい。
はディスク部（データ送信の場合に本発明の第１の装
置）１０とホストコンピュータ（データ受信の場合に本
発明の第２の装置）４０の間に独立して設ける例を示し
たがディスク部１０やホストコンピュータ４０のいずれ
かに内蔵するようにしてもよい。
【００５３】５）本実施例に加えてバッファ残量不足警
告およびバッファ空き不足警告を行うためのマイクロプ
ロセッサを装置内に内蔵することもできる。
告およびバッファ空き不足警告を行うためのマイクロプ
ロセッサを装置内に内蔵することもできる。
【００５４】６）本実施例に加えてカウンタとレジスタ
の設定値を比較し、マイクロプロセッサ３０に信号を与
えることもできる。
の設定値を比較し、マイクロプロセッサ３０に信号を与
えることもできる。
【００５５】
【発明の効果】以上詳説したように本発明によれば、ア
ップダウンカウンタという簡単な回路要素のみで、デー
タ転送の監視を実行でき、また、データの誤り検出とデ
ータの監視を並行的に実行できる。これにより本発明
は、従来技術に比してハードウエア量を削減し、データ
転送の高速高速処理が可能となる。
ップダウンカウンタという簡単な回路要素のみで、デー
タ転送の監視を実行でき、また、データの誤り検出とデ
ータの監視を並行的に実行できる。これにより本発明
は、従来技術に比してハードウエア量を削減し、データ
転送の高速高速処理が可能となる。
【図１】本発明実施例のシステム構成を示すブロック図
である。
である。
【図２】図１のバッファメモリ５０周辺の接続構成を示
すブロック図である。
すブロック図である。
【図３】バッファメモリ５０のデータ記憶状態を示す説
明図である。
明図である。
【図４】バッファメモリ５０のデータ記憶状態を示す説
明図である。
明図である。
【図５】本発明他のデータ転送形態を示すブロック図で
ある。
ある。
１０ ディスク部 ２０ コントローラＬＳＩ ３０ マイクロプロセッサ ４０ ホストコンピュータ ５０ バッファメモリ
Claims (3)
- 【請求項１】 第１の装置から第２の装置にバッファメ
モリを介してデータの転送を行い、該バッファメモリに
前記データを読み書きする間に該データの誤り検出と、
前記バッファメモリに対するデータの読み書き制御とを
行うデータ転送方法において、 前記データの誤りが検出されるまでは、前記第１の装置
から送られたデータが前記バッファメモリに一定量で書
き込まれるごとにアップダウンカウンタをインクリメン
トし、 前記バッファメモリから前記第２の装置に転送するため
のデータが前記一定量で読み出されるごとに前記アップ
ダウンカウンタをデクリメントし、 前記アップダウンカウンタの計数値が前記バッファメモ
リの記憶上限容量に達した時には前記バッファメモリに
対する書き込みを停止し、 前記アップダウンカウンタの計数値がゼロに達したとき
には前記バッファメモリからの読み出しを停止すること
を特徴とするデータ転送方法。 - 【請求項２】 前記データの誤りが検出された場合に
は、その誤りのデータを回復することを特徴とする請求
項１に記載のデータ転送方法。 - 【請求項３】 前記一定容量は前記第１の装置側のデー
タの処理単位であることを特徴とする請求項１に記載の
データ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073267A JPH07281836A (ja) | 1994-04-12 | 1994-04-12 | データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073267A JPH07281836A (ja) | 1994-04-12 | 1994-04-12 | データ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07281836A true JPH07281836A (ja) | 1995-10-27 |
Family
ID=13513232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6073267A Pending JPH07281836A (ja) | 1994-04-12 | 1994-04-12 | データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07281836A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000214274A (ja) * | 1999-01-25 | 2000-08-04 | Nec Eng Ltd | タイムアウト優先処理タイマ回路 |
| JP2012516480A (ja) * | 2009-04-14 | 2012-07-19 | 株式会社日立製作所 | ストレージシステム、及びその制御方法、並びにプログラム |
| WO2017175350A1 (ja) * | 2016-04-07 | 2017-10-12 | 株式会社日立製作所 | 計算機システム |
-
1994
- 1994-04-12 JP JP6073267A patent/JPH07281836A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000214274A (ja) * | 1999-01-25 | 2000-08-04 | Nec Eng Ltd | タイムアウト優先処理タイマ回路 |
| JP2012516480A (ja) * | 2009-04-14 | 2012-07-19 | 株式会社日立製作所 | ストレージシステム、及びその制御方法、並びにプログラム |
| US8694725B2 (en) | 2009-04-14 | 2014-04-08 | Hitachi, Ltd. | Storage system and control method thereof as well as program |
| WO2017175350A1 (ja) * | 2016-04-07 | 2017-10-12 | 株式会社日立製作所 | 計算機システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442638A (en) | Apparatus and method for recording over defects in storage media | |
| US4688221A (en) | Error recovery method and apparatus | |
| US6209046B1 (en) | DMA transfer from a storage unit to a host using at least two transfer rates and cyclic error detection | |
| EP0226412B1 (en) | Apparatus for detecting & correcting data transfer errors in a magnetic disk system | |
| EP0114186B1 (en) | Method for checking disk identity in a flexible disk recorder | |
| JPH11273243A (ja) | ディスク装置及び同装置に適用されるライトバッファ制御方法 | |
| US5796690A (en) | Disc controller with improved data sync and re-sync mark detection | |
| US4651277A (en) | Control system for a magnetic disk drive unit | |
| US7274637B2 (en) | Apparatus and method of storing information | |
| EP0490400B1 (en) | Information storage apparatus | |
| KR20010107509A (ko) | 재생 오류의 처리 방법 및 이를 이용한 디스크 장치 | |
| JPH07281836A (ja) | データ転送方法 | |
| KR930009538B1 (ko) | 에러 수정 제어장치 | |
| US5889939A (en) | Disk drive with a PFA function and monitor value saving control method in the same | |
| US6088818A (en) | Data read apparatus and data read method | |
| US6735156B2 (en) | Recording method for rewritable optical disk | |
| JPH0562360A (ja) | 回転型記憶装置の欠陥セクタ処理方式 | |
| KR100305309B1 (ko) | 데이터 판독방법 및 데이터 기억장치 | |
| JP2748056B2 (ja) | ディスクコントローラ | |
| KR20050079611A (ko) | 기록 재생 장치 | |
| JP3334696B2 (ja) | 磁気テープ記録装置 | |
| JPS58223860A (ja) | 磁気デイスク制御装置 | |
| JP2854438B2 (ja) | 光ディスク装置のアクセス制御方式 | |
| JPH03192578A (ja) | 光ディスク装置 | |
| JP2669382B2 (ja) | 磁気テープ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011207 |