JPS5972554A - 多重プロセツサ型制御装置及び方法 - Google Patents

多重プロセツサ型制御装置及び方法

Info

Publication number
JPS5972554A
JPS5972554A JP58169062A JP16906283A JPS5972554A JP S5972554 A JPS5972554 A JP S5972554A JP 58169062 A JP58169062 A JP 58169062A JP 16906283 A JP16906283 A JP 16906283A JP S5972554 A JPS5972554 A JP S5972554A
Authority
JP
Japan
Prior art keywords
reset
control
processors
processor
machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58169062A
Other languages
English (en)
Inventor
マイケル・タルモン・デウ−ガン
ジヨ−ジ・エドワ−ド・ベイカ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPS5972554A publication Critical patent/JPS5972554A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/142Reconfiguring to eliminate the error
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421Multiprocessor system
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Retry When Errors Occur (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多重プロセッサ型制御、特に該プロセッサのリ
セット装置及び該プロセッサの選択的リセット方法に関
する。
本願に関連のある情報としては次の諸米国特許出願、即
ち、第420,965号「遠隔プロセス衝突回復J (
Remote Proc@ss Crash R@co
very )、第420,988号「電子式制御におけ
るプロセススケジューラJ (Procass 5ch
eduler In anElectronic Co
ntrol ) 、第420,991号[分散処理式環
境故障隔離J (Distributed Pro −
cesslng Environment Fault
 l5olation ) 、第420.992号「連
鎖タスクによる多重プロセッサにおける共通制御J (
Corrmon Control InMuitlpl
e Processors By ChalnlngT
asks )、第420.993号「仮想計算機制御J
 (VlrtualMaehlne Control 
) 、第420,994号[タスク制御管理装置J (
Ta5k Control Manager )、第4
20,999号「多′Mfロセツザ制御におけるプロセ
ッサの分離リセットJ (5eparate RRe−
5ettin of  Processors  In
  a  MultlprocsssorContro
l ) s 842’l 、 006号「フィルタート
入力J (Flltered Inputs ) 、第
421 、007号「多重プロセッサ制御同期化及び命
令ダウンローディングJ (Multlprocess
or Control 5yn−chronlzatl
on and In5truction Downlo
adlng )、第421.008号「多重プロセッサ
メモリマッグJ (MultlprocessorMe
mory Map ) s第421.009号F RO
M準拠システムにおける制御の部分変更J (Chan
glng Portlons of Cont−rol
 In a ROM 5yst@m )、第421,0
10号rレース制御延期J (Race Contro
l 5uspension)、第421,011号「誤
動作的の機械回復及び診断のための制御故障検出J (
Control Fault De−tectlon 
for Machine Recovery and 
DlagnostlcsPrior to Mulfu
nctlon ) 、第421,016号「単一点マイ
クロプロセッサリセットJ (SInglePolnt
 Mlcroprocessor Re5et ) %
及び第421,615「制御衝突診断J (Contr
ol Crash Dlagnostlcs)がある。
多重プロセッサ型機械制御装置においては、システムの
異常または衝突が生じたときにシステムの全てのマイク
ロプロセッサを同期させることが困雌な場合が屡々ある
。異常オたはソフトウェアの衝突の後に制御装置内の全
てのプロセッサを再同期させる一つの方法は、マイクロ
プロセッサのうちの一つをマスタゾロセッサとして指定
し、他のプロセッサの各々を自動的にリセットさせるよ
う圧することである。しかし1通例、ソフトウェア衝突
は全てのプロセッサにおいて一度に生ずることはない0
一般K、ソフトウェア衝突は多重プロセッサ型制御装置
、のプロセッサのうちの成る一つにおいてのみ生ずる。
従って、システム内の他の全部のプロセッサをリセット
するという必要は々い。
プロセッサをリセットすると、種々のRAM記憶場所及
びレジスタ内の状態情報を破壊する場合が屡々ある。従
って、全てのプロセッサをリセットした後に、機械の動
作を継続するように機械をゾログラムすることが必要と
なる。他方、唯一つのプロセッサ内の情報が損失しても
、動作を継続するための機械の再プログラミングまたは
プロセスを必要としない場合が屡々ある。
そのために、多重プロセッサ型制御装置において個別の
プロセッサを選択的にリセットするためのリセット機構
が要望されている。
従って、本発明の目的は多重プロセッサ型機械制御装置
における新規且つ改良されたリセット性能を提供するこ
とにある。本発明の他の目的は。
多重プロセッサ型制御装置内の個別プロセッサを選択的
にリセットすること、詳述すると、故障または衝突が生
じた特定のプロセッサの選択的リセットを可能ならしめ
ることにある。
本発明の他の利点は以下に行なう詳細な説明から明らか
Kなり、また1本発明の特徴は特許請求の範囲に記載の
如くである。
概略説明すると1本発明においては、多重プロセッサ型
機械制御装置における指定されたマスタプロセッサが、
システム異常またはソフト・ウェア衝突に応答してシス
テムのプロセッサの選択的リセツh’t−行なう。別々
のリセット回路には、他のプロセッサの各々へ別々のリ
セット信号を送るためにマスタプロセッサが設けられて
いる。衝突が生じた成る特定のプロセッサを検知すると
、上記マスタゾロセッサはこの特定のプロセッサに対す
るリセット回路を選択的に起動する。
以下、本発明を図面を参照して詳細に説明する。
図面においては、同様部材には同じ参照番号を付しであ
る。
第1図について説明すると、図は、光導電性面を有する
ベルトlOを用いる電子写真式複写機を示すものである
。べ、ル)10は矢印12方向に移動し、上記光導電性
面の順次続く諸部分を、コロナ発生装置14を有する帯
電用ステーションから出発して種々の処理ステーション
を通って進ませる・上記コロナ発生装置は上記光導電性
面を比較的高い実質的に一様な電位に帯電させる。
上記光導電性面の帯電した部分は、次いで、画像形成ス
テーションを通って進ませられる。この画像形成ステー
ションにおいては、書類取扱い装置15が原画書類16
を面下向きにして露光装置17の上に位置決めする。露
光装置t17は、透明プラテン18上に置かれた書類1
6を照明するレンズ20を有している。書類16から反
射した光線はレンズ22を通って伝送される。レンズ2
2は原画書類16の光像をベル)10の光導電性面の帯
電部分上に合焦させ、その電荷を選択的に消散させる。
これにより、上記原画書類内の情報領域に対応する静電
潜偉が上記光導電性面上に記録される。
プラテン18は移動可能に取付けられており、複写され
る原画書類の倍率を調節するために矢印24方向に移動
するように構成されている。レンズ22Fi、原画書類
16の光像をベルト10の光導電性面の帯電部分上に合
焦させるように、上記プラテンと同期的に移動する。
書類取扱い装置15は書類を保持トレイからプラテン1
8へ順々に送る。上記書類取扱い装置は書類を再循環さ
せ、上記トレイ上に支持されている書類の積重ね即ちス
タックへ戻らせる。その後、ベルト10は、上記光導電
性面上に記録されている静電潜像を現像ステーションへ
進ませる。
上記現像ステーションにおりては、1対の磁気ブラシ式
現像ローラ2G及び28が現像剤を送って上記静電潜像
と接触させる。上記潜像は、上記現像剤のキャリヤ粒子
からトナー粒子を引き付け、ベルト10の光導電性面上
にトナー粉像を形成するO 上記ベルト10の光導電性面上に記録されている靜′醒
潜像を現像した後、ベル)10は上記トナー粉像を転写
ステーションへ進ませる。この転写ステーションにおい
ては、コピーシートが移動して上記トナー粉像と接触さ
せられる。この転写ステーションは、イオンを上記コピ
ーシートの裏面上に吹き付けるコロナ発生装置30を有
している。
これにより、上記トナー粉像はベルトlOの光導電性面
から上記シートへ引き付けられる。
コピーシートは、選択された一つのトレイ34または3
6から上記転写ステーションへ送られる。
転写の後、コンベヤ32が上記シートを定着ステーショ
ンへ進ませる。この定着ステーションは、転写済みの粉
像をコピーシートに永久的に固着させるための定着器組
立体を有している。好ましくは、定着器組立体40は、
加熱された定着ローラ42及びパラファツジローラ44
を有しており、シートは定着ローラ42とバッファラグ
ローラ44との間を通過し、粉像が定着ローラ42と接
触する。
定着の後、コンベヤ46が上記シートをf−)48へ送
る。このゲートは反転セレクタとして働<、e−)48
の位置により、上記コピーシートはシート反転器50ま
たは側路シート反転55θ内へ偏向させられ、そして第
2のデート52上へ直接に送られる。この決定f−)5
2け上記シートを出力ドレイ54内へ直接に偏向させる
か%オたは上記シートを搬送路内へ偏向させ、該搬送路
は該シートを反転なしのオまで第3のe−)56へ運ぶ
。ゲート56は上記シートを反転々しのままで複写機の
出力路内へ直接に通過させるか、首たは上記シートを両
面複写反転ロール搬送器58内へ偏向させる。反転搬送
器58は1両面複写すべきシートを両面複写トレイ60
内に反転させて積み重ねる。両面複写トレイ6oは、片
面複写済みのシートラ、その反対面にも複写するために
中間的または緩衝的に格納する。
両面複写を行なうためには、トレイ6o内にある片面複
写済みのシートを下部フィーダ62によって転写ステー
ションへ順々に戻し、トナー粉像を該シートの反対面に
転写する。コンベヤ64及び66が、シート反転を行な
う通路に沿って上記シートを進ませる。両面複写シート
は、次いで、上記片面複写済みシートと同じ通路を辿っ
て送られてトレイ54内に積み重ねられ、その後、複写
機操作員によって取や出される。
コピーシートがベルトlOの光導電性面から分離させら
れた後に不可避的にあることとして、若干の残留粒子が
ベルト10に被着して残っている。
これら残留粒子はクリーニングステーションにおいて上
記ベルトの光導電性面から除去される。こツクリーニン
グステーションは、回転可能に取付けられてベルト10
の光導電性面と接触しているブラシ68を有している。
制御装置38及び制御/fネル86を第1図に示しであ
る。制御装置38は、破線で示すように、複写機の種々
の構成部品に電気的に接続されている。
第2図について説明すると、図は第1図に示した制御装
置38を更に詳細に示すものである。特に、情報を他の
全ての制御盤、特に、用紙送り。
整合及び出力用諸搬送器のような用紙取扱いサブシステ
ムの動作を制御する用紙取扱い遠隔(PHR)制御盤7
2へ及びこれから通信するための中央処理マスタ(CP
M)制御盤70を図示しである。
他の制御盤としては、ゼログラフィ処理、特にアナログ
信号をモニタ及び制御1するためのゼログラフィ遠隔(
XER)制御盤74、光学及びゼログラフィサブシステ
ムの動作、特にディジタル信号を制御するためのマーキ
ング及びイメージング遠隔(MIR)制御盤76がある
。ディスプレイ制御遠隔(DCR)制御盤78がまたC
PM制御盤70に接続されており、動作及び診断情報を
文字数字及び液晶ディスプレイ上に提供する。上記諸制
御盤を相互接続しているのは共用通信線8o、好玄しく
け、ゼロックス・エサ−ネット(XeroxEther
net :商標名)型通信システムに用いられているも
のと類似の適当な通信プロトコル付きのシールド同軸ケ
ーブルまたは撚り対線である。エサーネット■型通信シ
ステムの詳細については、1980年11月10日出願
の係属中の米国特許出願第205.809号(D/78
108)、第205.822号(D/78108Q2)
、及び第205.821号CD/781o8Q3)を参
照されたいが、これについてtri参照として本明細書
において説明する。
他の制tlI盤を必要に応じて共用通信線80に接続す
ることができる。例えば、再循環書類取扱い遠隔(RD
HR)制御盤82(破線で示しである)を設けて再循環
書類取扱い器の動作を制御することができる。また、半
自動書類取扱い遠隔(5ADHR)制御盤(図示せず)
を設けて半自動書類取扱い器の動作を制御すること、1
つまたは複数のソータ出力遠隔(SOR)制御盤(図示
せず)を設けて1つまたIi複数のソータの動作を制御
すること、及び仕上げ器出力遠隔(FOR)制御盤(図
示せず)を設けてスタッカ及びステッチャの動作を制御
することもできる。
上記制御盤の各々は、好オしくは、適当々ランダムアク
セスメモリ(RAM)及び読取り専用メモリ(ROM)
付きのインテル(Intel )8085型マイクロプ
ロセツサを有す。また、上記CPM制御盤には、正常機
械動作を制御するための適当なROM付きのマスタメモ
リ盤(MMB)g4゜並びにジョブ選択及び診断プログ
ラムを入力するための制御パネル盤86が相互接続され
ている。
また、CPM制御盤70内には適当な不揮発性メモリが
設けられている。CPM制御盤以外の上記全ての制御盤
は一般に遠隔制御盤と呼ばれる。
好オしい実施例においては、制御ノ々ネル#1E86F
i70回線ワイヤを介してCPM制御盤70に直接接続
され、メモリ盤84Fi36回線ワイヤを介してCPM
制御盤7oに接続されている@好まくは、マスタメモリ
盤84は56にバイトメモリをi’l、、CPM制御盤
7oは2K  ROM、6KRAM%及び512バイト
不揮発性メモIJ を有す。
PHR制御盤72は1K RAM及び4KROMを有し
、29の入力及び28の出力を取扱う。
XER制御盤74は24までのアナログ入力を取扱い、
12のアナログ出力信号及び8つのディジタル出力信号
を提供し、且つ、4K ROM及び1に RAMf:有
す。MIR制御盤76J/′i13の入力及び17の出
力を取扱い、且つ、4K  ROM及びIK  RAM
を有す。
図示ノヨうに、PHR,XER及びMIR諸制副制御盤
写機から種々のスイッチ及びセンサ情報を受取り、そし
て、複写機の動作中に例えばクラッチ、モータ及びラン
プへ種々の駆動及び起動信号を送る。以上から解るよう
に、種々の型の機械及び処理の制御が本発明の範囲内で
行なわれる。
第2図に示すように、タイミングリセットまたはピッチ
リセット(PR)信号と呼ばれているマスタタイミング
信号がp HR11!1ffIll盤72によって発生
し、CPM、PHR,XER及びMIRの諸制御盤70
.72.74及び76によって使用される。第5図につ
いて説明すると、ピラチリセラ)(PR)信号は、感知
された整合フィンガに応答して発生させられる。コンベ
ヤまたは整合搬送器66上の2つの整合フィンガ90a
、90bが適当なセンサ(図示せず)を起動して整合フ
ィンガまたはピッチリセット信号を発生させる。この整
合フインガオたけピッチリセット信号は用紙取扱い遠隔
制御盤72上の適当する制御ロジックへ送うれる。また
、マシンクロック信号(MCLに)がCPM制御盤70
を介して用紙取扱い遠隔制御盤72へ、上記と同じ制御
ロジックへ送られる。
MCLに信号に応答して、タイミングリセットまたはピ
ッチリセット信号がCPM制御盤70並びにXER11
11fflU盤74及びMIR制御盤76へ送られる。
マシンクロック信号は、複写機の主駆動装置に接続され
たタイミングディスク92またはマシンクロックセンサ
によって発生される。このクロツクセンザ信号により、
上紀諸制御盤は実際のマシン速度タイミング情報′を受
取ることができる。
タイミングディスク92が回転すると、1秒間当りi 
e ooo個のマシンクロック/4ルスが発生する。整
合フィンガ感知信号が、第6図に示すように、各整合フ
ィンガ感知信号ごとに1回生ずる。
また、ベルト孔パルスが発生して光受容体ベルト10上
の継目を転写ステーションと同期させ、画像が上記光受
容体ベルトの継目上に投影されることのないようにする
いずれの複合制御システムにおいても、ソフトウェアま
たはハードウェアについて、制御システムを一時的に誤
動作させる可能性のある多数の機械問題が常にある。シ
ステムをリセットすることを必要とするこの種の間萌に
一般に与えられている名は「衝突」という語である。通
例、何故に制御システムが誤動作または衝突したかは明
らかにならない。即ち、システムをリセットまたは初期
設定した後は、その問題が再び生ずることはまずたいか
らである。
しかし、本発明の一つの特徴によれば、試験済みのシス
テムにおいて発生して誤動作を生じさせる故障の型を注
意深く調べることにより、モニタすべき手掛り動作のリ
ストを作ることができる。
これら手掛り動作をモニタすることにより1重大々制御
問題となる直接的問題または状態のいずれかが示される
。充分な数のこれら手掛り動作を点検し、そしてなおシ
ステム性能及び適切な機械またはプロセスの制御を保持
することができる。付録Aは、モニタすることのできる
手掛り動作パラメータのリストの一例である。
避けるべき型のソフトウェア誤動作の極端外場合として
、「定着器ヲターンオフせよ」という指令が歪曲される
か、脱落するか%または実行されないと仮定する。そう
すると、定着器の動作を圧迫し、重大な機械誤動作が生
ずるかもしれないという真の危険がある。この型の制御
失敗を避けることのできるようにモニタするための種々
のペンチマークを利用できる。
例えば、これらペンチマークとしては、制御システムに
よって完遂すべきタスクまたは手続きの数が該制御シス
テムの応答容量を越えていないということをモニタする
ということがある。他のペンチマークとしては2通信シ
ステムが期待数以上の碧求に応えなければならず、それ
以上の要求を脱落または無視せざるを得なくなるという
ことを測定するということである。一般に、どんな複合
制御システムにも多くの限界がある。誤動作、ソフトウ
ェアのエラーのために、または非確定性のリアルタイム
制御のためにこれら限界が超過されると、制御システム
は誤動作する危険がある。従来のシステムにおいては、
次に示す出来事の一つが生ずる。R+]ち。
(1)  テーブルが早期にオーバライドされて情報の
脱落を生じ、そのために制御システムの誤動作が生ずる
(2)要求が遅延し、その結果、テーブル情報が追いつ
く。これについての一つの例は磁気テープ駆動制御装置
である。これは一般に非決定的の適用であるから、全て
の書込み要求をほとんど無制限に延期することができる
。リアルタイム制御システムにおいては、大部分の事象
を成る特だのタイムウィンドー内に行なうことが必要で
あり、さもないと誤動作が生ずる。動作の無制限の延期
があると、成る動作を適時に完了させられなくなる危険
のあることは明らかである。
本発明の他の特徴によれば、故障が検知されると、この
故障を認識することによって有益な制御情報が得られる
。第4図に示すブロック線図について説明すると1図は
故障検知に対する応答を示す本のである。故障情報が記
録され、そして、サービスM (Tech Rep )
  の診断に、または機械の動作を保持するのに利用で
きる。衝突または故障の検知(ブロック100)の後に
あるのは、成る特定の制御盤に対する上記故障の隔離(
グロック102)だけである。この情報は不揮発性メモ
リに記録され、その後のサービス員の使用に供されるO また、ブロック104に示すように、種々の制御盤に関
係する適当なカウンタにおける故障のヒストリの自動記
録がある。該当の各制御盤におけるこの故障のヒス) 
IJは、成る一つの衝突の後に衝突を起こす制御盤を単
に識別するよりも遥かに有益である。即ち、サービス負
にとっては、どこに衝突が生じているかというパターン
を知ることが不可欠であるからである。
次のステップは、不揮発性メモリにおける衝突ディスプ
レイイネーブルフラグをモニタすることである(ブロッ
ク105)。このフラグがセットされて々い場合には、
制御装置は制御盤リセット手続きを続行する(ブロック
106)。このフラグがセットされている場合には1機
械は衝突ディスプレイルーチンに入る(ブロック107
)。不揮発性メモリにおける衝突ディスグレイイネーブ
ルフラグまたは記憶場所はサービス負によってセットさ
れ、1機械をディスプレイモードにおく。ディスプレイ
モードになると、サービス負けRAM%不揮発性メモリ
、及び他のレジスタを検査して有益な診断情報を提供す
ることができる。
” ソフトウェア衝突の後に機械をパワーアップするこ
とを操作員に要求することは望ましくない。
従って、故障検知の後は、自動ハードウェアリセット手
続きによって機械の全ての制御盤をリセットシ、そして
機械は動作を再開できるようになる。
これをブロック106に示す。全ての制御盤は、どの制
御盤が衝突を起こしたかとは無関係に、リセットされる
機械の動作応答の第2のレベルであるブロック108に
おいては、衝突または故障を起こしている制御盤だけを
リセットする。これは、衝突を起こしていない制御盤を
再初期設定することを不必要ならしめる。これは、リセ
ット中に脱落する可能性のある状態及び作動情報を制御
盤のRAM内にセーブすることを可hトならしめる。こ
れら最初の2つのレベルは、基本的には、操作員が気づ
かかかった衝突から回復するためのハードウェアリセッ
ト手続きである。
機械の応答の第5のレベルであるブロック110におい
ては、故障は制御盤のうちの一つにおいてであり、この
制御盤はリセットできかいでいる0即ち、衝突を起こし
ている制御盤に関係するノ・−ドウエア故障があるので
ある。しかし、これが非決定的なノ・−ドウエア構成部
材である場合には、即ち、故障した構成部材が機械の動
作または制御に対して極めて重大なものではない場合に
は、機械の動作は、無影響のまま、または僅かに劣化し
ただけで、継続することができる。
例えば、故障した制御盤が、機械の動作に対して必須的
でないディスプレイを制御する場合には、この制御盤及
びディスプレイは、該制御盤が回りする寸で、制御シス
テムの残りのものによって無視され得る。機械の動作は
、故障した制御盤によって制御される装置を用いないで
継続すること力;できる。一般には、この状糟は操作輪
が気づく。
即ち、ディスプレイは、これが回復するまで、数秒間空
白となるからである。
機械の動作応答の最後のレベルである!ロック112は
、リセット不能であって且つ機械の動作に対して決定的
である制御盤の衝突または故障を指示することである。
これを決定的/)−ドウエア故障と呼ぶことができる。
この時点で機械を停止させ、そして、例えば引っ掛かり
除去のような補正措置を行なわなければならない。この
レベルにおいて、ソフトウェアの衝突または誤動作に応
答して、機械を故障除去して完全に回復させることがで
きる。即ち、中断したジョブのノ々ラメータはそのtま
残っている。これらのノ臂うメータはセーブ及びリスト
アされ1機械は、誤動作の時点で進行中であったジョブ
を継続することができる。応答のレベルの各々は本発明
の更に他の特徴であり、これについてFi更に詳細に説
明する。
本発明の一つの特徴によれば1、種々のエラー及び故障
はCPM制御盤70によって記録される(第4図、ブロ
ック100)。これらの故障は上記CPM制御盤によっ
て制御ノ臂ネル86へ送らり。
てディスプレイされる。第5図は制御ノ々ネル86の実
施例介示すものである。図にはまたディスプレイパネル
120を示しである。制御/4’ネル86は上記CPM
制御盤に電気的に接続されている。
ディスプレイノ4ネル120はOCR制御M7sに電気
的に接続されている。
fl?lハネル86 Kより、操作員は、コピー(Dサ
イズ(ボタン122)、コピーのコントラスト(yy夕
y124 )、作るべきコピーの枚数(キー126)、
及び片面または両面モード(ボタン128)を選択する
ことができる。オだ、 /fネル86上には、始動ボタ
ン130.停止ボタン132.8文字7セグメント形デ
イスグレイ134.3文字7セグメント形デイスプレイ
136、及びジョブ割込みボタン138がある。
ディスプレイ1344136は操作員及びサービス員に
種々の動作及び診断情報を提供する。
ディスプレイノ4ネル120は操作員に機械の状態を知
らせ、そして、機械の動作に故障があった場合に操作員
に補正装置を採らせることができる。
ディスプレイノ4ネル120はフリッゾテヤート140
、液晶ディスデL/((LCD)1421文字数字ディ
スプレイ144、及ヒ「ノ臂ワーオン」ボタン146を
有す。
ソフトウェア衝突の場合には粗(coars@)  コ
ードが提供され、この衝突の理由を与える。この粗コー
ドは、機械がサービス員によってNUM内にそのように
プログラムされておれば、即ち、衝突ディスプレイフラ
グがイネーブルされれば、ディスプレイ134上の制御
パネル86上に自動的にディスプレイされる。
成る特定の制御盤の故障の原因を更に詳細に示すために
1細密(flne ) コードを用いる。この細密コー
ドFi1停止キー即ちボタン132を押し。
そして制御パネル86上の滑石の2つの数字を見ること
圧よって得られる。好捷しくに、この細密コード(エラ
ーコード)を制御パネル86上に16進法でディスプレ
イする。或いはまた1診断手続きを用いて不揮発性メモ
リ内で故障コードの10進値を見つける。
典型的な粗コードは、CPM制御盤7oの故障を示すX
’IF’ または1o進数31である。即ち。
CPM制御盤7o上に生じたエラーである。次いで、こ
の特定のエラーに対して細密コードを用いる・粗コード
の他の例は、XER制御盤74からの肯定応答がないこ
とを示すx′5F′または10進数95である。即ち、
CPM制御盤7oがXER制御盤74ヘメッセージを送
り、そして該メツセージを5回再伝送した後に、上記X
ER制御盤は。
どのメツセージを受信したことも肯定応答することがで
きなかったのである。
他の粗コードは、CPM制御盤70がMIR制御盤76
またはDCR制御盤78へメツセージを送り、そして該
メツセージを3回再伝送した後に、゛上記OCRまたは
MIR制御盤は、どのメツセージを受信したことも肯定
応答することができなかったということを示すものであ
る。史に他の粗コードは、CMP制御盤が未識別のプロ
セッサと通信しようとしたこと、または、例えばMMB
盤84が背景の検査合計に失敗したことを示す本のであ
る。他の多くのコードも利用可能である。上掲のものは
単に例として示したものである。
粗コード及び細密コードは協働して故障を記述する。即
ち、粗コードがx′5F′ であり、細密コードがX’
 OA’ テある場合Ki、XERI!l′IJ御盤7
4が故障しており、そしてこの故障はタイマの故障であ
ったのである。他の種々の細密衝突コードを付録Aに掲
げである。
故障指示に対するサービス員応答の最初のレベル、即ち
第4図に示すブロック102は、この故障を有する制御
盤を隔離することでる。この情報は不揮発性メモリに記
録される。
本発明の他の特徴によれば、上記諸制御盤のうちの一つ
、特にCPM制御盤70をマスクに選定する。他の全て
のプロセッサまたは制御盤はその故障を上記マスクに報
告する。換言すれば、成る特定の遠隔制御盤によって共
用線を介して通信すべき故障、または成る特定の遠隔制
御盤上のタイマ故障のような故障は、上記CPM制御盤
へ送られるエラー信号を発生する。
CPM制御盤70が故障メツセージを受取ると、該制御
盤は、この故障の型及びこのメツセージの源を適当なメ
モリの記憶場所に、好オしくは不揮発性メモリに記録す
る。このデータは、サービス員の診断のために保有され
る。上記制御盤はまた、上記最初の故障メツセージを識
別できるように、該故障に対してタイムスタンプする。
即ち、上記CPM制御盤はマシンクロックツ臂ルスを検
査し、上記エラーメツセージとともに計数を記録する6
次に、マスクまたはCPM制御盤7oはそれ自身へメツ
セージを送る。即ち、CPM制御盤7゜は、共用通信線
を介して該CPM制御盤によって受取られつつあるメツ
セージを模擬するメツセージをそれ自身へ送る。これに
より、上記マスクの通倍チャネルが妥当であるかどうか
を検査し、特に上記CPM制御盤の受信回路を検査する
。これは、遠隔制御盤が妥当な応当を送ったが上記CP
M制御盤がこれを受信しなかったという場合を識別する
ために行なわれる。この場合には、マスクまたはcpv
制御盤7oは故障しているとして識別される。
これは、遠隔制御盤が故障し始めているときに故障情報
を補正するための手段を提供するものである。これは、
連結している可能性のある丈プシステム故障の連なりの
うちの最初のものを識別するうえにおいて特に有益でオ
秒、この故障を最初の制御盤まで追跡して故障メツセー
ジを送ることができる。
本発明の他の特徴によれば、各制御盤は不揮発性メモリ
内に指定のカウンタまたは記憶場所を有している。これ
らカウンタは、制御システムが各制御盤の故障ヒストリ
を記録することを可能ならしめる。これは、第4図にブ
ロック104として示す診断の第2のレベルである。制
御盤の各々は、誤動作または衝突の実例を記録するため
に不揮発性メモリ内に指定された1つのカウンタ有す。
他のカウンタは、機械の運転または動作中に機械の衝突
の実例を記録する。
/クワ−アツプと運転とを弁別することにより、動作及
び誤動作の型に関する種々の結論を引自出す丸めの故障
ヒストリが得られる。第6図について説明すると、諸制
御盤、詳細には、CPM、RDH%M IR,XER%
OCR及びPHRO諸制御盤の各々には1対のカウンタ
が付属している。
しかし、好ましい実施例においては、全てのカウンタは
CPM制御盤70上の不揮発性メモリ内に配置される。
衝突をリセットすることができ、そして機械は次いで再
び運転する仁とができるから、サービス員が機械に実際
にサービスする萌にいくつかの衝突があるかも知れない
。カウンタlは制御盤の各セに付属しており、待機中及
び機械の運転中に該制御盤に対する衝突を記録する。カ
ウンタ2は、図では各制御盤に対して示しであるが、好
ましい実施例においては実際上は唯1つのカウンタがあ
るだけであり、機械の運転中にのみ衝突の全ての実例を
記録する。これは全ての制御盤に対する衝突の累積計数
である。
サービス員は、好ましくは、サービス代が問題を補正し
終った制御盤に付属する不揮発性メモリの記憶場所をク
リアするだけである。このようにして、このシステムを
用いて、時たまにしか起こらない問題を記録することが
でき、次いで、制御装置は、問題が極くまれにしか起こ
らないとしても、問題を記録し及び利用することができ
る。間欠的な制御盤の問題を、制御盤とは関係のない例
えばノイズのような間欠的な問題から弁別することがで
きる。例えはノイズ及びソフトウェア設計誤りのような
非制御盤的問題は、通例、機械の運転中に生ずる。
例えば、パワーアップ中及び機械の運転中の故障は制御
盤故障についての都合のよい表示である。
制御盤の故障は該制御盤自体のものでおるか、または、
まれには、該制御盤に付属しているソフトウェアのもの
である。しかし、パワーアップ及び制御盤自体の試験中
には故障が認められないが、間欠的であるにしても運転
中に故障が認められるものと仮定する。これはノイズま
たは成る間欠的な運転上の問題についての強い表示であ
る。即ち、非制御盤的問題は、通例、機械か運転してい
るときに成る機械構成部材からのノイズによって生ずる
待機中に成る制御盤に対する故障の表示がない場合には
、この制御盤自体が不良であるという確率は極めて低い
。運転中のみの故障は多分にノイズを示す。故障記録(
第4図、ブロック104)は制御盤のリセット前に生ず
るとは限らない。これは、例えば、リセット及びリスト
レージョン後に、即ちブロック112の後で生ずる可能
性がおる。
制御システムのソフトウェア衝突は、このシステムが正
しく機能してい危いことを意味する。通例の応答は、こ
のシステムをリセットまたは再初期設定することである
。換言すれば、橋上のレソスタ、特に種々のランダムア
クセスメモリをクリアする。大部分の場合、このソフト
ウェア衝突を起こしている原因は再初期設定中に消滅し
、システムに影響を与えることはない。システムが自動
リセット機構を有しているだけの場合には、メモリは初
期設定され、そしてRAM内に在る有益な診断情報はリ
セット後に失われる。要するに、RAMの記憶場所は成
る特定のソフトウェア衝突の性質及び型についての情報
を含んでいる場合が多いO 本発明の他の態様によれば、自動リセットディスエーブ
ル特徴がある。この特徴があるので、サービス員は、衝
突が生じた場合に、機械を衝突ディプレイモードにおく
ことができる。好ましくは、この自動リセットを適癲な
スイッチを介してディスエーブルする。サービス員にと
っては、システムのシフトウェアを強制的に衝突させる
ことが有益な診断手段となり得る。例えば、ソフトウェ
ア問題があるとの疑いをサービス員が感じたら・サービ
ス員は機械を強制的にソフトウェア衝突させ。
そして、衝突に関係する情報に対して種々のRAM記憶
場所に問い合わせる。
起る可能性のある事象の系列の典型的なものとして、C
PM制御盤70が間違った値をメモリ内に持つ。これは
、例えば、システムがリセットして問題を一時的に無視
すゐことである。しかし、問題は比較的頻繁に生ずる可
能性がある。問題の疑いがわったら、サービス員はその
原因を隔離することを始める。サービス員は先ずマイク
ロf0セッサ及びRAM制御1鋏置の動作を検査する。
次いで、サービス員は機械を強制的にソフトウェア衝突
させてRAMの内容をディスプレイさせる。
このRAM内容のディスプレイは、CPM制御盤70以
外の全ての制御盤のりセット後に生ずる。
好ましい実施例においては、サービス員は特別のルーチ
ンを用いて所定の不揮発性メモリの記憶場所を成る値に
セットする。このようにすると、衝突が起こるならばソ
フトウェア衝突のディスプレイが生ずる。衝突が起こる
と、制御パネル86上のディスプレイ134は該ディス
プレイ134の左側に「エラー」という語を示す。この
ディスプレイの右側にある種々の2桁コード番号は、故
障が生じたプロセッサ制御盤を表わす。
「エラー」という語がディスプレイされたら、サービス
員はRAM記憶場所の内容を読出すことができる。そこ
で、若干の制御・々ネル?タンを用いてサービス員は若
干のことを行なうことができる。例えば、複写停止ゲタ
ン132を最初に押すと、制御ノ々ネルディスプレイ1
34は衝突コードのアドレスの記憶場所を左@に示し、
この記憶場所の内容を右側に示す。この記憶場所は「E
 1E Q Jとして正しく定められる。このIタンを
更に作動させると、下位のバイトのアドレスが増し、新
たな記憶場所及びその内容・がディスプレイされるO匿
にジ目プ割込みIタン138を作動させると、高位のバ
イトのアドレスが増し、新たな記憶場所及びその内容が
ディスプレイされる。例えば、アドレスを九はディスプ
レイが現在[EOOOJであるとすると、とのメタ/を
作動させることによって上記アドレスが「ElooJに
増す□[クリア」キーCを押すと、衝突ディスグレイは
終了し、不揮発性メモリ内の粗及び細密コードメモリの
記憶場所がクリアされ、そして自己試験が開始する。
1−<AM診断の一例をあげると、エラー1F/81は
CPM制御盤上の無効実行アドレスを示す。
このエラーは、実行を意図してないメモリの領域(例え
ば、入出力−−ト、ペクタアドレス領域、RAM及び不
揮発性メモリ)において実行しようとするタスクから生
ずる。このエラーは、タスクが次の命令ヘジャンプしよ
うとするときに生ずる。
これは、実行が企図される前に上記夕゛スクがそのタス
ク制御バッファ内に誤ったアドレスを既に置いていたと
いうことを意味する。
多くの場合、ノイズが、接続の弛い入力接続体によって
生ずるIF/81エラーに対する原因である。しかし、
このエラーはまたソフトウェアによっても生ずる可能性
がある。その発生源を確認するために次の手続きが用い
られる。
先ず、サービス員は、現在実行中のタスクに対するタス
ク制御バッファ(TCB)を満たす。タスク制御バッフ
ァ(TCB )は、実行中の成る特定のタスクに関する
情報だけを含んでいるRAMテーブルである。かかる情
報は、他のタスクに対する関係に対するデータ及び優先
情報を含む。現在奥行中のタスクは、アドレスF361
にある$CURRENT−IQ 内にある。
この情報から、サービス員は成る判断をなすことができ
る。詳述すると、サービス員は問題がノイズであるかど
うかを予知して接続体を検査することができ、または、
サービス員が読み取る値が成る範囲以内にあるならばこ
れはソフトウェア問題を示していると予知することがで
きる。どのようにしてサービス員が種々のアドレス記憶
場所を種々の情報と関連させるかという例を第7図につ
いて説明する。
各タスクはそのパラメータを、対応またはバイトスタッ
クと呼ばれているスタック内で受取る。
このスタック内の第1のエレメントに対するポインタを
、タスク制御バッファ(TCB )テーブル、またはE
E^0から始まるポインタ内で見つける。
タスクXのポインタを得るには、メモリ記憶場所EE^
0+xを見る。このIインクは上記スタック内の第1の
エレメントのアドレスの最下位値である。上記アドレス
の最上位バイトは16進法アドレス1−EEJである。
従って、Xが指示するエレメントを得るには、記憶場所
(EEOO)+(EEOO+Xの内容)を見る。これは
、リストの次のエレメント、または、これが最終エレメ
ントであるならばゼロに対する一インクを含んでいる。
メモリ記憶場所EFOO+Xの内容は上記スタックのエ
レメントに対するデータを含んでいる。例えば、対応ス
タック(2,11,10,96,1、^、^)(上から
下へ)は、これがタスク12に対するスタックであるな
らば、第7図に示す如くである。
各タスクはまたワードスタックを有しており、これはタ
スク実行中に情報をセーブするために用いられる。これ
は、2つのデータフィールド(一つはワードの最下位バ
イトに対するもの、一つは最上位バイトに対するもの)
がある場合を除き、上記対応スタックと同じフォーマッ
トを用いている。一般に、上記スタックに対しては1つ
または2つのエントリがあるだけである。TCBワード
スタック4インクに対するアドレスはEF^0から始ま
り、このスタックはF9XX%FAXX及びFBXXに
位置付けされる。衝突カウンタ及び衝突ディスプレイル
ーチンを付録0(参考文献)に示しである。
再び第4図について説明すると、図には、ソフトウェア
衝突が検知されたときの機械の回復の種々のレベルを示
しである。多重プロセッサ制御システムに関係する大切
な事柄は、このシステムの全てのプロセッサを同期させ
ることである。これは、システム異常またはソフトウェ
ア衝突が生じたときに特に重要なことであるO 本発明の他の特徴によれば、諸デロセツ?まだは制御盤
のうちの一つに、他の制御盤を同時にリセットする(第
40、ブロック106)という観点から、マスク制御装
置の役割を与える。システム異常またはソフトウェア衝
突が生ずると、上記マスク制御装置は大域リセット信号
を発生するOこの信号は自動的にVステ入内の他のプロ
セラツーまたは制御盤へ行く。
上記大域リセット信号線システム内の他のプ「ゴセツサ
または制御盤を再同期させて正常状態の動作に戻す。多
くの異常及びシステムン7トウエア衝突は過渡的なもの
であるから、この多重プロセッサシステムはリセットさ
れ、システムは、手動/4ワーアップまたは他のリセッ
ト動作を必要とせずに機能を継続する。好ましい実施例
においては、CPM制御盤70に、他の制御盤をリセッ
トするだめのマスク制御装置の役割を与える。
第8図について説明すると、図はCPM制御盤70上の
リセット回路を示すものである。このリセット回路は、
PHR,XER,MIR%DCR及びRDHRの諸制御
盤72.74.76.78及び82に対して適尚するリ
セット信号を提供する。上記リセット回路は、正常なパ
ワーアップ及び・膏ワーダウンの動作中は他の制御盤を
リセット状態に保持する。これにより、CPM制御盤7
0は、システム内の他の制御盤にその正常動作を開始さ
せる鶴に、咳CPM制御盤の正しい動作を確保すること
ができる。従って、上記CPM制御盤がそれ自体の動作
上の問題を検知しても、該制御盤は残りの制御盤を安全
状態に保持しておくことができる。
上記リセット制御装置は、CPM制御盤70上のインテ
ル(Intel ) 8085型マイクロプロセツテか
らの8085型リセット信号を有す。この8085型信
号は、0にセットされており、AツファBへ送られてト
ランジスタ形ドライtqTt?−ト制御する。トランジ
スタTは、適尚な抵抗回路網を介して諸制御盤の各セヘ
適当するリセット信号を同時に送る。
詳述すると、図示のトランジスタTはR8T$PHR。
R8T$RI)HR,R8T$DCR%R5T$MIR
,及びR’ST$XERの諸信号を与える。好ましくは
、追加の制御盤をシステムに付加した場合にこれに醪え
るだめの予備リセット信号(SPR)を準備しておく。
ハードウェアリセット回路の第2のレベルにおいては(
第4図、ブロック108)、多重プロセッサシステム内
のマスク制御装置(CPM制御盤70)は、上記装置内
の他の個別の制御盤の選択的リセットを行なうことので
きるようになっている。従って、諸グロセツサまたは制
御盤のうちのいずれの一つにどんな型の異常動作があっ
ても、他の全ての制御盤をリセットするととはない。全
ての制御盤をリセットさせると、該制御盤が状態及び動
作情報を無益に失う可能性がある。
従って、システム問題が生じても、1つの遠隔制御盤を
、他の制御盤内の有益な状態情報を失うことなしに、リ
セットすることができる。マスク制御装置は、衝突した
遠隔制御盤に注意を向けて装置の正しい機能を決定する
だけでよい。
第9図について説明すると、図には、PHR制御盤72
、XER制御盤74、MIR制御盤76、OCR制御盤
78及びRDHR制御盤82へのリセット線を有するC
PM制御盤70を示しである。
また、上記リセット線の各々に対する個別のリセット回
路を示しである。詳述すると、CPM制御盤70上のリ
セット回路240はPHR制御盤72のリセットを制御
し、リセット回路242はDCR制御盤78のリセット
を制御し、リセット回路244はRDHR制御盤82の
リセットを制御する。また、リセット回路246はMI
R制御盤76のリセットを制御し、リセット回路248
はXER制御盤74のリセットを制御すゐ。
これら別動のリセット線は、上記種セの制御盤を相互接
続している共用線80とは独立である。
図にはまた、追加のリセット回路に適宜相互接続される
予備の制御盤を示しである。リセット回路240.24
2.244.246及び248を第10a図ないし第1
01図に更に詳細に示す。
詳述すると、第10a図はCPM制御盤70上のリセッ
ト回路240を示すものである。このリセット回路はパ
ンファBK対するインテル8085型リセット信号を有
し、該バッファはトランジスタ形ドライΔTを駆動して
別個のリセット信号R3T$PHRをP)IR制御盤7
2に辱える。第10b図に示すリセット回路242は別
個のバッファBに対する8085型リセット信号を有し
、核バッファは該バッファ自体のトランジスタ形ドライ
バ1゛を駆動して別個のリセット信号R3T$DCRを
OCR制御盤7Bに与える。同様に、第10c図、第1
0d図及び第10s図に示す別個のリセット回路は適幽
する別個のリセット信号をRDHR。
MIR及びX E RO諸制御盤82.76及び74に
辱える。
遠隔制御盤プロセッサが、正常に働いているCPM制御
盤に対して制御盤が応答することを妨げる場合に問題が
生ずる。そこで上記CPM制御盤はこの1つの遠隔制御
盤を個別にリセットする。
上記遠隔制御盤が正しく働いていない場合には、CPM
制御盤はこの1つの遠隔制御盤をリセット状態に保持す
ることができる。そのほかに、機械の始動時に始まる種
々のリセット動作及び自己試験手続きがある。諸制御盤
上の制御論理回路を検査するための自動自己試験がある
。この自動自己試験中に、検知される全ての故障は、適
当に取付けられたLEDによってデイスプレイされる0
3つの主要な検査、即ち、CPM及びMMB制御盤70
.84の検査、遠隔制御盤の試験、及び共用通信線80
の試験がおる。CPM及びMMB制御盤70.84の試
験中に、低電圧電源(図示せず)の状態、及び制御/4
ネル80とCPM制御盤70との間の接続の連続性が検
査される。
また、この試験中に、CPM制御盤70は不運発性メモ
リの一小部分に情報を畳込む・従って・複写機がパワー
オンしているときは、上記低電圧電源は不揮発性メモリ
88に電力を送り、且つ電池を充電する。複写機がスイ
ッチオンされると、上記不揮発性メモリは上記電池によ
ってその内容を保持する。
試験中に、上記不揮発性メモリに書込まれているCPM
制御盤70内のROM内の情報が比較される。2つのメ
モリが整合しない場合には、電池故障状態コードが示さ
れる。また、CPM制御盤70は情報の一小部分を不揮
発性メモリに書込み、次いでこの同じ情報を読出す。こ
の情報が整合していない場合には、不揮発性メモリ故障
コードが示される。
CP、M及びMMB制御盤の試験が開始すると、CPM
制御盤70はリセット信号を全ての遠隔制御盤72.7
4.76.78及び82へ送り、これら遠隔制御盤の各
々の自己試験を開始させる。
このリセット信号をCPM制御盤70から受取ると、各
遠隔制御盤はそれ自体の自己試験を同時に開始し、遠隔
制御盤プロセッサの故障、入力回路の故障または出力回
路の故障に対する検査を行なうO 遠隔制御盤がCPM制御盤70と通信することができな
いと、プロセッサまたは制御盤故障が示される。即ち、
遠隔制御盤上の制御ロジックは、そのハードウェア装置
についてのその基本的試験を行なうことができない。ま
た、全ての遠隔制御盤上のOC入力回路の作動を検査す
るためのOC入力自己試験、及び全ての遠隔制御盤上の
OC出力回路を検査するためのDC出力自己試験がある
最後に、CPM制御盤70上の共用通信線ロジック、遠
隔制御盤上の共用通信ロジック、及び共用通信ロジック
ケーブルを試験するための共用通信線80の試験がある
。CPM制御盤70は、遠隔制御盤の各々へ信号を順々
に送り且つこれから信号を受取ろうとする。CPM制御
盤70が、遠隔制御盤へ信号を送り且つこれから信号を
受取ることに成功すれば、CPM制御盤70、遠隔制御
盤及び共用通信線80は故障のないことが検証される。
本発明の他の特徴によれば、遠隔制御盤がリセットに失
敗することは必ずしも機械の動作を禁止するものではな
い(第4図のブロック110)。
詳述すると、リセットに失敗する制御盤が機械の全体的
動作に対して決定的なものでない場合は、機械は動作を
継続する。この制御盤が働かなくとも、機械は動作を継
続する。DCR制御盤78は、機械の動作に対して決定
的でない制御盤の一例である。
ディスプレイ制御遠隔(DCR)制御盤78の衝突が生
じた場合に、2つの代替手段を利用できる。一つの実施
例においては、フラグまたは衝突イネーブルバイトが不
揮発性メモリ内にセットされる。適用ノットウェアがこ
のフラグをモニタし、サービス員に対する衝突ディスプ
レイルーチンへ行くことが必要であるか否かを決定する
。これは、上記不揮発性メモリ内の衝突イネーブルバイ
トを見るCPM制御盤70によって行なわれる。
II突(ネーブルバイトがセットされると、即ち、サー
ビス員に対する衝突ディスプレイルーチンへ行かない場
合には、CPM制御盤70はOCRを含む全ての遠隔制
御盤をリセットし、メツセツソ[エラー9FJをもって
衝突ディプレイルーチンへ行く。
回復モードになっている場合は、DCRパワーアツ!リ
セット手続きがなおある。DCR自己試験が完了したら
、CPM制御盤はOCR制御盤78をポーリングするこ
とによって該OCR制御盤と通信しようとする、通信に
成功したら、CPM制御盤70はOCR制御盤状態を求
め、OCR制御盤に対する正常の通信を許す。通信を達
成できなかった場合は、OCR制御盤に対するそれ以上
の通信は許されず、機械は、あたかもDCR制御盤が存
在してないかの如くに、運転を継続する。
しかし、好ましい実施例においては、モニタすべき衝突
イネーブルバイトがない。機械の運転中、シフトウェア
衝突後にDCR制御盤を回復させようとする自動的試み
が常にある 一般に、この好ましい実施例においては、
DCR操作装置が次の2の状態に対してCPM制御盤へ
状態メツセージを送る。即ち、 (1) OCR制御盤が自己試験を通過した後のパワー
アップにおいて(tたは、OCR制御盤がリセットした
とき)。
(2致命的故障がOCR制御盤上で検知されたときに、
ソフトウェア衝突において。
DCR回復戦略は次の順序に従う。即ち、(IIDCR
制御盤が死んでいるという表示がある。
そこで、CPM制御盤70からDCR制御盤78への要
求がある。
(2) CPM制御盤70が、OCR制御盤が死んでい
ることを読取りまたは肯定応答する。
(3)CPM制御盤が、OCR制御盤をリセットしよう
とする。
(4)5秒間の遅延後、OCR制御盤が回復したかどう
かを調べるための試験がある。
(5) OCR制御盤が回復していない場合には、装置
は再び回復を試みる。メツセージは、CPM・RAM内
に保有されているのでシステムから失われることはなく
、DCR制御盤が最終的に回復したときに初期設定済み
パッケージに付は加えられる。
例えば、間欠的には故障したことのない決定的故障性の
構成部材がDCR制御盤上にある場合には、OCR制御
盤はリセットされることがなく、またメツセージがディ
スプレイされることはかい。
しかし、ノイズに関係する衝突があり、これがディスプ
レイ装置に故障を表示させる。これらの原因は過渡的で
あり、最終的にはOCR制御盤は回復する。
従って、OCR制御盤に対する各メッセージ要求に対し
て、OCR制御盤が死んでいると測定されたとしても、
最終的にはDCR制御盤は回復させられる。この時に、
システムは、当初失われていた全てのメツセージを初期
設定し且つ更新する。
詳述すると、CPM−RAM内にセーブされていたメツ
セージは最終的にはOCR制御盤RAMテーブル内にダ
ンプされる。次いでOCR制御盤は最も妥当なまだは現
在のメツセージをディスプレイ装置に対してディスプレ
イする。
いうまでもなく、DCR制御盤78が回復できない場合
は、機械は運転を継続し、OCR制御盤は空白のitに
なっている。DCR回復回復歯を付録Bに示しである。
機械回復の最後のレベルは、決定的なソフトウェア衝突
または故障後に中断していたゾ1プを完全にリストアす
ることである。この型の衝突回復は、システム衝突後の
完全ジ醤プ回復と考えることができる。機械はそれ自体
をリセットし、そして成るオペレータ介入をもって、ソ
ヨプ保全性が保持される(第4図、ブロック112)。
一つの実施例においては、ソフトウェア衝突または誤動
作に応答して、多重プロセッサ制御装置のプロセッサの
ウチの一つがマスク制御装置の役割を再びとる。詳述す
ると、CPM制御盤70がマスク制御装置である。衝突
の時に、シフトウェアクラブが、一般にはメモリ内の一
つのビットがモニタされる。このフラグは、ランダムア
クセスメモリの内容に破壊のないことをcPMfllJ
Il盤70に表示する。このモニタ動作は、諸制御盤の
開始またはリセットシーケンスの前に行われる。
詳述すると、CPM制御盤70は、必要な・(ラメータ
を含んでいたRAM記憶場所の内容を破壊しないことを
該制御盤自体に示す。これらは、CPM制御盤及び他の
制御盤を衝突の発生前と同じ状態に置くのに必要なパラ
メータである。換言すれば、CPM制御盤70は、標準
の診断及び検査手続きを用いて他の制御盤をリセットす
るが、他の制御盤を回復するのに必要なRAM記憶場所
内の情報を適切な情報とともに保持する。
しかし、衝突回復の主目的は、衝突後にソヨプを継続す
ることのできるように、必須的の変数をセーブすること
によってジョブ保全性を保持することである。この必須
的変数は、例えば選定数量、倍率、両面コピー及びコピ
ー品質のような、制御・臂ネルから選択される情報の如
きものでおる。他の必須的情報は、衝突の時における機
械の状態及び状況情報である。この情報を保持しておく
ための最も確実な手段は、これら変数を、RAMではな
しに不揮発性メモリに記憶させ、そして情報が変化する
につれて不揮発性メモリ内の情報を絶えず更新すること
である。
従って、好ましい実施例においては、全ての制御盤はソ
ヨプ回復を自動的に行ない、そして全ての手掛D (K
ey )情報は不揮発性メモリ内で絶えず更新される。
−例をあげると、機械がプリント状態にあると、または
用紙が定着器領域に到達していると、衝突の後に、[1
0故障が示される。
これは、用紙通路全体から障害を取り除くことを操作員
に命令するものである。
この故障が除去されると、ソヨプは次に示す再初期設定
手続きに従って進行する。再循環取扱い器が装置内にあ
る場合には、RDHR制御盤82は、衝突があるという
故障信号をCPM制御盤70から受取る。そこで、RD
HR制御fi82は直ちに故障^10を示す。これは、
書類取扱い器内の書類を取抄出して整理し直すことを操
作員に命令するものである〇 この時までに、01M制御盤70オペレーテインダクス
テムは全ての遠隔制御盤をリセット及び再初期設定し終
っている。特に、RAMに記憶されている全ての情報を
クリアし終っている。次に、上記オペレーティングシス
テムは、cpM制御M70上の不揮発性メモリ内の関連
ある変数を遠隔制御盤上の適切なRAM記憶場所にリス
トアする。
詳述すると、CPM制御盤70は、衝突の時におけるゾ
ヨプ選定パラメータで制御I−ネル86を史新し、そし
て遠隔制御盤状態をリストアする。
例えば、RDHR制御盤82は一つの器内の原画の数を
告げられ、そしてCPM制御盤7oは、正しいシートが
グラテン上に来るまでシートを循環させることをRDH
R制御盤82に命令する。
リストアされる他の情報は、例えば、既にソータに送ら
れているシートの数であう、要すれば追加のシーテイン
グを開始すべきビン番号をこれに伴なわせる。好ましい
実施例においては、衝突回復のために用いることが必要
であると考えられ、且つ必要に応じて不揮発性メモリ内
で自動的に更新される約116の変数がある。
待機モードにおいてソフトウェア衝突が生ずると、機械
はリセットされ、そして制御)々ネルは不変のtまリフ
レッシュされる。複写停止?タンが押されており、そし
て機械がサイクルダウンしている場合は、回復は同様で
ある。ゾヨプ割込み中に第2のジョグの途中でシフトウ
ェア衝突が生ずる場合には、衝突回復は非削込みジョグ
と同様である。詳述すると、第2のゾヨプ社、あたかも
シフトウェア衝突が生じなかったかのように、該ジョブ
が中断した場所で継続する。第2のゾ1プが完了した彼
、中断していたゾ田プは、不揮発性メモリに記憶されて
いるその変数をもって、該ジョブが中断した場所から継
続する。
コード付録Cにソフトウェア回復手続きを示す。
しかし、衝突回復が選択されると(ステートメント14
2〜147)、衝突回復フラグ、詳述するとRAM及び
CPM制御盤内のメモリの一つの14イトがセットされ
る。次いで、再循環書類取扱い器がある場合には、RD
HR制御盤が、シフトウェア衝突を知らされる。E10
故陣が示された後に、そして衝突が割込みモード中であ
る場合には、割込みライトが点灯する。−に、衝突前に
選定されだP)ヨプがセットされる。詳述すると、フラ
ッシュし九量及び選定されたコピーの数を含む7セグメ
ント形デイスプレイ134の更新がある(ステートメン
ト804〜816)。
また、遠隔制御盤の再初期設定がある。即ち、cpMI
UIM]盤上の不揮発性メモリに記憶されている適当す
る変数が、遠隔制御盤内の適当するRAM記憶場所にダ
ウンロードされる(ステートメント817〜827)。
以上においては本発明をその実施例について説明したが
、当東者には多くの変更及び変形が可能であ抄、これら
変更及び変形は、全て、特許請求の範囲に記載の如き本
発明の真の精神及び範囲内に包含されるべきである。
【図面の簡単な説明】
第1図は本発明に従って制御することのできる型の機械
またはプロセスの代嚢的なものである複写機の立面図、
第2図は第1図の機械を制御する丸めの制御盤のブロッ
ク線図、第3図は第1図に示す機械の制御に用いられる
若干の基本的タイミング信号を示す図、第4図はシフト
ウェア衝突が検知されたときの機械の回復及び診断の諸
レベルを示すブロック線図、第5図は制御・臂ネル及び
ディスグレイ制御遠隔a4ネルを示す第1図の機械の構
成の斜視図、第6図は第2図における制御盤の各々上の
7臂ワーアツプ及びランタイム衝突カウンタを示すブロ
ック線図、第7図はRAMの内容をブイスジレイする際
のアFレス及びタスク制御バッファデータの関係を示す
ブロック線図、第8図は多重プロセッサクステムにおけ
る制御盤のリセット動作を示す略図、第9図は多重ゾロ
セラ丈システムにおける成る特定の制御盤の選択的リセ
ット動作を示すブロック線図、第10m図ないし第10
e図は第9図に示すリセット動作を詳細に示す図である
。 70・・・中央処理マスク制御盤、72.74.76.
78.82・・・遠隔制御盤、80・・・共用通信線、
84・・・マスタメモリ盤、86・・・制御ノ臂ネル、
88・・・不揮発性メモリ、92・・・タイミングディ
スク、240.242.244.246.248・・・
リセット回路、B・・・バッファ、T・・・トランジス
タ形ドライバ。 FIG、 7 FIG、θ FIG、 9

Claims (9)

    【特許請求の範囲】
  1. (1)  複数の被制御素子を具備する機械の動作を制
    御するための多重プロセッサ型制御装置において、 少なくとも一つが上記被制御素子の一部を制御する複数
    のプロセッサを備え、 上記プロセッサのうちの少なくとも一つはマスタプロセ
    ッサとして働き、更に。 上記マスタノロセッサが上記複数のプロセッサのうちの
    所定の一つを他の上記プロセッサの動作に影響を与える
    ことなしに選択的にリセットするための手段を備えて成
    る多重プロセッサ型制御装置。
  2. (2)  リセットする手段が、マスタプロセッサを複
    数のマイクロプロセッサの各々と相互接続させる別々の
    リセット回路を含んでいる特許請求の範囲第1項記載の
    制御装置。
  3. (3)リセット回路が、マイクロプロセッサリセットパ
    ルス手段と、バッファ手段と、ドライバ手段とを含んで
    おシ、上記バッファ手段及びドライバ手段はリセット信
    号をプロセッサへ与える特許請求の範囲第2項記載の制
    御装置。
  4. (4)  ドライバがトランジスタのドライバである特
    許請求の範囲第3項記載の制御装置。
  5. (5)複数の相互接続された7’Clセツサを有し、上
    記プロセッサのうちの一つはヤスタプロセッサであり、
    上記プロセッサは機械の動作を制御し、上記機械は複数
    の操作用構成部材を有し且つ動作状態を提供し、上記プ
    ロセッサは上記状態に応答して上記操作用構成部材を制
    御するように構成されている多重プロセッサ型制御装智
    における上記プロセッサをリセットする方法において。 上記複数のプロセッサのうちの所定の一つにおける異常
    状態を上記マスタプロセッサにおいて呈示する段階と。 上記複数のプロセッサのうちの上記所定の−つを選択的
    にリセットする段階とを有するリセット方法。
  6. (6)  異常状態が、ソフトウェア衝突を生じさせる
    ハードウェアまたはソフトウェアの誤動作である特許請
    求の範囲第5項記載のリセット方法。
  7. (7)選択的にリセットする段階が、複数のプロセッサ
    のうちの他のものをリセットしない段階を含んでいる特
    許請求の範囲第5項記載のリセット方法。
  8. (8)  選択的K IJ上セツトる段階が、複数のプ
    ロセッサのうちの異常状態を呈するいずれのものをも選
    択的にリセットする段階を含んでいる特許請求の範囲第
    5項記載のリセット方法。
  9. (9)  複数の被制御素子を有する機械の動作を制御
    するためのものであり、上記被制御素子の各々は機械の
    機能を提供するように構成されている多重プロセッサ形
    制御装置において、 上記被制御素子の諸部分を制御しており、各々が上記被
    制御素子の一部に対する状態情報を保持する、複数の遠
    隔プロセッサと。 制御誤動作に応答するマスタゾロセッサと。 上記マスタゾロセッサを上記遠隔プロセッサと相互接続
    させるリセット回線と、 上記遠隔プロセッサの各々に接続され且つ上記マスタプ
    ロセッサに応答して上記リセット回線を介して上記遠隔
    プロセッサにリセット信号を与え、上記該リセット信号
    により上記遠隔プロセッサ内の上記状mtw報を破壊す
    るようになったリセット回路と、 上記マスタプロセッサが制御誤動作に応答して上記リセ
    ット回路を起動し且つ特定の遠隔プロセッサを選択的に
    リセットするようにマスタプロセッサを起動する手段と
    を備えて成り1機械状態情報が上記特定の遠隔プロセッ
    サに対しては失われるが機械状態情報が他の上記遠隔プ
    ロセッサに対しては保持されることを特徴とする多重プ
    ロセッサ形制御装置。
JP58169062A 1982-09-21 1983-09-13 多重プロセツサ型制御装置及び方法 Pending JPS5972554A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42099982A 1982-09-21 1982-09-21
US420999 1982-09-21

Publications (1)

Publication Number Publication Date
JPS5972554A true JPS5972554A (ja) 1984-04-24

Family

ID=23668772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58169062A Pending JPS5972554A (ja) 1982-09-21 1983-09-13 多重プロセツサ型制御装置及び方法

Country Status (6)

Country Link
EP (1) EP0103850A3 (ja)
JP (1) JPS5972554A (ja)
AU (1) AU575297B2 (ja)
CA (1) CA1212987A (ja)
ES (1) ES8502560A1 (ja)
ZA (1) ZA835127B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319834A (ja) * 1988-06-20 1989-12-26 Hitachi Ltd マイクロコンピュータ
JPH04217060A (ja) * 1990-12-18 1992-08-07 Hitachi Ltd 複合プロセッサシステムのリセット方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2145253A (en) * 1983-08-17 1985-03-20 Philips Electronic Associated Method of controlling a domestic appliance
AU622626B2 (en) * 1987-06-03 1992-04-16 Sony Corporation Method of processing data
DE4004709C2 (de) * 1990-02-15 1999-01-07 Bosch Gmbh Robert Rechnersystem
US5333285A (en) * 1991-11-21 1994-07-26 International Business Machines Corporation System crash detect and automatic reset mechanism for processor cards
US6654648B2 (en) * 2000-04-03 2003-11-25 Toyota Jidosha Kabushiki Kaisha Technique of monitoring abnormality in plurality of CPUs or controllers
US7087529B2 (en) 2003-10-02 2006-08-08 Amcol International Corporation Chemical-mechanical polishing (CMP) slurry and method of planarizing surfaces

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1310664A (en) * 1971-01-28 1973-03-21 Ibm Data handling systems
US4263650B1 (en) * 1974-10-30 1994-11-29 Motorola Inc Digital data processing system with interface adaptor having programmable monitorable control register therein
JPS57113169A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Microcomputer
US4521847A (en) * 1982-09-21 1985-06-04 Xerox Corporation Control system job recovery after a malfunction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319834A (ja) * 1988-06-20 1989-12-26 Hitachi Ltd マイクロコンピュータ
JPH04217060A (ja) * 1990-12-18 1992-08-07 Hitachi Ltd 複合プロセッサシステムのリセット方法

Also Published As

Publication number Publication date
AU575297B2 (en) 1988-07-28
EP0103850A3 (en) 1987-01-14
AU1675183A (en) 1984-03-29
ES525391A0 (es) 1985-01-01
ES8502560A1 (es) 1985-01-01
ZA835127B (en) 1984-07-25
EP0103850A2 (en) 1984-03-28
CA1212987A (en) 1986-10-21

Similar Documents

Publication Publication Date Title
EP0104090B2 (en) Control system reproduction machine having job recovery
US4514846A (en) Control fault detection for machine recovery and diagnostics prior to malfunction
US4589090A (en) Remote processor crash recovery
JP2701846B2 (ja) 複写機
EP0104886B1 (en) Distributed processing environment fault isolation
EP0113164B1 (en) Reproduction machine having control crash diagnostics
US4499581A (en) Self testing system for reproduction machine
US4496237A (en) Consumable status display
US5533193A (en) Method of saving machine fault information including transferring said information to another memory when an occurrence of predetermined events or faults of a reproduction machine is recognized
US4580232A (en) Single point microprocessor reset
JPS6260708B2 (ja)
JPS5972554A (ja) 多重プロセツサ型制御装置及び方法
US4737907A (en) Multiprocessor control synchronization and instruction downloading
JPH0381146B2 (ja)
JPS58137854A (ja) 安全装置
JPS5936264A (ja) 複写機
JP2523848Y2 (ja) 画像形成装置
JPS6167052A (ja) 複写機の異常状態診断方法
JPH0490563A (ja) 複写制御装置
JPH0242560A (ja) 制御装置の監視制御方法
JPH0291737A (ja) 制御装置の暴走監視制御方法
NL8400222A (nl) Afdrukinrichting.
JPS59152459A (ja) 複写機の異常状態記憶装置
JPH06222637A (ja) 画像処理装置
JPH05113701A (ja) 複写機のメンテナンス用通信システム