JPS5968960A - 膜抵抗体の製造方法 - Google Patents
膜抵抗体の製造方法Info
- Publication number
- JPS5968960A JPS5968960A JP57178856A JP17885682A JPS5968960A JP S5968960 A JPS5968960 A JP S5968960A JP 57178856 A JP57178856 A JP 57178856A JP 17885682 A JP17885682 A JP 17885682A JP S5968960 A JPS5968960 A JP S5968960A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- film
- resistance
- resistor film
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａＪ 発明の技術分野
本発明はハイブリッド回路を構成する膜抵抗体の製造′
）ｊ法に関す。
）ｊ法に関す。
（ｂｌ 技術の背景
セラミック等絶縁基板上にスクリーン印刷・焼成法ある
いはスパッタリング技法を主体として、薗路尋体パター
ンと適宜比抵抗の抵抗形成膜等とを形成し、該形成基板
に各棟の半纏体チップ等塔載したハイブリッド回路は、
平面構成のしかも特性のそろった恢能回路が得られ、例
えばＡ／Ｄコンバータやアクティブフィルタ等に当用さ
れている。
いはスパッタリング技法を主体として、薗路尋体パター
ンと適宜比抵抗の抵抗形成膜等とを形成し、該形成基板
に各棟の半纏体チップ等塔載したハイブリッド回路は、
平面構成のしかも特性のそろった恢能回路が得られ、例
えばＡ／Ｄコンバータやアクティブフィルタ等に当用さ
れている。
係る基板形成の回路は、通常、設計仕様に従りて先づ尚
堺′Ｉａ、任の回路導体部分がシ（ターン形成され、次
いで週宜面桜抵抗値の抵抗形成膜部分がパターン形成さ
れ、更にパターン形成部分には表面保表のための絶脈菫
膜がコートされるのが一般的である。
堺′Ｉａ、任の回路導体部分がシ（ターン形成され、次
いで週宜面桜抵抗値の抵抗形成膜部分がパターン形成さ
れ、更にパターン形成部分には表面保表のための絶脈菫
膜がコートされるのが一般的である。
本発明は就中抵抗形成膜パターンに対する抵抗値４′ぼ
度を吊すためのトリミング＋段の改良を図るにある。。
度を吊すためのトリミング＋段の改良を図るにある。。
（ＣＩ 従来技術と問題点
第１図は従来の抵抗形成膜部分を示す正面図でめる。
１甲、ｌＦｉ例えばバ２ジウム銀系の金属粉末及びガラ
スとの配合比を変える等して抵抗値調整をした抵抗形成
膜、２は抵抗形成膜ｌの下地側にパターン形成された１
の両端を接続する電極部分である。
スとの配合比を変える等して抵抗値調整をした抵抗形成
膜、２は抵抗形成膜ｌの下地側にパターン形成された１
の両端を接続する電極部分である。
係る基本成形後の抵抗形成膜表面はガラス保役膜が被崩
延れその乾燥並びに焼成、がされる。これに続いて抵抗
形成膜は、Ｄｉ定抵抗値を得るためのレーザ光スポット
照射による抵抗値切出しの図示４の如きＬ字状の溝切り
がされる。
延れその乾燥並びに焼成、がされる。これに続いて抵抗
形成膜は、Ｄｉ定抵抗値を得るためのレーザ光スポット
照射による抵抗値切出しの図示４の如きＬ字状の溝切り
がされる。
即ち、抵抗形成膜１生成の膜厚さや縦横寸法上りバラツ
キ等製造に係る抵抗値変動の修正を含む所定積度の抵抗
膜体を取得するための４で示す折れ線矢印に沿って抵抗
体の溝切り加工（トリミングと呼ばれる）がされる。
キ等製造に係る抵抗値変動の修正を含む所定積度の抵抗
膜体を取得するための４で示す折れ線矢印に沿って抵抗
体の溝切り加工（トリミングと呼ばれる）がされる。
しかしながら、従来の例えばレーザ光ビーム照射による
抵抗体膜の膚切り加工方法によると、加工寸法上の積置
は萬いがレーザビームの熱衝撃により、切断の’６４端
や及び切断終端５に於て膜体に倣不装湯を生じ、製造後
の抵抗体膜の安定性に問題がめる。
抵抗体膜の膚切り加工方法によると、加工寸法上の積置
は萬いがレーザビームの熱衝撃により、切断の’６４端
や及び切断終端５に於て膜体に倣不装湯を生じ、製造後
の抵抗体膜の安定性に問題がめる。
（ｄ） 発明の目的
本発明の目的は、前記の問題点を解決することである。
本発明によれば対象抵抗膜に直接溝切り加工するを改め
’４ ＝パターン側で溝切り加工して等価な抵抗値調整
をするにある。
’４ ＝パターン側で溝切り加工して等価な抵抗値調整
をするにある。
（ｅ） 発明の構成
Ｍ体回路パターン間に形成された抵抗体膜の長さ方向に
略直交する方向に抵抗体膜接続電極を導出したハイブリ
ッド回路に於て、何れか一方の前記抵抗体膜接続電極が
くし型導体パターンとされ該パターンの複数導出の脚部
分ｄ切断して所定の抵抗体を形成することにより前記目
的を達成したものである。
略直交する方向に抵抗体膜接続電極を導出したハイブリ
ッド回路に於て、何れか一方の前記抵抗体膜接続電極が
くし型導体パターンとされ該パターンの複数導出の脚部
分ｄ切断して所定の抵抗体を形成することにより前記目
的を達成したものである。
（ｆ） 発明の＊流側
第２図は本発明の一実施例を示す抵抗体形成膜パターン
の正面図である。
の正面図である。
第２図の正面図に於て、１は抵抗体形成膜、２と２は前
記抵抗体膜ｌの長さ方向端部で接続する略直角方向に導
出の抵抗体電極、これは該パターン形成基板３に対する
導体回路パターンと同時に印刷・焼成される。例示電極
２と２′とは、左右入れ替った状態で配置しても構わな
い。又、抵抗膜１の形状は基本パターンを示すものでこ
こは各種の変形がありうる。
記抵抗体膜ｌの長さ方向端部で接続する略直角方向に導
出の抵抗体電極、これは該パターン形成基板３に対する
導体回路パターンと同時に印刷・焼成される。例示電極
２と２′とは、左右入れ替った状態で配置しても構わな
い。又、抵抗膜１の形状は基本パターンを示すものでこ
こは各種の変形がありうる。
而して、本発明は抵抗体電極の一方、＋ｆｉｆ記２′側
寛極パターンは多数の短冊状導体脚を壱するくし型接続
電極とされる。
寛極パターンは多数の短冊状導体脚を壱するくし型接続
電極とされる。
図示６．７．８及び９は前記の短冊状尋体脚である。か
くして、対向の・−極２との間の抵抗体膜ｌは主たる抵
抗体膜ｌＯ１及び該抵抗体膜の長さ方向に細切れの抵抗
体Ｍ１１．１２．及び１３が複数分割し設けられたこと
になる。主抵抗体膜ｌＯの具備ブーる抵抗値四に対して
、前記細切れ部分の膜抵抗１匹をい助とすると、ΔＲは
加算式でなす該膜抵抗体ｌ（Ｄ抵抗ｉＶＬ調整用抵抗要
素である。
くして、対向の・−極２との間の抵抗体膜ｌは主たる抵
抗体膜ｌＯ１及び該抵抗体膜の長さ方向に細切れの抵抗
体Ｍ１１．１２．及び１３が複数分割し設けられたこと
になる。主抵抗体膜ｌＯの具備ブーる抵抗値四に対して
、前記細切れ部分の膜抵抗１匹をい助とすると、ΔＲは
加算式でなす該膜抵抗体ｌ（Ｄ抵抗ｉＶＬ調整用抵抗要
素である。
図示矢印１４は前記短冊状導体脚に対しレーザ光スポッ
ト照射の走査方向であって、これにより前記調整用抵抗
安累ΔＲを主抵抗値Ｒに順次加算してなす本発明のトリ
ミング手段を示している。
ト照射の走査方向であって、これにより前記調整用抵抗
安累ΔＲを主抵抗値Ｒに順次加算してなす本発明のトリ
ミング手段を示している。
前Ｈｅ加工手段によれば、従来の抵抗形成族に対する所
定積度の抵抗値調整は不要となる。然も、従来実用時微
細な抵抗膜体の裂傷やクシツクによる安定性の問題も皆
無となる。巣に又、本発明の加工＋段は、前記の如き欠
陥６１分を有しないため回路の高′屯圧耐性、例えば耐
サージ特性を向上させるに有効である。
定積度の抵抗値調整は不要となる。然も、従来実用時微
細な抵抗膜体の裂傷やクシツクによる安定性の問題も皆
無となる。巣に又、本発明の加工＋段は、前記の如き欠
陥６１分を有しないため回路の高′屯圧耐性、例えば耐
サージ特性を向上させるに有効である。
（ｇ） 発明の動床
前記詳頑に説明した本発明になる膜抵抗体の製造方法に
よれば、経時的抵抗値変化の極めて小さい、しかも前記
の耐サージ特性の彼れだ薄膜回路が実現されることから
、その実用的価値は大きい。
よれば、経時的抵抗値変化の極めて小さい、しかも前記
の耐サージ特性の彼れだ薄膜回路が実現されることから
、その実用的価値は大きい。
ＲＪ １図は従来の膜抵抗体パターン正面図、及び第２
図は本発明の一実施例を示す抵抗体膜パターンの正面図
である。 図中、１は抵抗体形成膜、２と２′はｌの導体篭極都、
３は基板めるいは回路基板、４はトリミング溝、６・７
・８及び９はくし型パターンの接続電極及びｌＯは主抵
抗体膜である。
図は本発明の一実施例を示す抵抗体膜パターンの正面図
である。 図中、１は抵抗体形成膜、２と２′はｌの導体篭極都、
３は基板めるいは回路基板、４はトリミング溝、６・７
・８及び９はくし型パターンの接続電極及びｌＯは主抵
抗体膜である。
Claims (1)
- 【特許請求の範囲】 導体回路パターン間に形成された抵抗体膜の長さ方向に
略直又する方向に抵抗体膜接続［極を導出したハイブリ
ッド回路に於て、倒れか一方の前記抵抗体膜接続′嶋極
がくし型導体パターンとされΣ 該パターンの抜数棉出の脚部分Ｉ切断して所定の抵抗体
を形成することを特徴とする膜抵抗体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57178856A JPS5968960A (ja) | 1982-10-12 | 1982-10-12 | 膜抵抗体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57178856A JPS5968960A (ja) | 1982-10-12 | 1982-10-12 | 膜抵抗体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5968960A true JPS5968960A (ja) | 1984-04-19 |
Family
ID=16055871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57178856A Pending JPS5968960A (ja) | 1982-10-12 | 1982-10-12 | 膜抵抗体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5968960A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219105A (ja) * | 1987-03-07 | 1988-09-12 | 富士通テン株式会社 | 印刷抵抗体の抵抗値調整方法 |
| WO2022133674A1 (zh) * | 2020-12-21 | 2022-06-30 | 深圳顺络电子股份有限公司 | 负载片及其制备方法 |
-
1982
- 1982-10-12 JP JP57178856A patent/JPS5968960A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63219105A (ja) * | 1987-03-07 | 1988-09-12 | 富士通テン株式会社 | 印刷抵抗体の抵抗値調整方法 |
| WO2022133674A1 (zh) * | 2020-12-21 | 2022-06-30 | 深圳顺络电子股份有限公司 | 负载片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3947801A (en) | Laser-trimmed resistor | |
| KR100333297B1 (ko) | 저항기 및 그 제조방법 | |
| US2693023A (en) | Electrical resistor and a method of making the same | |
| JPH0513237A (ja) | ソリツドインダクタ | |
| JPH0316251Y2 (ja) | ||
| JPH10289803A (ja) | 抵抗器およびその製造方法 | |
| JP2018195637A (ja) | チップ抵抗器の製造方法 | |
| JPS5968960A (ja) | 膜抵抗体の製造方法 | |
| US3586933A (en) | Trimmable monolithic capacitor and method of making the same | |
| CN115206609B (zh) | 片式电阻器和片式电阻器的制造方法 | |
| JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JP2777206B2 (ja) | 厚膜抵抗器の製造方法 | |
| JPH0684621A (ja) | 抵抗体のトリミング方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPS5952804A (ja) | 膜抵抗体の製造方法 | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JP2002008902A (ja) | 抵抗部品及びその抵抗値調整方法 | |
| JPS5678147A (en) | Manufacture of thick film hybrid integrated circuit board | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JP2022178503A (ja) | チップ抵抗器 | |
| KR100317466B1 (ko) | 서미스터 소자의 제조 방법 | |
| JPH11150011A (ja) | 厚膜抵抗体の形成方法 | |
| JPH0521215A (ja) | チツプ抵抗器の製造方法 | |
| JPH05217712A (ja) | チツプ型サーミスタ及びその製造方法 |