JPS5962926A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS5962926A JPS5962926A JP57170874A JP17087482A JPS5962926A JP S5962926 A JPS5962926 A JP S5962926A JP 57170874 A JP57170874 A JP 57170874A JP 17087482 A JP17087482 A JP 17087482A JP S5962926 A JPS5962926 A JP S5962926A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- constant current
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は定電流回路に関し、特にl2L(Integr
atedInjection Logic )回路を用
いた定電流回路に関する。
atedInjection Logic )回路を用
いた定電流回路に関する。
I2L2Lを用いた定電流回路は、回路構成が簡単であ
る、等の利点を有12ている。
る、等の利点を有12ている。
しかし、本願発明に先立ち本発明者が検討したところに
よれば、I”L回路においてインジェクション電流を一
定にしても、インバース直流電流増幅率−βiΩ誤差が
犬であるため、出力定電流■χが変動することが判明し
た。このため、I’L回路で構成された定電流回路をア
ナログ回路に用いた場合は、ノイズ発生の一因となる。
よれば、I”L回路においてインジェクション電流を一
定にしても、インバース直流電流増幅率−βiΩ誤差が
犬であるため、出力定電流■χが変動することが判明し
た。このため、I’L回路で構成された定電流回路をア
ナログ回路に用いた場合は、ノイズ発生の一因となる。
発振回路に用いた場合は、発振周波数が不安定になる。
また、差動増幅回路等に用いた場合、直流オフセント電
圧が大になる、等の欠陥が明らかにされた。
圧が大になる、等の欠陥が明らかにされた。
本発明は上述の如き実状からなされたものであシ、その
目的とするところは、I’L回路で構成され、かつ出力
定電流の変動を防止するようにした定電流回路を提供す
ることにある。
目的とするところは、I’L回路で構成され、かつ出力
定電流の変動を防止するようにした定電流回路を提供す
ることにある。
以下、図面を参照して本発明の一実施例を述べる。
定電圧電源回路1は、バイポーラトランジスタで構成さ
れている。+voc 電源から、抵抗It、。
れている。+voc 電源から、抵抗It、。
ツェナーダイオードDI IダイオードDt 、D
sを介してアースラインへ電流が流れることにより、ト
ランジスタQ、のベース電圧vBF、1が決定される。
sを介してアースラインへ電流が流れることにより、ト
ランジスタQ、のベース電圧vBF、1が決定される。
トランジスタQ、がオン状態に動作し、トランジスタQ
t + Q+ +抵抗R,を介してアースラインへ
’I、流が流れる。トランジスタQt 、Q3は。
t + Q+ +抵抗R,を介してアースラインへ
’I、流が流れる。トランジスタQt 、Q3は。
カレントミラー回路に11″・Y成されているので、ト
ランジスタQ2を流れる′1;b流と同一の電流が、ト
ランジスタQ8を流れる。トランジスタQ3を流れる電
流によって、抵抗R3に電圧降下が生じ、この電圧が基
準電圧として電圧比較器2の第1の入力端子へ供給され
る。なお、上記トランジスタQ。
ランジスタQ2を流れる′1;b流と同一の電流が、ト
ランジスタQ8を流れる。トランジスタQ3を流れる電
流によって、抵抗R3に電圧降下が生じ、この電圧が基
準電圧として電圧比較器2の第1の入力端子へ供給され
る。なお、上記トランジスタQ。
〜Q、は、I2L回路を構成するインバーストランジス
タに比較して、電流増幅率hF、E が安定している
。従って、上nC基準電圧は極めて安定している。
タに比較して、電流増幅率hF、E が安定している
。従って、上nC基準電圧は極めて安定している。
電流源3i、l:、I2L回路へ供給されるインジェク
ション電流I i n jを発生するだめのものであり
。
ション電流I i n jを発生するだめのものであり
。
その電流量は電圧比較器2の出力信号によ〜て制御され
る。トランジスタQ u + Qlt + Qts +
Q14(r:J、I2L回路を$?¥成し、上記電流
源3の出力電流が。
る。トランジスタQ u + Qlt + Qts +
Q14(r:J、I2L回路を$?¥成し、上記電流
源3の出力電流が。
インジェクション電流l1njとしてトランジスタQ
oのエミッタに供給される。このインジェクション電流
のほとんどはダイオード接続されたトランジスタQ +
2に流れ、トランジスタQ’+2のベースにバイアス電
圧が発生する。このバイアス電圧によって、トランジス
タQ+31Q+4の定電流Ixが選定される。−また、
上記インジェクションtLt流の電流値に対応した電圧
信号がQ、、R4によシ、電圧比較器2の第2の入力端
子へ供給される。
oのエミッタに供給される。このインジェクション電流
のほとんどはダイオード接続されたトランジスタQ +
2に流れ、トランジスタQ’+2のベースにバイアス電
圧が発生する。このバイアス電圧によって、トランジス
タQ+31Q+4の定電流Ixが選定される。−また、
上記インジェクションtLt流の電流値に対応した電圧
信号がQ、、R4によシ、電圧比較器2の第2の入力端
子へ供給される。
いま仮りに、インバータ4によってトランジスタQ+t
+ QCs + Q140ベースが開放状態に変化し
たとする。トランジスタQ It +’ Q rs +
Q +4に電流が流れ、トランジスタQ+s + Q
10がオン秋態に動作して、定電流Ixが流れる。定’
(i5.流Ixは、トランジスタQ 1t + QCs
+ Qltのインバース直流電流増幅率βiによって
変化する。定電流Ixの変化ハ、R4によって電圧変化
に変換されて1iL圧比較器2へ伝達される。電圧比較
器2は、2つの入力信号の電圧比較を行ない、電圧差に
対応した出力信号を電流源3に供給する。電流源3から
イ(Iられるインジェクション電流は、上記出力信号に
対応して増減する。この結果、トランジスタQ ltの
ベース・コレクタ電流と、トランジスタQ Is +
Q14のベース電流とが制御される。そして、トランジ
スタQ12 + QCs + Q10のインノ(−ス直
流電流増幅率βiK無関係な定宿、流Ixが所定の電流
値に制御されり)。
+ QCs + Q140ベースが開放状態に変化し
たとする。トランジスタQ It +’ Q rs +
Q +4に電流が流れ、トランジスタQ+s + Q
10がオン秋態に動作して、定電流Ixが流れる。定’
(i5.流Ixは、トランジスタQ 1t + QCs
+ Qltのインバース直流電流増幅率βiによって
変化する。定電流Ixの変化ハ、R4によって電圧変化
に変換されて1iL圧比較器2へ伝達される。電圧比較
器2は、2つの入力信号の電圧比較を行ない、電圧差に
対応した出力信号を電流源3に供給する。電流源3から
イ(Iられるインジェクション電流は、上記出力信号に
対応して増減する。この結果、トランジスタQ ltの
ベース・コレクタ電流と、トランジスタQ Is +
Q14のベース電流とが制御される。そして、トランジ
スタQ12 + QCs + Q10のインノ(−ス直
流電流増幅率βiK無関係な定宿、流Ixが所定の電流
値に制御されり)。
ところで、トランジスタQ+sの出力端には、負荷とj
〜て’?5イtli回路が接L’j+’、されるが、そ
の−例として差動増幅器5が接続8れた場合について述
べる。
〜て’?5イtli回路が接L’j+’、されるが、そ
の−例として差動増幅器5が接続8れた場合について述
べる。
トランジスタQ211Q22+抵抗Ro 、R,、によ
って差ルυ増lIす3S器5が第1・y成されている。
って差ルυ増lIす3S器5が第1・y成されている。
入力端子T1+T、に供給される入力信号の極性に対応
して、差動増幅動作が行われろ。この際、電流Ixが上
述した定”L ?lff1回路によって所定の電流値に
制御されるので、上記差動増幅動作が正確に行われる。
して、差動増幅動作が行われろ。この際、電流Ixが上
述した定”L ?lff1回路によって所定の電流値に
制御されるので、上記差動増幅動作が正確に行われる。
なお、I2L回路は、半導体集積回路を構成する同一チ
ップ上に他のバイポーラ回路と共存させるσとができる
。従って、音響用集積回路、或いはテレビジョン受像機
やV T R等に使用されるリニア(18積回路に」二
記定電流回路を共存させて、簡便な回路+:、y成で正
確な回路動作を行わせることができる。
ップ上に他のバイポーラ回路と共存させるσとができる
。従って、音響用集積回路、或いはテレビジョン受像機
やV T R等に使用されるリニア(18積回路に」二
記定電流回路を共存させて、簡便な回路+:、y成で正
確な回路動作を行わせることができる。
また、第1図に示す定電圧電源1は、特別に設ける必要
がなく、他のバイポーラ回路において使用される定1]
L圧電源を利用することができる。
がなく、他のバイポーラ回路において使用される定1]
L圧電源を利用することができる。
更に、市、流源3に接続されるI2L回路は1回路のみ
でなく、複数のI2L回路を接続することもできる。
でなく、複数のI2L回路を接続することもできる。
以上に述べた如く、本発明を適用した定電流回路によれ
ば、I’L回路を構成するトランジスタの直流電流増幅
率の誤差に対応して出力電流を所定の定電流に制御し得
る。また、本発明を適用した定電流回路は、四−チップ
上に他のバイポーラ回路とともに共存させることができ
、半導体集積回路の集積度が向上する。
ば、I’L回路を構成するトランジスタの直流電流増幅
率の誤差に対応して出力電流を所定の定電流に制御し得
る。また、本発明を適用した定電流回路は、四−チップ
上に他のバイポーラ回路とともに共存させることができ
、半導体集積回路の集積度が向上する。
第1図は本発明の一実施例を示す定電流回路の回路図で
ある。 l・・定電圧電源、2・・・電圧比較器、3・・電流源
、Q It I Qlt + QCs・・・■2L回路
を構成するトランジスタ、Ix・・出力矩、流。
ある。 l・・定電圧電源、2・・・電圧比較器、3・・電流源
、Q It I Qlt + QCs・・・■2L回路
を構成するトランジスタ、Ix・・出力矩、流。
Claims (1)
- 1、 I’L回路のインジェクション電流(l1nj
)に応答した定電流(Ix)に対応した信号を比較器
(2)の一方の入力端子に印加せしめ、基準信号を上記
比較器(2)の他方の入力端子に印加するとともに、上
記比較器(2)の出力信号によって上記インジェクショ
ン電流(l1nj )の電流値を制御することによって
、上記定電流(Ix)の電流値を上記基準信号に応じた
所定の値に制御せしめてなるこ吉を特徴上する定電流回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57170874A JPS5962926A (ja) | 1982-10-01 | 1982-10-01 | 定電流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57170874A JPS5962926A (ja) | 1982-10-01 | 1982-10-01 | 定電流回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5962926A true JPS5962926A (ja) | 1984-04-10 |
Family
ID=15912910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57170874A Pending JPS5962926A (ja) | 1982-10-01 | 1982-10-01 | 定電流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5962926A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370550A (ja) * | 1986-09-12 | 1988-03-30 | Nec Corp | 半導体集積回路装置 |
US4999567A (en) * | 1988-12-21 | 1991-03-12 | Nec Corporation | Constant current circuit |
EP0483125A2 (en) * | 1988-06-30 | 1992-04-29 | ALCATEL BELL Naamloze Vennootschap | Current-source |
-
1982
- 1982-10-01 JP JP57170874A patent/JPS5962926A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6370550A (ja) * | 1986-09-12 | 1988-03-30 | Nec Corp | 半導体集積回路装置 |
JPH0565059B2 (ja) * | 1986-09-12 | 1993-09-16 | Nippon Electric Co | |
EP0483125A2 (en) * | 1988-06-30 | 1992-04-29 | ALCATEL BELL Naamloze Vennootschap | Current-source |
US4999567A (en) * | 1988-12-21 | 1991-03-12 | Nec Corporation | Constant current circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4965510A (en) | Integrated semiconductor circuit | |
JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
JPS6149616A (ja) | 温度保護用回路装置 | |
US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
US20060006910A1 (en) | Differential current output unit | |
US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
JP2003263232A (ja) | バンドギャップリファレンス回路 | |
JPS5962926A (ja) | 定電流回路 | |
JPH04315207A (ja) | 電源回路 | |
JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
US6806770B2 (en) | Operational amplifier | |
JP2709033B2 (ja) | 定電圧発生回路 | |
JP3282402B2 (ja) | 直線検波回路 | |
JPH0413692Y2 (ja) | ||
US3775667A (en) | Monolithic integrable series stabilization circuit | |
JPH01288911A (ja) | BiCMOS基準電圧発生器 | |
JPS599297Y2 (ja) | 電圧レギレ−タ | |
JP4299381B2 (ja) | 定電圧生成回路 | |
JPS6055788A (ja) | 自動彩度制御差電圧発生回路 | |
JPS5913053B2 (ja) | 定電圧回路 | |
JPS58198907A (ja) | ミユ−テイング増幅器の誤動作防止回路 | |
JP3512935B2 (ja) | 直流安定化電源回路 | |
JPH02177613A (ja) | レベル変換回路 |