JPH0565059B2 - - Google Patents

Info

Publication number
JPH0565059B2
JPH0565059B2 JP61216485A JP21648586A JPH0565059B2 JP H0565059 B2 JPH0565059 B2 JP H0565059B2 JP 61216485 A JP61216485 A JP 61216485A JP 21648586 A JP21648586 A JP 21648586A JP H0565059 B2 JPH0565059 B2 JP H0565059B2
Authority
JP
Japan
Prior art keywords
power
power supply
capacitor
power line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61216485A
Other languages
English (en)
Other versions
JPS6370550A (ja
Inventor
Hiroshi Shiba
Keimei Mikoshiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61216485A priority Critical patent/JPS6370550A/ja
Publication of JPS6370550A publication Critical patent/JPS6370550A/ja
Priority to US07/383,292 priority patent/US4937649A/en
Publication of JPH0565059B2 publication Critical patent/JPH0565059B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に多数
の論理ゲートを含む半導体集積回路装置に関す
る。
〔従来の技術〕
かかる半導体集積回路装置は一つの半導体チツ
プとして形成される。各論理ゲート（以下ゲート
という）動作時に電源電力が消費される、いいか
えれば、過渡的に電流が流れる。この電流は、半
導体チツプ上に形成された金属細線である電源線
を介して、各ゲートに並列に供給される。
各ゲートの平均負荷容量CLを0.2pF、スイツチ
ング時間tpdを0.1nS、電源電圧Vccを5Vとする
と、一つのゲートが動作したとき過渡的に流れる
電流Iccは Icc＝CLVcc／tpd ＝0.2pF×5V／0.1nS ＝10ｍＡ となる。ゲートの総数を100万ゲートとし、その
うち1/10、すなわ1000ゲートが同時に動作すると
すれば、電源線に流れる電流のピークは10Aとい
う大きい値になる。しかし、このような大電流
は、電源線のエレクトロマイグレーシヨンまたは
焼失を招き、また、電源線の抵抗成分やリアクタ
ンス成分により大きな電位降下を招く。
デイスクリート回路では、回路節点にコンデン
サを接続し、このコンデンサから過渡的な電流を
供給することにより、電源線の電位変動を抑圧す
ることが行われている。しかし、半導体チツプに
このようなコンデンサを集積するとチツプサイズ
を増大させることになるので、従来の半導体集積
回路装置はこのようなコンデンサは用いていなか
つた。
〔発明が解決しようとする問題点〕
以上説明したように従来の半導体集積回路装置
は、ゲート数が多くなると電源線が損傷したり電
源線により大きな電位降下が生じたりするので、
集積度が制約されるという欠点がある。
本発明に目的は、上記欠点を解決してチツプサ
イズを増大させることなく電源線を流れる電流の
ピークを抑圧して集積度を上げることができる半
導体集積回路装置を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体集積回路装置は、第１の電源線
と、この第１の電源線の電位とは異なる電位の第
２の電源線と、前記第１およひ第２の電源線を介
して電源電力が供給される複数の論理ゲートとを
備える半導体チツプと、この半導体チツプの電源
線上に形成され、かつ前記複数の論理ゲートが形
成された領域のほぼ全面にわたつて形成された容
量とを備え、前記容量は前記第１および第２の電
源時間に分布的に接続されて構成されている。
〔実施例〕
以下実施例を示す図面を参照して本発明につい
て詳細に説明する。
第１図は、本発明の半導体集積回路装置の第一
の実施例の縦断面図である。
第１図に示す実施例は、多数のゲートを有する
シリコンチツプ１と、シリコンチツプ１を表面に
形成された金属の電源線１０１と、シリコンチツ
プ１および電源線１０１を覆う二酸化ケイ素（Si
O2）の層間絶縁膜２と、層間絶縁膜２中に埋設
された金属の電源線１０２と、層間絶縁膜２と上
に順次形成された金属の電極膜３、五酸化タンタ
ル（TX2O5）の高誘電率膜４および金属の電極膜
５とを備えて形成されている。
電源線１０１はシリコンチツプ１の各ゲートに
直接、電源線１０２は層間絶縁膜２中のスルーホ
ールを介して各ゲートに接続されている。シイコ
ンチツプ１・層間絶縁膜２ならびに電源線１０
１，１０２からなる部分は従来の半導体集積回路
装置を構成する半導体チツプと何等変るところは
ない。
電極膜３，５ならびに高誘電導膜４は平板コン
デンサを構成している。電源線１０１は電極膜５
に、電源線１０２は電極膜３に、それぞれ（点線
で図示した）スルーホール介して分布的に接続さ
れており、従つて上記の平板コンデンサは電源線
１０１，１０２間の分布的に接続されていること
になる。
第２図は、第１図に示す実施例の模式ブロツク
図である。ゲート６はシリコンチツプ１中のゲー
トであり、コンデンサ７は平板コンデンサを分布
的に図示したものである。複数のゲート６ごとに
一つのコンデンサ７が設けられていることにな
る。電源線１０１には電源電圧Vccが印加され、
電源線１０２は接地される。
動作しているゲート６に、そのスイツチング時
間tpd中近傍のコンデンサ７から電源線１０１，
１０２を介して、電流Iccが供給される。それぞ
れのゲート６の動作時度率は一般に小さく、コン
デンサ７を比較的長い時間をかけて電源電圧Vcc
により充電できるから、電源線１０１，１０２を
流れる電流のピークを十分小さく抑制することが
できる。
シリコンチツプ１におけるゲートの面密度を
1000ゲート／mm2、各ゲートの平均負荷容量を
0.2pFとすると負荷容量の面密度は200pF／mm2と
なる。平板コンデンサを2000pF／mm2にすれば各
ゲートに加わる電圧の変動率を1/10以下におさえ
ることができる。Ta2O5の比誘電率は約20である
から、高誘電率膜４の厚さを0.1μｍにすれば約
2000pF／mm2の容量が得られる。
第３図は、本発明の半導体集積回路装置の第二
の実施例の縦断面図である。
第３図に示す実施例は、多数のゲートを有する
シリコンチツプ１と、シリコンチツプ１の表面に
それぞれ形成された金属と電源線１０１，１０３
と、チツプコンデンサ８と、電源線１０１，１０
３とチツプコンデンサ８とを接続するバンプ９と
を備えて形成されている。
電源線１０１には電源電圧Vccが印加され、電
源線１０３は接地され、これら電源線を介して各
ゲート電源電力が供給される。電源線１０１，１
０３には分布的に金のバンプ９が設けられてお
り、バンプ９を介して電源線１０１と電源線１０
３とがチツプコンデンサ８のそれぞれの電極に分
布液に接続される。
第４図は第３図におけるチツプコンデンサ８を
示す図面であり、ａは縦断面図、ｂは平面図であ
る。
チツプコンデンサ８は積層セラミツクコンデン
サであり、第４図ａに図示するように、電極８
１，８２と、それらの間を充填する高誘電率セラ
ミツクとからなる。電極８１，８２は、シリコン
チツプ１と相対する面で第４図ｂに図示するよう
に互に入組込んだ櫛歯状をしている。電源線１０
１上のバンプ９が、例えば、電極８１に、電源線
１０３上のバンプ９が電極８２に、それぞれ接続
される。第４図ｂにおける丸印は、バンプ９の接
続される場所を例示的に図示している。
ゲートが動作するとき流れる電流はそのゲート
の近傍のバンプ９（と電源線１０１，１０３と）
を介してチツプコンデンサ８から供給されるの
で、電源線１０１，１０３を流れる電流のピーク
を十分小さく抑圧することができる。
〔発明の効果〕
以上詳細に説明したように本発明に半導体集積
回路装置は、各ゲートに電源電力を供給する電源
線に分布的に容量を接続し、ゲートが動作したと
き過渡的に流れる電流をこの容量から供給するの
で、電源線を流れる電流のピークを抑圧すること
ができ、しかも容量を半導体チツプの上に形成し
ておりチツプサイズを増大させることもないの
で、集積度を上げることができるという効果があ
る。
【図面の簡単な説明】
第１図は、本発明の半導体集積回路装置の第一
の実施例の縦断面図、第２図は、第１図に示す実
施例の模式ブロツク図、第３図は、本発明の半導
体集積回路装置の第二の実施例の縦断面図、第４
図ａおよびｂは、第３図におけるチツプコンデン
サの縦断面図および平面図である。 １……シリコンチツプ、２……層間絶縁膜、
３，５……電極膜、４……高誘電率膜、８……チ
ツプコンデンサ、９……バンプ、１０１〜１０３
……電源線。

Claims (1)

  1. 【特許請求の範囲】 １ 第１の電源線と、この第１の電源線の電位と
    は異なる電位の第２の電源線と、前記第１および
    第２の電源線を介して電源電力が供給される複数
    の論理ゲートとを備える半導体チツプと、 前記半導体チツプの電源線上に形成され、かつ
    前記複数の論理ゲートが形成された領域のほぼ全
    面にわたつて形成された容量とを備え、 前記容量は前記第１および第２の電源線間に分
    布的に接続されていることを特徴とする半導体集
    積回路装置。
JP61216485A 1986-09-12 1986-09-12 半導体集積回路装置 Granted JPS6370550A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61216485A JPS6370550A (ja) 1986-09-12 1986-09-12 半導体集積回路装置
US07/383,292 US4937649A (en) 1986-09-12 1989-07-17 Semiconductor integrated circuit having a capacitor for stabilizing a voltage at a power supplying wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61216485A JPS6370550A (ja) 1986-09-12 1986-09-12 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6370550A JPS6370550A (ja) 1988-03-30
JPH0565059B2 true JPH0565059B2 (ja) 1993-09-16

Family

ID=16689167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61216485A Granted JPS6370550A (ja) 1986-09-12 1986-09-12 半導体集積回路装置

Country Status (2)

Country Link
US (1) US4937649A (ja)
JP (1) JPS6370550A (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124625A (en) * 1988-05-31 2000-09-26 Micron Technology, Inc. Chip decoupling capacitor
US5687109A (en) * 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
JP2601022B2 (ja) * 1990-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
US5170243A (en) * 1991-11-04 1992-12-08 International Business Machines Corporation Bit line configuration for semiconductor memory
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
SE470415B (sv) * 1992-07-06 1994-02-14 Ericsson Telefon Ab L M Kondensator med hög kapacitans i ett integrerat funktionsblock eller en integrerad krets, förfarande för framställning av kondensatorn och användning av kondensatorn som en integrerad avkopplingskondensator
US5479316A (en) * 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5670815A (en) * 1994-07-05 1997-09-23 Motorola, Inc. Layout for noise reduction on a reference voltage
US5482897A (en) * 1994-07-19 1996-01-09 Lsi Logic Corporation Integrated circuit with on-chip ground plane
US6147857A (en) * 1997-10-07 2000-11-14 E. R. W. Optional on chip power supply bypass capacitor
US7587044B2 (en) 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
US6304658B1 (en) * 1998-01-02 2001-10-16 Cryptography Research, Inc. Leak-resistant cryptographic method and apparatus
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
CA2333095C (en) * 1998-06-03 2005-05-10 Cryptography Research, Inc. Improved des and other cryptographic processes with leak minimization for smartcards and other cryptosystems
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
JP4216475B2 (ja) * 1998-07-02 2009-01-28 クリプターグラフィー リサーチ インコーポレイテッド 漏洩抵抗力を有する暗号索引付き鍵の更新方法及びデバイス
US6255675B1 (en) * 1998-07-10 2001-07-03 Xilinx, Inc. Programmable capacitor for an integrated circuit
US6963510B1 (en) 1998-07-10 2005-11-08 Xilinx, Inc. Programmable capacitor and method of operating same
DE19834234C2 (de) 1998-07-29 2000-11-30 Siemens Ag Integrierter Halbleiterchip mit Füllstrukturen
US6677637B2 (en) * 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
JP2003092355A (ja) * 2001-09-19 2003-03-28 Mitsubishi Electric Corp 半導体集積回路装置
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
DE60308867T2 (de) * 2002-06-25 2007-09-06 Matsushita Electric Works, Ltd., Kadoma Infrarotsensorbaustein
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
US7656036B2 (en) * 2003-02-14 2010-02-02 Nec Corporation Line component and semiconductor circuit using line component
US7291897B2 (en) * 2003-10-30 2007-11-06 Texas Instruments Incorporated One mask high density capacitor for integrated circuits
WO2006011068A1 (en) * 2004-07-19 2006-02-02 Koninklijke Philips Electronics N.V. Electronic device comprising an integrated circuit and a capacitance element
US20080043406A1 (en) * 2006-08-16 2008-02-21 Secure Computing Corporation Portable computer security device that includes a clip
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US7906424B2 (en) * 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US20100181847A1 (en) * 2009-01-22 2010-07-22 Shen-Yu Huang Method for reducing supply voltage drop in digital circuit block and related layout architecture
KR101047061B1 (ko) * 2010-02-03 2011-07-06 주식회사 하이닉스반도체 반도체 장치의 출력 회로
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552237A (en) * 1978-10-11 1980-04-16 Nec Corp Semiconductor device
JPS5962926A (ja) * 1982-10-01 1984-04-10 Hitachi Ltd 定電流回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249196A (en) * 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
US4675717A (en) * 1984-10-09 1987-06-23 American Telephone And Telegraph Company, At&T Bell Laboratories Water-scale-integrated assembly
US4737830A (en) * 1986-01-08 1988-04-12 Advanced Micro Devices, Inc. Integrated circuit structure having compensating means for self-inductance effects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552237A (en) * 1978-10-11 1980-04-16 Nec Corp Semiconductor device
JPS5962926A (ja) * 1982-10-01 1984-04-10 Hitachi Ltd 定電流回路

Also Published As

Publication number Publication date
JPS6370550A (ja) 1988-03-30
US4937649A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
JPH0565059B2 (ja)
EP0154998B1 (en) Improved structure of power supply wirings in semiconductor integrated circuit
US10685785B2 (en) Apparatuses, multi-chip modules and capacitive chips
KR20100076502A (ko) 반도체 장치 및 그를 포함하는 반도체 패키지
US6411160B1 (en) Semiconductor integrated circuit device
JP2000077623A5 (ja)
US7659629B2 (en) Semiconductor integrated circuit
US6934171B2 (en) Semiconductor integrated circuit having voltage-down circuit regulator and charge sharing
JPH01225137A (ja) 半導体集積回路装置
US6563192B1 (en) Semiconductor die with integral decoupling capacitor
US20190348363A1 (en) Semiconductor devices having electrostatic discharge layouts for reduced capacitance
JPS6173367A (ja) 半導体装置
JP2002170929A (ja) 半導体装置
JPS63142656A (ja) セミカスタム半導体集積回路
US6285070B1 (en) Method of forming semiconductor die with integral decoupling capacitor
US11258008B2 (en) Semiconductor device and manufacturing method for same
JPH02304963A (ja) 半導体集積回路装置
JPH02260559A (ja) 半導体集積回路装置
JPH025550A (ja) 半導体装置
KR100691493B1 (ko) 저항 필터를 이용한 전원 잡음 제거 장치
JPS5972152A (ja) マスタスライス方式集積回路
JPH0697281A (ja) 半導体装置の電極配線構造
JPH0241904B2 (ja)
JPH04249325A (ja) 半導体集積回路
JPH09246476A (ja) 半導体集積回路の電源線及びそのレイアウト方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees