JPS5951744B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS5951744B2 JPS5951744B2 JP2139978A JP2139978A JPS5951744B2 JP S5951744 B2 JPS5951744 B2 JP S5951744B2 JP 2139978 A JP2139978 A JP 2139978A JP 2139978 A JP2139978 A JP 2139978A JP S5951744 B2 JPS5951744 B2 JP S5951744B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- type
- gaas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、化合物半導体装置の製造方法に関し、ディス
クリートまたは集積素子の製造工程における絶縁分離の
方法に関するものである。
クリートまたは集積素子の製造工程における絶縁分離の
方法に関するものである。
従来、化合物半導体を用いた素子間の絶縁分離方法とし
ては、一般に絶縁すべき部分の半導体材料を化学的にエ
ッチング除去する方法が用いられている。しかしながら
従来法では、分離層と化合物半導体島領域との間に必ず
段差が生じ、この段差による素子間配線の断線が大きな
問題となつている。このような素子間分離にともなう段
差を少なくする方法として、シリコンを材料とする単元
素の半導体集積素子では、選択酸化を用いる方法が一般
的である。ところで、化合物半導体の選択酸化法は従来
に無く、これに対し本出願人は特願昭５２−８５２２８
号（特公昭５４−３６４５６号）明細書ならびに特願昭
５２−８６３８３号（特公昭５４−３６４５８号）明細
書で酸化膜の熱処理ならびに酸化膜の形成を、亜砒酸を
含む蒸気中で行なうことを提案した。本発明はこれらの
技術を利用し、従来困難であつた化合物半導体の選択酸
化分離法を提供するものである。以下本発明を図面と共
に実施例に基いて詳細に説明する。
ては、一般に絶縁すべき部分の半導体材料を化学的にエ
ッチング除去する方法が用いられている。しかしながら
従来法では、分離層と化合物半導体島領域との間に必ず
段差が生じ、この段差による素子間配線の断線が大きな
問題となつている。このような素子間分離にともなう段
差を少なくする方法として、シリコンを材料とする単元
素の半導体集積素子では、選択酸化を用いる方法が一般
的である。ところで、化合物半導体の選択酸化法は従来
に無く、これに対し本出願人は特願昭５２−８５２２８
号（特公昭５４−３６４５６号）明細書ならびに特願昭
５２−８６３８３号（特公昭５４−３６４５８号）明細
書で酸化膜の熱処理ならびに酸化膜の形成を、亜砒酸を
含む蒸気中で行なうことを提案した。本発明はこれらの
技術を利用し、従来困難であつた化合物半導体の選択酸
化分離法を提供するものである。以下本発明を図面と共
に実施例に基いて詳細に説明する。
マイクロ波デバイスの製造に一般に用いられている半絶
縁性ＧａＡｓ基板上に、ｎ形の導電層を有す２つ以上の
半導体素子を形成するに必要なｎ形島領域形成方法につ
いて述べる。
縁性ＧａＡｓ基板上に、ｎ形の導電層を有す２つ以上の
半導体素子を形成するに必要なｎ形島領域形成方法につ
いて述べる。
第１図〜第３図は本発明の製造工程を示す構造断面図で
ある。第１図に示されるように、支持基板としての半絶
縁性ＧａＡｓ基板１上のｎ形導電層２上に、半導体素子
を作るための島領域となる部分だけに、例えば窒化硅素
（Ｓｉ３Ｎ４）膜のような酸化防止膜３を蒸着形成する
。次にこの半導体基板を蒸気圧の制御された亜砒酸蒸気
中で熱処理することにより、第２図に示すように、ｎ形
ＧａＡｓ層２の露出した部分だけを酸化し、ＧａＡｓの
酸化物層４を形成する。この時、酸化は、酸化物層４が
少なくとも半絶縁性ＧａＡｓ基板１に到達するように行
なわれねばならない。この亜砒酸蒸気中の熱酸化は封管
法を用い、酸化温度：５００℃、亜砒酸蒸気圧：８００
用型Ｈｇ（温度４７０℃）の条件のもとで、約１５Λ／
ｍｉｎの酸化速度を有している。このようにして、亜砒
酸蒸気中で熱酸化を行うと、雰囲気中の砒素および亜砒
酸の分圧が高く、ＧａＡｓ層２からの砒素の解離および
生成した酸化膜４からの亜砒酸の解離を防ぐことができ
、極めて良好なＧａＡｓの熱酸化膜を形成することがで
きる。また、形成されたＧａＡｓ酸化物４の電気比抵抗
は約１０゛”Ω−Ｃｍと高く、素子間の電気的絶縁に対
しては十分であるとともに、耐薬品性に優れている。一
方、半絶縁性ＧａＡｓ基板１に達するまでＧａＡｓ層２
の酸化を行なうと、酸化膜４は元のＧａＡｓ層２の表面
から上に少し成長する。この量は、酸化膜厚の約３０％
である。従つて、絶縁分離に際し、ｎ形層２の厚さより
約３０％厚く酸化することによつて、基板１にまで達す
る酸化が行なえる。 １次に、Ｓｉ．Ｎ，膜３を選択的
にエツチング除去してやると第３図に示されるように、
２つのｎ形島領域５が、酸化膜層４によつて分離される
。
ある。第１図に示されるように、支持基板としての半絶
縁性ＧａＡｓ基板１上のｎ形導電層２上に、半導体素子
を作るための島領域となる部分だけに、例えば窒化硅素
（Ｓｉ３Ｎ４）膜のような酸化防止膜３を蒸着形成する
。次にこの半導体基板を蒸気圧の制御された亜砒酸蒸気
中で熱処理することにより、第２図に示すように、ｎ形
ＧａＡｓ層２の露出した部分だけを酸化し、ＧａＡｓの
酸化物層４を形成する。この時、酸化は、酸化物層４が
少なくとも半絶縁性ＧａＡｓ基板１に到達するように行
なわれねばならない。この亜砒酸蒸気中の熱酸化は封管
法を用い、酸化温度：５００℃、亜砒酸蒸気圧：８００
用型Ｈｇ（温度４７０℃）の条件のもとで、約１５Λ／
ｍｉｎの酸化速度を有している。このようにして、亜砒
酸蒸気中で熱酸化を行うと、雰囲気中の砒素および亜砒
酸の分圧が高く、ＧａＡｓ層２からの砒素の解離および
生成した酸化膜４からの亜砒酸の解離を防ぐことができ
、極めて良好なＧａＡｓの熱酸化膜を形成することがで
きる。また、形成されたＧａＡｓ酸化物４の電気比抵抗
は約１０゛”Ω−Ｃｍと高く、素子間の電気的絶縁に対
しては十分であるとともに、耐薬品性に優れている。一
方、半絶縁性ＧａＡｓ基板１に達するまでＧａＡｓ層２
の酸化を行なうと、酸化膜４は元のＧａＡｓ層２の表面
から上に少し成長する。この量は、酸化膜厚の約３０％
である。従つて、絶縁分離に際し、ｎ形層２の厚さより
約３０％厚く酸化することによつて、基板１にまで達す
る酸化が行なえる。 １次に、Ｓｉ．Ｎ，膜３を選択的
にエツチング除去してやると第３図に示されるように、
２つのｎ形島領域５が、酸化膜層４によつて分離される
。
この結果、ｎ形島領域５と分離層４との段差は先にも述
べたように、ｎ形層２の厚さの約３０％であるかｌら、
従来のエツチング法による段差に比較して約７０％低減
され、素子間配線の断線問題が解決される。また、酸化
膜４を選択的にエツチングして、ｎ形層２との段差をよ
り少なく平坦にすることも可能である。以上本発明の一
実施例としてｎ形層と半絶縁基板の組合せについて述べ
てきたが、出発材料としてはＧａＡｓ以外の異種の絶縁
基板を用いても同様の分離が行なえる。
べたように、ｎ形層２の厚さの約３０％であるかｌら、
従来のエツチング法による段差に比較して約７０％低減
され、素子間配線の断線問題が解決される。また、酸化
膜４を選択的にエツチングして、ｎ形層２との段差をよ
り少なく平坦にすることも可能である。以上本発明の一
実施例としてｎ形層と半絶縁基板の組合せについて述べ
てきたが、出発材料としてはＧａＡｓ以外の異種の絶縁
基板を用いても同様の分離が行なえる。
また、ｐ形ＧａＡｓ基板上にｎ形層又、ｎ形ＧａＡｓ基
板上にｐ形層を有するような材料についても同様である
。以上に述べたように、化合物半導体を用いた、デイス
クリートや集積素子の絶縁分離を亜砒酸蒸気中での選択
熱酸化によつて行う本発明は、素子形成用島領域と分離
層との境界での段差を少なくすることができ、素子間配
線における断線の問題がなくなり、化合物半導体による
プレナー技術が大きく進展する。
板上にｐ形層を有するような材料についても同様である
。以上に述べたように、化合物半導体を用いた、デイス
クリートや集積素子の絶縁分離を亜砒酸蒸気中での選択
熱酸化によつて行う本発明は、素子形成用島領域と分離
層との境界での段差を少なくすることができ、素子間配
線における断線の問題がなくなり、化合物半導体による
プレナー技術が大きく進展する。
第１図〜第３図は本発明の一実施例を示す製造工程構造
断面図である。 １ ・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・
・ ｎ形ＧａＡｓ層、３ ・・・・・・窒化硅素膜、４
・・・・・・ＧａＡｓ酸化膜、５・・・・・・ ｎ形
分離領域。
断面図である。 １ ・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・
・ ｎ形ＧａＡｓ層、３ ・・・・・・窒化硅素膜、４
・・・・・・ＧａＡｓ酸化膜、５・・・・・・ ｎ形
分離領域。
Claims (1)
- １ 一導電形の砒素を含む化合物半導体層を化合物から
なる支持基板上に形成し、その後前記化合物半導体層上
に酸化防止膜を選択的に形成し、その後亜砒酸を含む蒸
気中で露出する前記化合物半導体層を酸化し、前記化合
物半導体層を島状に画定することを特徴とする化合物半
導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139978A JPS5951744B2 (ja) | 1978-02-24 | 1978-02-24 | 化合物半導体装置の製造方法 |
| DE2830035A DE2830035C2 (de) | 1977-07-15 | 1978-07-07 | Verfahren, bei arsenhaltigen Oxidfilmen auf einer Halbleitervorrichtung die Verarmung an Arsen zu verhindern |
| US05/923,689 US4194927A (en) | 1977-07-15 | 1978-07-11 | Selective thermal oxidation of As-containing compound semiconductor regions |
| FR7820897A FR2397718A1 (fr) | 1977-07-15 | 1978-07-12 | Procede de fabrication de dispositifs semi-conducteurs |
| CA307,437A CA1104267A (en) | 1977-07-15 | 1978-07-14 | Method of making semiconductor devices |
| GB7829825A GB2001048B (en) | 1977-07-15 | 1978-07-14 | Method of making semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2139978A JPS5951744B2 (ja) | 1978-02-24 | 1978-02-24 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54114087A JPS54114087A (en) | 1979-09-05 |
| JPS5951744B2 true JPS5951744B2 (ja) | 1984-12-15 |
Family
ID=12053964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2139978A Expired JPS5951744B2 (ja) | 1977-07-15 | 1978-02-24 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951744B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536821Y2 (ja) * | 1986-07-12 | 1993-09-17 |
-
1978
- 1978-02-24 JP JP2139978A patent/JPS5951744B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536821Y2 (ja) * | 1986-07-12 | 1993-09-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54114087A (en) | 1979-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442223A (en) | Semiconductor device with stress relief | |
| KR950000096B1 (ko) | 반도체 장치의 접촉부 형성방법 | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6347337B2 (ja) | ||
| JPS63193562A (ja) | バイポ−ラトランジスタの製造方法 | |
| GB2077993A (en) | Low sheet resistivity composite conductor gate MOS device | |
| JPS6213814B2 (ja) | ||
| US3698966A (en) | Processes using a masking layer for producing field effect devices having oxide isolation | |
| JPS5951744B2 (ja) | 化合物半導体装置の製造方法 | |
| US3776786A (en) | Method of producing high speed transistors and resistors simultaneously | |
| JP2723539B2 (ja) | マスタースライス型半導体装置 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPH03163832A (ja) | 半導体装置 | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JPS6079737A (ja) | 半導体装置の製造方法 | |
| EP0078221A2 (en) | Polycrystalline silicon diode with metal silicide contact | |
| JPS63228730A (ja) | 半導体集積回路の製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPH01241163A (ja) | 半導体装置とその製造方法 | |
| JP2778606B2 (ja) | 容量素子の製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0235458B2 (ja) |