JPS59500341A - 多層回路板を製造する方法及び装置 - Google Patents

多層回路板を製造する方法及び装置

Info

Publication number
JPS59500341A
JPS59500341A JP58501241A JP50124183A JPS59500341A JP S59500341 A JPS59500341 A JP S59500341A JP 58501241 A JP58501241 A JP 58501241A JP 50124183 A JP50124183 A JP 50124183A JP S59500341 A JPS59500341 A JP S59500341A
Authority
JP
Japan
Prior art keywords
layer
conductive
printed circuit
circuit board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58501241A
Other languages
English (en)
Inventor
ペリグリノ・ピ−タ−・ピ−
Original Assignee
エコノミツクス・ラボラトリ−,インコ−ポレテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エコノミツクス・ラボラトリ−,インコ−ポレテツド filed Critical エコノミツクス・ラボラトリ−,インコ−ポレテツド
Publication of JPS59500341A publication Critical patent/JPS59500341A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】
多層回路板を製造する方法及び装置 発明の背景 本発明は、高密度の細線プリント回路板及び多層プリント回路板パッケージを製 造する方法に関する。 エレクトロニクス業界においては、多くのプリント回路板製造法が広く使用され ている。非常に大規模々集権回路(r VLSI J )が登場したことによシ 、プリント回路板の単位面積当たりの構成要素密度をさらに高くする必要性がぽ すまず大きくなった。この要求を満たすためには、導体線の幅及び間隔がきわめ て狭いプリント回路板を製造しなければならない。先行技術の方法には本来限界 があるため、寸法が十分に安定し且つ哉幅及び線間隔かむらなく狭い多層グリン ト回路隻を渦い歩留シで製造するという業界の要求を十分に満足すことができな い。 プリント、回踏板の製造ては多くの方法が知られ且つ使用されているが、滝も広 く受(グ入れられていえ方法にエツチング技術を採用するものである。これらの 方法汀、典ヲ的には、電気的に追立ム1生の訝゛”斗のペースを導電性の鋼箔で 被ツする工程と、それと智接して)オトレジヌト材゛≦を配置する工程と、フォ トレノスト材料を駒、像して導電回路パターンを形成する工程と、フォトレジス トで被うされてい−ない露出しpc竿を全てエツチングにより取除き、隆起した 導電回路パターンを形成する工程とを含む。 この先行技術の方法は、いくつかの問題を生じさせる。導体パターンは回路板の 表面と同一の平面にないので、処理中に導線が容易にかき取られてしまい、回路 に穴があく。また、鏑の導体は縦に裂け、隣接する導体間がブリッジされるので 、短絡か起こる。 さらに、先行技術の方法のエツチング工程により、プリント回路に様々な凹凸や きすが形成される場合もめる。エツチングによって導体はその基部の近務で過匍 ・にエツチングされるので、導体が切シ取られ、横断面は不均一なきのこ形とな る0また、フォトレジストがきのこのかさ部につ7るため、つ1ったフォトレジ ストの下方に隠、れた箔はエツチングされない。Gi−)で、導線の間隔及び幅 並ひに許容差がまずます狭くなってきていることを考えると、過剰エツチングは 、細粉のする。このように、エノチングン(よる>造法は導線に多数の欠陥をも たらし、回路板の歩留シ率を大きく下げるので、不合格品となるプリント回路の tが急増し、最終的な製造コストを上昇させる。 プリント回路が拒既要素茶内部及びジ接する板この間に連続する導電相互接続を 征実に相持するためには、板が平坦であること及び寸法が安定していることが重 要な特性となる。しかしながら、秋層甲に起こる温度と圧力の変動によシ板がゆ がむため、機器のレールに取付けられる回路にかなり大きな応力が発生する。 先行技術の方法によシ製造した導体は、延性に乏しく且つ回路板と同一の平面に ないため、このような応力によって導体は破損し及び/又は蚤仮から「浮き上が 品質及び安定性も制限される。このようなパッケージを形成するときには、除起 した導体線と回路板の基板との曲の空隙を埋めるために、絶縁1蕾の−jを接合 する積層を回路板層のh」に挾まなけれはならない。空隙を埋めるためには翫陽 工程甲に高圧を必要とするので、袢は破壊酷にゆがむ。また、非常に高い圧力を 刃口えたとしても、全ての孕隙を確実に埋めることができるとは限らない。結局 は、数多くの空隙が完成した多層パッケージに゛残ってしまい、そこに不純物が たまる。 そのような不純物が短絡を生じさせる。さらに、ワ嶺拶合珊と回路板の基板は異 なるメーカーから併結されるか、異なる樹脂から形成されているか、又は異なる 装造工程から得られることが多いので、材料の組成が互いに異なる。その結果、 できあがった多層パッケージは不均質になる。均質性に欠けていると、多層を貫 通する穴を形成するときに適正な穴あけ速朋及び穴あけ角度を設定するのが困難 になる。場合によっては、穴あけ速度が速すぎて銅を貫通切削できず、銅が裂け てしまうことがあるが、これは絶縁体を1通切削するには適正な速度なのである 。従って、いくつかの層は裂は目ができ、他の層は清らかであシ、またいくつか の層はきわめて不均一になるので、回踏板の品質が低下すると共て、装置のコス トは高くなる。 プリント回路において高い孔度を得るためには、多層パッケージを貫通してあけ られる微成袈素案内部及び相互接続のだめの直径の小さな穴に均一で連続する導 電性被膜を形成することも必要である。先行技術において良く知られている、穴 の壁を碍゛亀性にする技術の1つは無電解めっき法であり、この場合、金属、通 常は餉の魚電解付届物かル、−性基板に均一に壁布される。この技術は、+1池 力の弱いiJ膜が有溶されるために、辿v1々付着力を確銖するための付加良な 工程を必要とすると、いう欠点を有する。もう、1つの技術は、蜘、い無電解被 膜を穴の賢に塗卯し、次に電気めっきにより導電性表面をさらに形成するといり 方法である。 しかしながら、従来の・亀慎めつき技術では、細紐高田度プリント回路で要求さ れる直径が小さく滓い穴を処理することができない。従って、先行技f・におい ては、無電へ処理により0.0115以下程度の直径の非常知小さい穴を全体と して被piすることtaX示しており、発明の開示 本発明は、細線高密度プリント回路析及びプリン料、好ましくは鍋のフラッジ一 層は、熱膨張兎の低い剛性の金属基板又はメタライズ基板に電着される。多層の 上に付着される。マスクをレジストの上に配置しマスクは露光され、レジストは 現像される。1つすぐで平行な壁を有し、フォトマスクを復製した導電回路パタ ーンを限′定するレジストの鍵が形成され、それによシ、フラッジ3一層が露出 される。 溝を含む導電性材料の7ラツシ一層の物理的に露出された部分に導電性材料の第 2の部分が形成され、溝の深さを越えない厚さを有する隆起−した導電回路パタ ーンを形成する。次に、残留している感覚性レジストが7ラツシ一層から取除か れる。 フラッジS層及び陛起した導電回路パターンを限定する第2の層は、絶縁積層材 料の均一外層で完全に被りされる。導電性のフラッシュ層が絶縁材料と密接して 連続的に接触する状態に保たれるように、隆起した導体を絶縁材料の中に完全に 埋め込むため(7ζ、圧力が加えられる。 隆起した導電回路パターン及び絶縁材料と一体化されたフラッジ一層は、−1性 の基板から分離される。 次に、フラッシュ導電層がエツチングによシ除去されるので、絶縁材料に埋め込 まれた導電回路パターンは、絶縁材料の表面と同一の平面にあるものとして54  tkされる。 片側に埋め込み導体が露出しているプリント回路板を形成してもよい。しかしな から、希望に応じて、2枚のこのようなプリント回路板を背中合わせに加熱押圧 するか、又は1枚の板の両側に導体を埋め込む、ことによシ、両面板を製造する こともできる。 完成した回路板は、それぞれのプリント回路板層の間に絶縁私゛層接合材料の層 を挾みなから桧み1ねらは共に加熱押圧されて、導電回路パターンが埋め込まれ た絶縁材料、の均質なノヤノケージを形成する。 回路板を棋成蚤素及び相互接続用として処理するために、均質なパッケージ全貫 通して穴があけられる。 穴は、付加的な導電性材料を電着するための導電ヰ基板を提供するように無電解 被覆法を使用して導1性材料、好ましくは銅の薄い層で被膜される。高速インビ ンジメント電着装署を使用して、導電1生宵署の連続する均一々厚さの曙→二穴 の壁にめっきされる。 本発明の主な目的は、導電回路・ぐターンが絶縁隙基板と同一の平面てあり且つ アライメントされるように細評高密度プリント回路を製造する方法塗提1ズする ことである。 不発明の他の目的は、導線が改善された延性特性を有するよう々細評高密度プリ ント回路を多層する方法を提供することである。 本発明の他の目的は、寸法の安定度′が改善された細線高智鎚プリント回路を製 造する方法を提供することである。 本発明の他の目的は、導電回路がその横断面に沿って均一な幅を肩するような釉 線渦密度プリント回路を製造する方法を提供することである。 本発明の他の目的は、平坦で、安定し、ゆ7)iみがなく且つ空隙のないという 特9を有する均一な絶縁材料の紬線豊留度多雫プリント回路板パノケーヅを製造 する方法を提供することである。 不発明の更((他の目的は、褥電壁の角7さか均一で且つ連続している覆枠の小 さな貫通孔を有する細線高庇一度プリント回路板パンケージを集」造する方法を 提供することである。 2F−、発明のその他の目つjは、添付のし1面と共に以下の説明をさに乞・こ とによりさらK 9らかになるであろう。 図面中、同じ図中符号に全て同Nμの部分を示す。 図面の簡単な説明 纂1図は、フラッジ一層カニ付層された基板の側面図。 第2図は、7オトレソストの層が付層され罠第1図の基板の側面・図。 第3図は、フォトマスクがアライメントされた第2図の組立体の(至)仇図。 第4図は、フォトマスクが取除かれ“た後にフォトレジスト層に形成される導電 l路ノやターンを限定する矩形の溝を示す第3図の線4−4に沿っ穴′;f−+ 視図。 第5図は、第3図の4−4に沿った、フラッジ一層の上のフォトレジスト隣の甲 に・N着される隆起した導線の側面図。 巣6図は、4留する7オトレジストが除去された後の第5図の隆起した導敲乙路 パターン7)が視図。 第7図は、第6図の隆起した導電回路パターン及びフラノシ一層を扱徊する絶線 体心・鳴を示す麻3図の組4−4に沿った図。 第8図は、岡1書性基槍から引おがさ蝉た第7図の組立体を示す第3図の14− 4に沿った図。 簗9図は、フラッジ−蟹をエツチングすることによシ、給縁体9層に埋込まれ且 つそれと平坦だアライメントさtLる専亀匝回路・ぞクーンラ:多臣さかた第8 図のプリント回路板組立体の平面図。 第10図は、第9回の線9−9に沿ったプリント回路板組立体の横断面図。 年11図け、重ね合わせ用穴が1過してあけられているプリント1路板距立体の 4!!1面図。 v12牙は、絶縁体積層を間に挾んで従来のプレスで和み重ねられた多数のプリ ント回路板を示す斜視横断回図。 媚、13図は、本発明の均俤な多層プリント回路板パッケージを示す斜初図。 第14図は、本発明の相互掻紗:戸又は業ト用の穴に矩清及び無電解された層を 示す部分労ヂ図である。 発明を笑施するための最良の形態 まず、加1図に関し、て説明する。基板10はステンレス銅などの材料からff /暖、され、電着材料のフランシー警か゛重着されるメタライズ表面を有する。 基板は岡−1性の材料ヌ、はメタライズ板から形成、される。しかし森から、た とえば、メタライズしたパイレノクヌカどの熱、膨張!が非常r低いメタライズ がラス材料のような、jの切々特性を有する他の多くの岡II性材料組成物を使 用してもさしつかえない。導体を基板上に配置したとき、その後の押引工程中に 封こる基板の勃膨張によって導体が所定の位置からすfl−るか又は浮き上がる ととう、たいrう!て+るため、基板の熱膨張率は低くなけれはkらない。 導電性材料、好ましくは銅のフラッジ−12は、基板10上に電気めっきされる 。銅の7ラツシー12は基層として使用され、その上に導線がさらに電気めっき される。ま九、銅のフランシーは、以下に詳細に説明するようにプリント回路板 の製造が完了した後にプリント°回路をステンレス5A基板10から分離する働 きもする。 層が非常に薄いと、その熱伝導特性によシ加熱中の放熱が速くなシ、その結果、 導線の安定性が改善されるので、フラッシュ層はできる限、!l)4くする。従 って、好ましい実施例においては、わずか0.0001〜0、 OO02インチ のフラッシュ層が基数に電層される。 る。薄い電気めっき塗膜は、米国特許第4,174,261号に記載され、Ec onomics LaboritOry 、 Inc。 (0iborn Bu’tlding 、 St、 Paul 、 Min−n e3ota )55102よシ入手可能でめるRISPとして知られているよう な両速インビンジメントめっき装置として一般に知られている電気めっき装置を 利用することによシ得られる。 あるいは、鋼のフラッジ−を基板に塗布するために何らかの従来の電気めっき装 置を使用することもできる。 しかしながら、従来の電気めっき装置は、ピンホールやその他の欠陥を生じずに 本発明において意図されるきわめて薄い被膜をめっきすることができないため、 好ましくない。 フラッシュ層を基板から離しゃすくするために、フラッジ一層と基板との−1の 界面における接触圧力は低いことが望ましい。接触圧力を低くするには、フラッ シュと基板の材料を互いに異なるものりする、たとえば好ましい笑施例のように 鮒のフラッシュをステンレス鋼の基板と共に使用する方法をとればよいが、材料 に界面での付着力を減少させるための不純物が塗布さとともできる。 本発明の好ましい方法においては、プリント回路はステンレス基板の一方の側に 製造されるが、多層構造に適用する場合には基板の両側にプリント回路を製造し てもよい。これにより、最高の生理性が容易に得びその他の装置を最適に利用す ることができる。 第2図から第5図を全般的に参照して説明する。 デュポンにより製造されるドライフィルムなど(D感光性レジスト材料の層14 は、先行技術において良く知られている技術を使用して銅のフラッジ−面12に 塗布される。7オトレジヌトは、露光されたときに溶解するノジ、又は露光され たとき−に溶解しないネガのいずれかである。導電回路パターン18を形成する フォトマスク16は、先行技術において良く知られている技術によシフオドレジ スト層14の上に載置される。 導電回路パターンが7オトレジヌト14の表面上に高はフォトレジスト14の表 面とアライメントされ、連続的に接触状態とされる。フォトマ?りは、露光され たときに導体を形成すべき領域のみが露出されるように、′フォトレジストを被 覆する。 フォトマスク16t’X、m光された後に取除かれ、フォトレジスト14は、デ ュポン裂であるRe5istStripperなどG市販の現鐵剤を使用して現 像される。 その結果、フォトレジスト14が溶解して、先に前記フォトレジスト14によシ 被覆されていた銅のフラッシュ12が限定された導電回路パターン18に露出さ 几た領域に空欄20が形成される。空胞の壁18は互いに平行であると共に、基 板10に対して垂直であり、溶解されずに残っているフォトレジストの全体にわ たってフォトマスク16によシ形成された不来の導電回路・卆ターン18に従っ て走るほぼ矩形の溝を形成する。 組立体全体は、好ましい方法に2いてはEconomicsLaborator y e Inc、 # (St、 Paul 、 Minne3ta )により 製造されたRISP装置である高速インピンジメントめっき装置の内部に配置さ れる。銅などの導電性材料26は、先行技術において教示されているような減法 (サグトラクライブ)エツチング方法を利用するのではなく、矩形の溝20の底 の露出した銅のフラッジ−19に電着される。電着された材料26は溝の内部に 約1.2〜約15 milの’Pi+望の厚さく1平方フイート当たシ1゜2m 1l厚の銅〜1平方フィート当たY) 15 mN厚の銅)に堆積し、厚さは、 先行技術において発生していたような電着ね料めキノコ状の広がシを阻止するよ うに選択される。しかしながら、厚さは浦の深さを超えてはならない。付加的な 電気めっき工程てよシ、横断面の幅が均一であるまっすぐで且つ垂直な壁を有す る導線26が形成されるので、線の鞘密な鮮飲度は容易に得られ、きわめて細い 線の幅と密度を容易に調ルすることかできる。RIsPkiを利用すると、従来 の電気めっき技術により達成されていたのよりか外シ速い速度で且つかなり丁ぐ れた均一性をもって、纏玖をめっきすると、と刀)できる。さらに、高速インビ ンジメント粧気めっきは、横断面が非常に)こい4緑の欠陥及び障害を阻止する 上で重大である延性に非常に富む導体を形成する。 第6図から第8図を全般的に参照して説明する。 フォトレジスト層14は銅のフラッラユ面12から化学的に剥ぎ取られて、隆起 した電気めっき導電回路パターン13が一出される。ニブ千シ樹月宜で被覆した ファイバーグラスなどの絶縁材料の層30が鋼のフラッジ一層12に重ね合わさ れて、り、jのフラノシー12及び隆起した導電回路パターン18を完全V・: ?3う。エポキシ樹脂@罹ファイバーグラスなどのス\1だ化四絶縁材料V上、 安価であり且つ熱特性がすぐi%でいる7こめに使用される。工Iキシ樹脂7仁 之…ファイバーグラスを使用しな、い場合、Iリプロピレン、フェア′−ル1丘 、胎又はデー2ン許であるテフロン−材料などのグ:、の材料
【使用することも できる。 絶縁L’ 321d、選択したわ、層をネ、トについて必要とさすしる熱と圧力 を加えることに、Iニジ、斗を匠距ノ々ターン及び欽のフラッシュQ12の上に 嵐ね甘わぜられる。 これii、Pa5udena Hydraulic 、 (EI Monte  。 Ca1ifornia )により↓令されている岡!」性パターン積層プレスを 1菱用し、て行なわれる。エポキシ舶船被し、ファイバーグラスを使用する場合 、ガラ7布の包−シ刀に足。 じて1平方イ、ンチ轟たり約50〜250ポンドの圧力C−tyラスが厚くなれ ば、工Iキシ樹脂をかc比の中に圧入するためによ)高し・圧力を必接とする) を加え、温度を約華氏425度として、この秋う工程を実施することができる。 絶粋材料32ば、こすニーV′Cjす、隆起したi;りの間のあらゆる間隙に流 入し、それらの間隙を完全に埋め、導線と住方に接台される。回路ノ?ターン2 8の汽皆が糾紐札料により完全圧祉Tfrさゎ−るように、導電回路・ぐターン 18が成形され、埋め込まれ、更に銅のフンノシ一層12に接着されている絶縁 材料32は、基板18の表面から手で引剥がされる。次に、従来のエツチング技 術又は高速インビンジメント・エツチング装置を使用して銅のフラッジ一層12 が絶縁材料32から取除かれ、それにより、絶縁材料に埋め込まれた導電回路パ ターン18が露出する。第9図及び第10図は、その結果として得られるプリン ト回路板を示す。第10図に示されるように、導電回路ノ々ターン18は絶縁材 料32の表面34と同一の平面にあり、それらが当接する縁部や突出する表面は ない。従って、導電回路パターンは完全に固定されて2シ、移動することはない 。これは、先行技術の方法によって製造され、導電回路パターンが絶縁材料のペ ースから隆起して、浮き上がったり、ずれたシしがちであった一般にきわして品 質の劣るプリント回路と社全く対照的である。本発明の方法によシ得られる埋め 込み導体構造により組立体は耐久性及び安定性にすぐれたものとなるので、プリ ント回路の大きな連続するシートをきわめて厳格な許容差で製造することができ る。 銅の導体上に形成される酸化物は、絶縁材料に余シ良く付着しない。そこで、導 電回路ツクターン18の回路板36全体を、McDermott (Watar bury 。 Connecticut )よりMacublackの商標名で市販されている ような化学浴に浸す。化学的コーティングによシ、積層部の接着力が放香さ八る ので、板を重ねた場合に、1枚の銅表面は隣接する板の積層表面に確実に接着さ れる。このことは、h出面の殆どが納であ勺、積層部の露出は非常に少kl/− 1接地板及び配電盤などの:阪について特に重要である。 不発明の方法のこの段階において、単一の、′】のプリント回路が完成する。こ のようにして所望の4体パターンを有するプリント回路を襄遺した後、多層プリ ント回路ハラケージを製造することができる。絶縁材料の層44はプリント回路 42の各1@のrsjに迭まれる。 この絶縁材料44は、プリント回路の積層構造に2いて使用されているものと同 じ組成である。このように、絶縁材料44の中間層を間に挾みながら多数のプリ ント回路板を積み重ねて行く。 第11図゛から第13図を全般的に参照して説明する。それぞれのプリント回路 板42と、多層プリント回路ノ9ツケージに含まれる絶縁層44とを貫通する重 ね合せ用穴38が形成される。5portonica(Rockford。 111inois )によシ袈造されるシステムのような光学的に案内される照 準システムは穴を形既すべきターゲットを位翫決めし、1つのターデーットにつ き1つずつターゲットを貫通する穴をあける。重ね合わせ用穴38は、プリント 回路の多数の層が一対の押圧板48の間で確実にアライメントされるようにプリ ント回路板及び絶に層44を取付は捧46を通して重ね合わせるための取付は手 段となる。 絶縁材料50をh」に挾んだ多数のプリント回路板42は、一対の押圧板48の シjで、従来のプレスによう、華氏375〜425度の温度、1平方インチ当た り約250ポンドの圧力で抑圧される。しかしながら、好ましいX施例において は、1つの層を押圧するために50 ps’iが使用される場合にh1製造工程 を通して同じ圧力が使用される。 先行技術の多層プリント回路板 の異なる肥縁材料全使用した層又は異なる製造工程によシ裟追された層ケ肩して いることが多い。しかしながら、本発明の方法に従ってψIzプリン1回路板ノ ぐッグージを製造すると、−]に挾まれる絶款材料心と、プリント回路板の峰の NFmペースを同じ材料から形成することができる。その結果、多層プリント回 路板・七ツケーノ葡形成する7このに1徳を那F4FJ ’1中圧し1ことき、 均質で連続する材料層が得られる。また、本発明の方法のプリント回1iiFf 板の陶は同一の平面にめって、突起やくぼみがないので、パンケージ構造に空隙 又は他の凹凸を生じることなく、多4 ”ソケージを製造することができる。さ らr1谷回路板層の表面は同一の平面にあるので、多層パッケージをテ影成する ための圧力〒低くすることができる。このように圧力を低くすると、押・庄工程 中にパッケージのゆがみ又にひずみが起こらないという利点がある。 中に高!圧力を使用するために内部でずれ及び浮き上がシが生じるので、単一の 多6 /”i’ソケージをt、heしうる回路検層の数は著しく制限される。本 匙明で(ζ、)9ツケ一ジ円に均質な絶縁材料を成長させることと、平坦なプリ ンドロ′鮎板の使用によシ空隙を除去することを組合わせているために、里−の A’ツケージを形成するように押圧しうるプリント回路払月の数は著しく多くな っている。本発明の方法に最大限22枚の回路板層について正し7く実旅啓れ、 ペー7をさらに限定すれば、勿犬限40抄の帳について不発明が笑痕された。 しかしながら、本発明はこれに限定されるものではなく、本発明の゛方法?使用 して、さらに多74の板によ)・−ノケーソを塁・−造することができる。 次に、従来の穴あけ手段を使用して9πノぐツケー−)44に、相互接続・棲取 要素案内戸の穴があけられる。穴は、−永うに、060115から0.093イ ンチの口径を有する。次に、介行技術に2いて良く知られているクリーニング手 段を使用し、てヌ(代下速インビンジメントめっき装置によ)、穴おげのヌミア を除去するためl(八が洗浄される。 第13図に全般的に示されているように、従来の無電解めっき法を使用してo、  o o o o s oインチ厚さの鏑56が穴のへ58に付着される。銅材 着物は、電解のためのかなり大きな電流を搬送するために十分な導電性を提供す るペースとして作用する。この銅の層が薄すぎると、電解の間に発生する熱によ シレが簡単に燃えつきてしまうということに注意すべきである。 不純物及び表面の汚れを除去するために、穴を再び洗浄し、丁すぐ。・次に、高 速インピンジメントめっき装置を使用しである厚さの鍋60を電解法によシ付加 し、穴58の壁に沿って所望の厚さの導電性被膜を形成する。この工程において は、従来の電気めっき手段では長く直径の小さい穴を処理して十分な導電性被膜 を形成することができないため、高速インピジメントめっき法を使用することは 重要である。さらに、高速インビンノメント翫気めっき装置を使用すると、銅被 膜の延性特性が改善される。従って、穴の垂直方向枦に沿った熱又は他の原因に よる膨張によって、導体表面に電流の流れを遮断するような破損が起こることは 々い。 本発明は、2rr+il程度の狭い幅及び間隙を有する勤導体を製造することが でき、パッケージの層の数は40以上あシ、買通孔の直径は5m1lと小さい。

Claims (1)

  1. 【特許請求の範囲】 1. 導電回路ノやターンの一方の表面が絶縁材料の表面と同一の平面にあるも のとして露出されるように隆起した導電回路・ぐターンを絶縁材料の均一な層の 内部に埋め込む工程から成るプリント回路板を製造する方法。 2、プリント回路板を製造する工程は、剛性の基板の上に@起した4 ’%回路 パターンを形成する工程と; 絶縁材料の均一な厚さの内部に隆起した4電回路パターンを埋め込む工程と; 埋め込まれた導電回路を卿]四の基板から分離する工程と; を含む請求の範1用第1項ンこ記載の方法。 3 前記回路板を貫通して、回路4成要紫を装着するための導、冨曲の穴を形成 する工程をさらに含む請求の範囲第1項に記載の方法。 4、剛性の基板の上に47匹材料の域1の層全形成する工程と; 濃電閂材料の耳1の層の上にlL’l光i生レジストを付着する工程と; 感光閂レノストをマスキングし、で、レジストの表面にN電回洛・ぐターンを堤 定す見工程と;4歌回烙ノEターンに従ってレジストの一部を訂解させて、導電 性材料の第1の層のるる部分をヰ出さセるために、マスキングされた感光荘レジ ストを光にさらす工程と; 前記第1の導電層の平面全体の上方に隆起した導電回路ノ等ターンが形成される ように、導電上材料の第1の層の露出された部分の上に4電池材料の第2の層を 形成する工程と; 呂解しなかった。宰光四レジストを導Ii生材料の第1の層から取除く工程と; 埋1の導′電層の上の隆起した導電回路パターンを均一な厚さの絶縁材料と共に 埋め込む工程と;第1のヰ゛電層を剛性の基板から分雌する工程と;41のJ電 回金壇撮材料から取除く工程とから成り、それにより、絶縁材料に埋め込でれた 4゛孔回路パターンが゛旧球材料の表面と(ロ)−の平面にあるもJCとして露 出される、プリント回路板を製造する方・生。 5、前記導浣囲材料の第2の11(d導竜閤材料の第1の層の上に電着される請 求の1歳第4項に一己二弯の方法。 6 隆起した4冗・ぐターン(,1項層法によジ氾家材料に埋め込でれる請求の 範囲第4項:′こ記−しD万゛=。 7 導電性材料の第1の層な≧11院の基板の上に1嗜さ:rT−/)請求のも (−第4項に記載の万、宏。 8、剛性の基板はメタライズ表面を有し且つ熱膨張車が低い請求の範囲第4項に 記載の方法。 9. 導電性材料の第1の層は、高速インピンジメント電気めっき饗畳を利用し て剛四の基板の上に電着される請求の範囲第7項に記載の方法。 10 前記プリント回路板を貫通して、回路構成要素及び板の相互接続のための 導電性の穴を形成する工程をさらに含む請求の範囲第4項に記載の方法。 11、 前記穴を2q電ヰの薄い層で被覆する工程と;面を形成する工程と; をさらに含む請求の範囲第4項に記載の方法。 12、 前記穴はドリル加工により形成される請求の酢囲嘉10項に記載の方法 。 13、 前記穴(rl 1頌置解板亙法を期用して導電四子板を形成し、A′流 圀基板上に導電性材料を電着して、嫉侵された穴、の啼に沿って逼玩する導電性 表面を形成することにより皺晋される請求の加:門第11項に記載の方法。 14、 導Z院の穴から不憂物を洗浄する工程をさらに含む請求の範囲第10項 に記載の方法。 15、 導電性回路・ぐターンの露出表面が絶縁材料のベースの表面と同一の平 面にあるように導電性回路)ぐターンをベースに埋め込むことにより、それぞれ のプリント回路板層を形成しながら、複数のプリント回路板層を製造する工程と ; 複数の回路板層を互いに墳み重ねる工程と;それぞれのプリント回路板層の間に 管禄材料の層を配置する工程と; 積み重ねた回路板及び介在する$、縁材料の層を共に接合して多層プリント回路 板パッケージを形成する工程と; から成る多層プリント回路板パッケージを製造す″る方法。 16、 それぞれの゛プリント回路板層を製造する工程は、 剛訃の基板の上に4電院材料の第1の層を形成する工程と; 漠覧改材料の箕1の層の上にある;草さの戒光圀レノストを付着する工程と、 1U記寄光゛性レノストをマスキングして、前記感光上レノストの表面上にb¥ 導電回路パターン限定する工程と: 前記マスキングされた感光性レノスト全一;光して、導電回路パターンに従って レジストの一部を茗冠し、性材料の第2の層を形成して、隆起した漢に回路パタ ーンを形成する工程と; 溶解しなかった感光性レノストを導電性材料の第1の層から取除く工程と; 第1の導電層上の隆起したα虱回路ノやターンを均一な犀さの絶縁材料と共に埋 め込む工程と:第1の4註フ全咄1件の藁1から分離する工程と:前記第1の導 電層を取除いて、前記絶撮材料層に埋め込まれた前記4L電回路・ぐターンをオ 出する工程と:から成り、それによシ、丁配呉出された回路・ぐターンは前記絶 縁材料と同一の平面に位置するようになる請求の範囲第15項に記載の方法。 17、 剛性の基板の上に4゛1性材料のzlの層を形成する工程は、メタライ ズ表面を肩し且つ卑膨張車が低いjilll性の基板の上に導電性材≠トの惇い α]傅を1着する工程から成る請求の韮口第15項に記tの方法。 18 以北性材料の尊2の層を形成する工昭は、前記材料を1.2から1.5m 1lO厘さに電着する過程刀・ら成る請求の加月第14頂に記載の方法。 19、 前記第2の薯を電着するために高速インピンジメントエ気めっき余量が 匣用される請求のt囲第16項に記載の方法。 20、 埋め込み工1部(グ、前1己稟1及び42のiく層の全面に前記絶て、 欲材料を積)七し、均一な圧力と熱を連係打傷の中に埋め込むことから成る請求 の厄囲第16項に記載の方法。 21、 回路板と絶縁材料の中間層jd、前記41ノ2ターンが埋め込まれた絶 縁材料の一体で均質なA、ケージを形成するために均一な圧力と熱を連続的に加 えることにより接合される請求の範囲第16項に記載−の方法。 回路板の相互接続のだめの導電性の穴を形成する付加的な工程をさらに含む請求 の範囲第15項に記載の方法。 23.7ぐツケージを貫通する穴を形成する工程と;前記穴を導電性材料の薄い 層で被覆する工程と:前記被覆された穴の壁に沿って連続する4電性表面を形成 する工程と; をさらに含む請求の範囲第15項に記載の方法。 24、・ぐツルケージを貫通ずる穴を形成する工程と;プリント回路板層と絶− 炊材料の9間層の前記スンノクを貫通して回路構成要素の電気リード線及び回路 板の相互接続のための穴をあける工程と:無電解被覆法を使用して、導゛電性材 料を電着するだめの導電性基板を提供す、る工程と:顎1記導匿性基板の上に導 電性材料を電着する工程と; をさらに含む請求の範囲第15項に記載の方法。 25 前記穴を9する直前に実施される、前記穴を洗浄する付加的な工程をさら に含む請求の範囲第23項に記載の方法。 26 前記穴はドリル加工により形成される請求の範囲第22項に記載の方法。 27、 複数のプリント回路板層であって、各プリント回路板が、絶縁材料の基 板に埋め込まれ且つそれと一体である導電回路パターンを具備し、前記導電回路 パターンの表面が前記基板の一方の表面に沿って霧出され且つ前記基板の表面と 同一の平面に形成されてなるものと; それぞれのプリント回路板層の間に挾み込まれ、前記プリント回路板層の定接す る表面と一体に形成され且つ接合されている絶縁材料の層と;を具備し、前記接 合された層は、敬叡の導電回路・ぐターンが埋め込、まれ且つ一体に形成されて いる一体で均質な一4造を形成する多層プリント回路板・ぐッヶージ。 28、 前記絶縁材料及び前記プリント回路板の°前記基板は同じ絶縁材料から 成る請求の範囲第27項に記載の多層プリント回路板ノ2ッケージ。 29、 絶縁材料基板と; 前記中縁材料基板に埋め込てれ且つそれと一体であり、表面が前記基板の一方の i面に沿ってで出され、前記基板の表面と同一の平面にある導電回路・ぐターン と; 乞具向する細峙高密閥プリント回路板。 30、 前記埋め込まれる回路パターンは、横断面がほぼ方形である導線から成 り、前記道椋の平行な側酋は基板の表面に対して垂直である請求の範囲第29項 に記載のプリント回路板。 31、 前記絶縁材料基板は誘電性積7層材料料がら吃・る請求の範囲第29項 に記載のプリント回路板。
JP58501241A 1982-03-04 1983-03-04 多層回路板を製造する方法及び装置 Pending JPS59500341A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35473682A 1982-03-04 1982-03-04
US354736NLEGB 1982-03-04
PCT/US1983/000292 WO1983003065A1 (en) 1982-03-04 1983-03-04 A method and apparatus for manufacturing multi-layer circuit boards

Publications (1)

Publication Number Publication Date
JPS59500341A true JPS59500341A (ja) 1984-03-01

Family

ID=23394704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58501241A Pending JPS59500341A (ja) 1982-03-04 1983-03-04 多層回路板を製造する方法及び装置

Country Status (8)

Country Link
EP (1) EP0103627A4 (ja)
JP (1) JPS59500341A (ja)
CA (1) CA1222574A (ja)
DK (1) DK502783A (ja)
IN (1) IN158376B (ja)
IT (1) IT1163136B (ja)
NO (1) NO834009L (ja)
WO (1) WO1983003065A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032293A (ko) 2014-07-18 2017-03-22 미츠비시 가스 가가쿠 가부시키가이샤 적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법
WO2019098043A1 (ja) 2017-11-16 2019-05-23 三菱瓦斯化学株式会社 パターニングされた金属箔付き積層体の製造方法及びパターニングされた金属箔付き積層体
WO2020045112A1 (ja) 2018-08-30 2020-03-05 三菱瓦斯化学株式会社 積層体、金属箔張積層板、パターニングされた金属箔付き積層体、ビルドアップ構造を有する積層体、プリント配線板、多層コアレス基板、及びその製造方法
KR20200097698A (ko) 2017-12-14 2020-08-19 미츠비시 가스 가가쿠 가부시키가이샤 절연성 수지층이 형성된 동박
KR20210149683A (ko) 2019-03-29 2021-12-09 미츠비시 가스 가가쿠 가부시키가이샤 절연성 수지층이 형성된 동박, 그리고, 이것을 사용한 적층체 및 적층체의 제조 방법
KR20220016040A (ko) 2019-05-31 2022-02-08 미츠비시 가스 가가쿠 가부시키가이샤 절연성 수지층 부착 기재, 그리고, 이것을 사용한 적층체 및 적층체의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60258996A (ja) * 1984-03-09 1985-12-20 アール.ダブリュ.キュー.インコ. 多層プリント配線板の積層方法および装置
EP0204568A3 (en) * 1985-06-05 1988-07-27 Harry Arthur Hele Spence-Bate Low power circuitry components
US4927477A (en) * 1985-08-26 1990-05-22 International Business Machines Corporation Method for making a flush surface laminate for a multilayer circuit board
GB2212333A (en) * 1987-11-11 1989-07-19 Gen Electric Co Plc Method of fabricating multi-layer circuits
US4875966A (en) * 1988-09-12 1989-10-24 General Dynamics Corp., Pomona Div. Pressure transfer plate assembly for a heat bonding apparatus
JPH03196691A (ja) * 1989-12-26 1991-08-28 Cmk Corp プリント配線板の絶縁層の形成方法
EP3007526A1 (en) * 2014-10-08 2016-04-13 T-Kingdom Co., Ltd. Manufacturing method and structure of circuit board with very fine conductive circuit lines
US10332832B2 (en) 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3219749A (en) * 1961-04-21 1965-11-23 Litton Systems Inc Multilayer printed circuit board with solder access apertures
GB964349A (en) * 1961-08-31 1964-07-22 Rogers Corp Improvements in printed circuit and method of making the same
US3350250A (en) * 1962-03-21 1967-10-31 North American Aviation Inc Method of making printed wire circuitry
US3324014A (en) * 1962-12-03 1967-06-06 United Carr Inc Method for making flush metallic patterns
GB1259837A (en) * 1968-11-18 1972-01-12 Boeing Co Composite structure and method of making the same
US3627902A (en) * 1970-02-02 1971-12-14 Control Data Corp Interconnections for multilayer printed circuit boards
US3972755A (en) * 1972-12-14 1976-08-03 The United States Of America As Represented By The Secretary Of The Navy Dielectric circuit board bonding
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032293A (ko) 2014-07-18 2017-03-22 미츠비시 가스 가가쿠 가부시키가이샤 적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법
US10964552B2 (en) 2014-07-18 2021-03-30 Mitsubishi Gas Chemical Company, Inc. Methods for producing laminate and substrate for mounting a semiconductor device
WO2019098043A1 (ja) 2017-11-16 2019-05-23 三菱瓦斯化学株式会社 パターニングされた金属箔付き積層体の製造方法及びパターニングされた金属箔付き積層体
CN111373849A (zh) * 2017-11-16 2020-07-03 三菱瓦斯化学株式会社 带经图案化的金属箔的层叠体的制造方法和带经图案化的金属箔的层叠体
KR20200087137A (ko) 2017-11-16 2020-07-20 미츠비시 가스 가가쿠 가부시키가이샤 패터닝된 금속박 부착 적층체의 제조 방법 및 패터닝된 금속박 부착 적층체
US11664240B2 (en) 2017-11-16 2023-05-30 Mitsubishi Gas Chemical Company, Inc. Method for producing laminate having patterned metal foil, and laminate having patterned metal foil
KR20200097698A (ko) 2017-12-14 2020-08-19 미츠비시 가스 가가쿠 가부시키가이샤 절연성 수지층이 형성된 동박
WO2020045112A1 (ja) 2018-08-30 2020-03-05 三菱瓦斯化学株式会社 積層体、金属箔張積層板、パターニングされた金属箔付き積層体、ビルドアップ構造を有する積層体、プリント配線板、多層コアレス基板、及びその製造方法
KR20210052390A (ko) 2018-08-30 2021-05-10 미츠비시 가스 가가쿠 가부시키가이샤 적층체, 금속박 피복 적층판, 패터닝된 금속박이 부착된 적층체, 빌드업 구조를 갖는 적층체, 프린트 배선판, 다층 코어리스 기판, 및 그 제조 방법
US11877396B2 (en) 2018-08-30 2024-01-16 Mitsubishi Gas Chemical Company, Inc. Laminate, metal foil-clad laminate, laminate having patterned metal foil, laminate having buildup structure, printed wiring board, multilayer coreless substrate, and method for producing same
KR20210149683A (ko) 2019-03-29 2021-12-09 미츠비시 가스 가가쿠 가부시키가이샤 절연성 수지층이 형성된 동박, 그리고, 이것을 사용한 적층체 및 적층체의 제조 방법
KR20220016040A (ko) 2019-05-31 2022-02-08 미츠비시 가스 가가쿠 가부시키가이샤 절연성 수지층 부착 기재, 그리고, 이것을 사용한 적층체 및 적층체의 제조 방법

Also Published As

Publication number Publication date
IT1163136B (it) 1987-04-08
NO834009L (no) 1983-11-03
IT8319877A0 (it) 1983-03-03
DK502783D0 (da) 1983-11-03
EP0103627A1 (en) 1984-03-28
CA1222574A (en) 1987-06-02
DK502783A (da) 1983-11-03
WO1983003065A1 (en) 1983-09-15
EP0103627A4 (en) 1985-09-18
IT8319877A1 (it) 1984-09-03
IN158376B (ja) 1986-11-01

Similar Documents

Publication Publication Date Title
US4606787A (en) Method and apparatus for manufacturing multi layer printed circuit boards
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
JP3014310B2 (ja) 積層配線基板の構造と製作方法
US5437914A (en) Copper-clad laminate and printed wiring board
US5733466A (en) Electrolytic method of depositing gold connectors on a printed circuit board
CN1798485B (zh) 多层印刷电路板及其制造方法
EP0152634A2 (en) Method for manufacture of printed wiring board
JPS59500341A (ja) 多層回路板を製造する方法及び装置
EP0996319B1 (en) Composite material used in making printed wiring boards
US4854040A (en) Method of making multilayer pc board using polymer thick films
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
US4789423A (en) Method for manufacturing multi-layer printed circuit boards
US7080448B2 (en) PCB with inlaid outer-layer circuits and production methods thereof
CN100521878C (zh) 多层印刷电路配线板的制造方法
KR20050093595A (ko) 선택도금에 의한 양면연성 인쇄회로기판의 제조방법
JPS59175796A (ja) 多層印刷配線板の製造方法
CA1234923A (en) Method for manufacturing multi-layered printed circuit boards and a circuit board produced by same
JPS63137498A (ja) スル−ホ−ルプリント板の製法
CN206212398U (zh) 具细线路的超薄电路板
TW201043105A (en) Production method of printed circuit board with high-precision wiring lines
JPS59232495A (ja) 多層配線基板の製造方法
JP2000349418A (ja) プリント配線板の製造方法
JPS58110090A (ja) 平面回路の導体パタ−ン
JPS63168090A (ja) 多層プリント配線板の製造方法
JPS59500790A (ja) 高密度プリント配線板