KR20170032293A - 적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법 - Google Patents

적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법 Download PDF

Info

Publication number
KR20170032293A
KR20170032293A KR1020177000889A KR20177000889A KR20170032293A KR 20170032293 A KR20170032293 A KR 20170032293A KR 1020177000889 A KR1020177000889 A KR 1020177000889A KR 20177000889 A KR20177000889 A KR 20177000889A KR 20170032293 A KR20170032293 A KR 20170032293A
Authority
KR
South Korea
Prior art keywords
laminate
hole
metal foil
carrier
intermediate laminate
Prior art date
Application number
KR1020177000889A
Other languages
English (en)
Other versions
KR102326101B1 (ko
Inventor
요시히로 가토
다카아키 오가시와
요이치 나카지마
다카아키 이치카와
가즈아키 가와시타
Original Assignee
미츠비시 가스 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 가스 가가쿠 가부시키가이샤 filed Critical 미츠비시 가스 가가쿠 가부시키가이샤
Publication of KR20170032293A publication Critical patent/KR20170032293A/ko
Application granted granted Critical
Publication of KR102326101B1 publication Critical patent/KR102326101B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/187—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only the layers being placed in a carrier before going through the lamination process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/021—Fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/07—Parts immersed or impregnated in a matrix
    • B32B2305/076—Prepregs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

지지체를 내부에 포함하는 캐리어 기판과, 그 캐리어 기판의 적어도 편면에 형성된 박리 가능한 금속층을 구비하는 제 1 중간 적층체를 준비하는 공정과, 상기 제 1 중간 적층체의 제품이 되지 않는 부분에, 상기 제 1 중간 적층체의 표면으로부터 적어도 상기 캐리어 기판 중의 상기 지지체까지 도달하는 제 1 구멍을 형성하여, 상기 제 1 구멍이 형성된 제 2 중간 적층체를 제조하는 공정과, 상기 제 2 중간 적층체의 상기 제 1 구멍을 형성한 상기 표면 상에, 상기 표면측으로부터 절연 재료 및 금속박을 이 순서로 적층하여 배치하고, 상기 제 2 중간 적층체, 상기 절연 재료 및 상기 금속박을 가열하면서 그들의 적층 방향으로 가압하여, 상기 제 1 구멍에 상기 절연 재료가 충전된 제 3 중간 적층체를 제조하는 공정과, 상기 제 3 중간 적층체에 대해 약액을 사용하여 처리하는 공정을 적어도 갖는 제조 방법에 의해 제조되는 적층체.

Description

적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법{LAYERED BODY, SUBSTRATE FOR SEMICONDUCTOR ELEMENT MOUNTING, AND METHOD FOR MANUFACTURING SAID BODY AND SUBSTRATE}
본 발명은 적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법에 관한 것이다.
전자 기기, 통신 기기 및 퍼스널 컴퓨터 등에 널리 사용되는 반도체 패키지의 고기능화 및 소형화는, 최근 더욱 더 가속되고 있다. 그에 따라, 반도체 패키지에 있어서의 프린트 배선판 및 반도체 소자 탑재용 기판의 박형화가 요구되고 있다. 통상적으로 프린트 배선판 및 반도체 소자 탑재용 기판은, 지지 기판 상에 회로 패턴이 되는 층 (이하, 간단히 「회로 패턴층」 이라고도 한다) 과 절연 재료를 적층시켜 제조된다. 박형화를 목적으로, 지지 기판을 사용하지 않고 프린트 배선판 및 반도체 소자 탑재용 기판을 제조하고자 하는 경우, 기존의 제조 장치를 사용하면, 자주 프린트 배선판 및 반도체 소자 탑재용 기판이 접히거나, 프린트 배선판 및 반도체 소자 탑재용 기판이 컨베이어에 권부되거나 한다. 그 때문에, 기존의 제조 장치를 사용하여, 박형화를 목적으로 한 프린트 배선판 및 반도체 소자 탑재용 기판을 제조하는 것은 곤란하다.
이와 같은 문제를 해결하는 방법으로서, 예를 들어, 특허문헌 1 은, 스테인리스강 등 강성이 높은 지지 기판 (캐리어 기판) 상에, 이후의 공정에 있어서 박리 가능한 구리의 층을 형성한 적층체 상에, 패턴 도금에 의해 회로 패턴을 형성하고, 에폭시 수지 피복 파이버 글래스와 같은 절연층을 적층하여 가열 및 가압 처리하고, 마지막으로 지지 기판을 박리, 제거하여 박형의 프린트 배선판을 제조하는 방법을 개시하고 있다. 이와 같이, 강성이 높은 지지 기판 상에 회로 패턴과 절연 재료를 적층시키고, 마지막으로 지지 기판을 박리, 제거함으로써, 기존의 제조 장치에서도 박형의 프린트 배선판 및 반도체 소자 탑재용 기판을 제조할 수 있다.
일본 공표특허공보 소59-500341호
그러나, 특허문헌 1 에 기재된 방법을 이용한 박형의 프린트 배선판 및 반도체 소자 탑재용 기판의 제조시, 회로 패턴을 형성하기 위해서 사용하는 약액이 적층체의 단부 및 가공 구멍의 단부로부터 캐리어 기판과 박리 가능한 금속층의 계면으로 스며들기 쉽다. 그 결과, 캐리어 기판을 박리하여 얻어지는 적층체의 외관이 양호하지 않거나, 캐리어 기판을 박리한 후에 최외층이 되는 상기 금속층의 두께가 불균일해지거나 한다는 문제점이 있다. 또, 상기 약액의 스며듦을 억제하기 위해서, 캐리어 기판과 박리 가능한 금속층의 박리 강도를 높게 하는 것을 생각할 수 있다. 그러나, 그러한 고박리 강도는, 캐리어 기판을 벗길 때에 적층체의 파손 및 휨이 발생하는 원인이 된다. 그 때문에, 약액의 스며듦을 억제하기 위해 캐리어 기판과 박리 가능한 금속층의 박리 강도를 조정하는 것은, 박형의 프린트 배선판 및 반도체 소자 탑재용 기판의 제조에 있어서 수율이 낮은 원인이 된다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 캐리어 기판과, 그 위에 형성한 박리 가능한 금속층을 구비하는 중간 적층체에, 금속박 및 절연 재료를 적층시키고, 필요에 따라 마지막에 캐리어 기판을 제거하여 제조하는 적층체로서, 캐리어 기판과 박리 가능한 금속층의 계면으로의 약액의 스며듦을 억제하는 적층체, 그리고 그 적층체로부터 제조되는 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자는 상기한 과제를 해결하기 위하여 예의 검토를 거듭한 결과, 적층체를 제조할 때, 약액을 사용하여 처리하는 공정에 앞서, 최종적으로 제품이 되지 않는 부분에 소정의 구멍을 형성하고, 그 구멍에 절연 재료를 충전시킴으로써, 약액을 사용한 처리시에 일어나는 약액의 스며듦이 적어지는 것을 알아내어, 본 발명을 완성시켰다.
즉, 본 발명은 이하와 같다.
[1] 지지체를 내부에 포함하는 캐리어 기판과, 그 캐리어 기판의 적어도 편면에 형성된 박리 가능한 금속층을 구비하는 제 1 중간 적층체를 준비하는 공정과, 상기 제 1 중간 적층체의 제품이 되지 않는 부분에, 상기 제 1 중간 적층체의 표면으로부터 적어도 상기 캐리어 기판 중의 상기 지지체까지 도달하는 제 1 구멍을 형성하여, 상기 제 1 구멍이 형성된 제 2 중간 적층체를 제조하는 공정과, 상기 제 2 중간 적층체의 상기 제 1 구멍을 형성한 상기 표면 상에, 상기 표면측으로부터 절연 재료 및 금속박을 이 순서로 적층하여 배치하고, 상기 제 2 중간 적층체, 상기 절연 재료 및 상기 금속박을 가열하면서 그들의 적층 방향으로 가압하여, 상기 제 1 구멍에 상기 절연 재료가 충전된 제 3 중간 적층체를 제조하는 공정과, 상기 제 3 중간 적층체에 대해 약액을 사용하여 처리하는 공정을 적어도 갖는 제조 방법에 의해 제조되는 적층체.
[2] 상기 제 1 구멍은, 그 단부가 상기 적층체의 단부로부터 50 ㎜ 이내의 거리에 있는, [1] 에 기재된 적층체.
[3] 상기 제조 방법은, 상기 제 3 중간 적층체를 제조하는 공정과 상기 약액을 사용하여 처리하는 공정 사이에 위치 맞춤용의 제 2 구멍을 형성하는 공정을 갖고, 또한 상기 제 2 중간 적층체를 제조하는 공정에 있어서, 상기 제 1 구멍은, 적어도, 상기 제 2 구멍의 단부보다 상기 적층체의 단부에 가까운 위치와, 상기 적층체의 단부 이상으로 상기 제 2 구멍의 단부에 가까운 위치에 형성되는, [1] 또는 [2] 에 기재된 적층체.
[4] 상기 적층체의 단부 이상으로 상기 제 2 구멍의 단부에 가까운 위치에 형성된 상기 제 1 구멍은, 그 단부가 상기 제 2 구멍의 상기 단부로부터 50 ㎜ 이내의 거리에 있는, [3] 에 기재된 적층체.
[5] 상기 제조 방법은, 상기 약액을 사용하여 처리하는 공정 뒤에, 상기 제 3 중간 적층체로부터 상기 캐리어 기판을 제거하는 공정을 추가로 갖는, [1] ∼ [4] 중 어느 하나에 기재된 적층체.
[6] 상기 제 1 구멍의 단면적이 0.002 ㎟ 이상 8 ㎟ 이하이고, 또한 상기 제 1 구멍의 수가 100 ㎜ 사방으로 3 개 이상인, [1] ∼ [5] 중 어느 하나에 기재된 적층체.
[7] 상기 캐리어 기판의 두께가 30 ∼ 250 ㎛ 인, [1] ∼ [6] 중 어느 하나에 기재된 적층체.
[8] 상기 금속층의 두께가 20 ㎛ 이하인, [1] ∼ [7] 중 어느 하나에 기재된 적층체.
[9] 상기 캐리어 기판과 상기 금속층의 계면에 있어서의 박리 강도가 1 ∼ 50 N/m 인, [1] ∼ [8] 중 어느 하나에 기재된 적층체.
[10] 상기 약액을 사용하여 처리하는 공정이, 레이저 가공에 의해 비관통공을 형성했을 때에 생기는 스미어를 제거하는 공정인, [1] ∼ [9] 중 어느 하나에 기재된 적층체.
[11] 상기 약액을 사용하여 처리하는 공정이, 상기 금속박의 표면에 도금을 실시하는 공정인, [1] ∼ [10] 중 어느 하나에 기재된 적층체.
[12] 상기 약액을 사용하여 처리하는 공정이, 상기 금속박으로부터 서브트랙티브법에 의해 회로 패턴을 형성하는 공정인, [1] ∼ [11] 중 어느 하나에 기재된 적층체.
[13] 상기 제 1 중간 적층체가, 상기 지지체의 편면 또는 양면에, 캐리어 금속박과 상기 캐리어 금속박보다 얇은 금속박을 구비하는 캐리어 금속박이 부착된 금속박을 적층하여 제조된 적층체인, [1] ∼ [12] 중 어느 하나에 기재된 적층체.
[14] 상기 캐리어 금속박이 부착된 금속박에 있어서의 금속박의 두께가 5 ㎛ 이하인, [13] 에 기재된 적층체.
[15] 상기 캐리어 금속박이 부착된 금속박이, 캐리어 동박과 상기 캐리어 동박보다 얇은 동박을 구비하는 캐리어 동박이 부착된 동박인, [13] 또는 [14] 에 기재된 적층체.
[16] 상기 지지체의 두께가 5 ∼ 200 ㎛ 인, [1] ∼ [15] 중 어느 하나에 기재된 적층체.
[17] 상기 지지체가 절연 재료인, [1] ∼ [16] 중 어느 하나에 기재된 적층체.
[18] 상기 절연 재료가 프리프레그인, [1] ∼ [17] 중 어느 하나에 기재된 적층체.
[19] 상기 금속박이 동박인, [1] ∼ [18] 중 어느 하나에 기재된 적층체.
[20] [1] ∼ [19] 중 어느 하나에 기재된 적층체의 편면 또는 양면에, 금속박 및 절연 재료를 적층하여 배치하고, 상기 적층체, 상기 금속박 및 상기 절연 재료를 가열하면서 그들의 적층 방향으로 가압하는 공정을 1 개 또는 2 개 이상 갖는 제조 방법에 의해 제조되는, 빌드업 구조를 갖는 적층체.
[21] [1] ∼ [20] 중 어느 하나에 기재된 적층체의 외층에 서브트랙티브법에 의해 회로 패턴을 형성하는 공정을 갖는 제조 방법에 의해 제조되는 반도체 소자 탑재용 기판.
[22] 적어도, 지지체를 내부에 포함하는 캐리어 기판과, 그 캐리어 기판의 적어도 편면에 형성된 박리 가능한 금속층을 구비하는 제 1 중간 적층체를 준비하는 공정과, 상기 제 1 중간 적층체의 제품이 되지 않는 부분에, 상기 제 1 중간 적층체의 표면으로부터 적어도 상기 캐리어 기판 중의 상기 지지체까지 도달하는 제 1 구멍을 형성하여, 상기 제 1 구멍이 형성된 제 2 중간 적층체를 제조하는 공정과, 상기 제 2 중간 적층체의 상기 제 1 구멍을 형성한 상기 표면 상에, 상기 표면측으로부터 절연 재료 및 금속박을 이 순서로 적층하여 배치하고, 상기 제 2 중간 적층체, 상기 절연 재료 및 상기 금속박을 가열하면서 그들의 적층 방향으로 가압하여, 상기 제 1 구멍에 상기 절연 재료가 충전된 제 3 중간 적층체를 제조하는 공정과, 상기 제 3 중간 적층체에 대해 약액을 사용하여 처리하는 공정을 갖는, 적층체의 제조 방법.
[23] [22] 에 기재된 적층체의 제조 방법에 의해 얻어진 적층체의 외층에 서브트랙티브법에 의해 회로 패턴을 형성하는 공정을 갖는, 반도체 소자 탑재용 기판의 제조 방법.
본 발명에 의하면, 캐리어 기판과, 그 위에 형성한 박리 가능한 금속층을 구비하는 중간 적층체에, 금속박 및 절연 재료를 적층시키고, 필요에 따라 마지막에 캐리어 기판을 제거하여 제조하는 적층체로서, 캐리어 기판과 박리 가능한 금속층의 계면으로의 약액의 스며듦을 억제하는 적층체, 그리고 그 적층체로부터 제조되는 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법을 제공할 수 있다.
도 1 은, 어느 실시예의 적층체의 제조 공정을 나타내는 개략도이다.
도 2 는, 어느 실시예의 적층체에 있어서의 약액의 스며듦이 관찰된 부분을 나타내는 사진이다.
도 3 은, 어느 비교예의 적층체의 제조 공정을 나타내는 개략도이다.
도 4 는, 어느 비교예의 적층체에 있어서의 약액의 스며듦이 관찰된 부분을 나타내는 사진이다.
도 5 는, 다른 실시예의 적층체의 제조 공정을 나타내는 개략도이다.
도 6 은, 다른 실시예의 적층체에 있어서의 위치 맞춤용의 구멍 및 그 주위를 나타내는 사진이다.
도 7 은, 또 다른 실시예의 적층체에 있어서의 위치 맞춤용의 구멍 및 그 주위를 나타내는 사진이다.
도 8 은, 다른 비교예의 적층체의 제조 공정을 나타내는 개략도이다.
도 9 는, 다른 비교예의 적층체에 있어서의 위치 맞춤용의 구멍 및 그 주위를 나타내는 사진이다.
이하, 필요에 따라 도면을 참조하면서, 본 발명을 실시하기 위한 형태 (이하, 간단히 「본 실시형태」 라고 한다) 에 대해 상세하게 설명하지만, 본 발명은 하기 본 실시형태에 한정되는 것은 아니다. 본 발명은, 그 요지를 일탈하지 않는 범위에서 여러 가지 변형이 가능하다. 또한, 도면 중, 동일 요소에는 동일 부호를 부여하는 것으로 하고, 중복되는 설명은 생략한다. 또, 상하좌우 등의 위치 관계는, 특별히 언급하지 않는 한, 도면에 나타내는 위치 관계에 기초하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다. 또한, 본 명세서에 있어서, 적층체 및 각 중간 적층체는, 각 층이 서로 접착된 것이지만, 그 각 층은, 필요에 따라, 서로 박리 가능한 것이어도 된다.
먼저, 본 실시형태의 적층체에 대해 상세하게 설명한다. 본 실시형태의 적층체는, 지지체 (F) 를 내부에 포함하는 캐리어 기판 (G) 과, 캐리어 기판 (G) 의 적어도 편면에 형성된 박리 가능한 금속층 (M) 을 구비하는 제 1 중간 적층체를 준비하는 공정과, 그 제 1 중간 적층체의 제품이 되지 않는 부분에, 제 1 중간 적층체의 표면으로부터 적어도 캐리어 기판 (G) 중의 지지체 (F) 까지 도달하는 제 1 구멍 (H) (이하, 간단히 「구멍 「H」」 이라고 한다) 을 형성하고, 구멍 (H) 이 형성된 제 2 중간 적층체를 제조하는 공정과, 제 2 중간 적층체의 구멍 (H) 을 형성한 상기 표면 상에, 상기 표면측으로부터 절연 재료 (J) 및 금속박을 이 순서로 적층하여 배치하고, 제 2 중간 적층체, 절연 재료 (J) 및 상기 금속박을 가열하면서 그들의 적층 방향으로 가압하여, 구멍 (H) 에 절연 재료 (J) 가 충전된 제 3 중간 적층체를 제조하는 공정과, 제 3 중간 적층체에 대해, 약액을 사용하여 처리하는 공정을 적어도 갖는 제조 방법에 의해 제조되는 적층체이다. 즉, 본 실시형태의 적층체는, 적어도 이하의 공정 1 ∼ 4 를 갖는 제조 방법에 의해 제조되는 적층체이다. 이들의 공정 중, 공정 2 ∼ 4 는 필요에 따라 연속해서 복수회 반복해도 되고, 공정 4 는 필요에 따라 단독으로 복수회 반복해도 된다.
공정 1 : 지지체 (F) 를 내부에 포함하는 캐리어 기판 (G) 과, 그 캐리어 기판 (G) 의 적어도 편면에 형성된 금속층 (M) 을 구비하는 제 1 중간 적층체를 준비하는 공정.
공정 2 : 제 1 중간 적층체의 제품이 되지 않는 부분에, 제 1 중간 적층체의 표면으로부터 적어도 캐리어 기판 (G) 중의 지지체 (F) 까지 도달하는 구멍 (H) 을 형성하여, 구멍 (H) 이 형성된 제 2 중간 적층체를 제조하는 공정.
공정 3 : 제 2 중간 적층체의 구멍 (H) 을 형성한 표면 상에, 그 표면측으로부터 절연 재료 (J) 및 금속박을 이 순서로 배치하고, 제 2 중간 적층체, 절연 재료 (J) 및 금속박을 가열하면서 그들의 적층 방향으로 가압하여, 구멍 (H) 에 절연 재료 (J) 가 충전된 제 3 중간 적층체를 제조하는 공정.
공정 4 : 제 3 중간 적층체에 대해 약액을 사용하여 처리하는 공정.
또, 본 실시형태의 적층체의 다른 양태는, 상기 공정 1 ∼ 4 뒤에, 추가로 이하의 공정 5 를 거쳐 제조되는 적층체이다.
공정 5 : 제 3 중간 적층체로부터 캐리어 기판 (G) 을 제거하는 공정.
공정 5 에 있어서 캐리어 기판 (G) 이 제거되어 얻어지는 적층체는, 바람직하게는 코어리스의 프린트 배선판으로서 사용된다. 특히, 캐리어 기판 (G) 이 제거되어 얻어지는 적층체의 외층에, 서브트랙티브법에 의해 회로 패턴을 형성함으로써, 반도체 소자 탑재용 기판이 얻어진다.
본 실시형태에 있어서는, 상기 공정 2 에 있어서의 제 1 중간 적층체의 제품이 되지 않는 부분에의 구멍 (H) 의 형성 (이하, 구멍의 형성을 「구멍 내기」 라고도 한다) 과, 공정 3 에 있어서의 구멍 (H) 에의 절연 재료 (J) 의 충전에 의해, 공정 5 에 있어서 제거되는 캐리어 기판 (G) 과 금속층 (M) 의 계면 (이하, 본 명세서에서는 「박리면」 이라고도 한다) 에 있어서, 공정 4 의 약액을 사용한 처리시에 약액이 스며들기 쉬운 적층체의 단부 및 그 주위 (이하, 「외주 부분」 이라고 한다) 의 박리 강도를 향상시킬 수 있다. 이 때문에, 그 외주 부분으로의 약액의 스며듦을 억제할 수 있고, 그 결과, 외관이 양호하고, 금속층 (M) 의 두께가 보다 균일한 적층체를 제조할 수 있다. 또, 제 3 중간 적층체를 복수의 약액조 내의 약액에 차례로 침지시키는 처리를 실시하는 경우, 종래, 제 3 중간 적층체에 스며든 약액에서 기인하여, 그 다음의 약액 처리를 실시하는 약액조 내의 약액이 오염되기 쉬워지지만, 본 실시형태에서는, 약액의 스며듦을 억제함으로써, 그 오염도 방지할 수 있다.
본 실시형태의 적층체의 제조 방법은, 상기한 공정 3 과 공정 4 의 사이에 있어서, 위치 맞춤용의 제 2 구멍 (T) (이하, 「위치 맞춤용의 구멍 (T)」 이라고 한다) 을 형성하는 공정을 가져도 된다. 이 경우, 위치 맞춤용의 제 2 구멍 (T) 및 그 주위에 있어서, 적층체의 외주 부분과 동일한 요인에 의해 약액의 스며듦이 생길 수 있다. 그래서, 공정 2 에 있어서, 구멍 (H) 은, 적어도, 제품이 되지 않는 부분으로서, 위치 맞춤용의 구멍 (T) 의 단부보다 적층체의 단부에 가까운 위치와, 적층체의 단부 이상으로 위치 맞춤용의 구멍 (T) 의 단부에 가까운 위치 (즉, 적층체의 단부와 위치 맞춤용의 구멍 (T) 의 단부의 중간 위치, 및/또는 적층체의 단부보다 위치 맞춤용의 구멍 (T) 의 단부에 가까운 위치) 에 형성되는 것이 바람직하다. 위치 맞춤용의 구멍 (T) 이 형성된 적층체로는, 예를 들어, 하기의 적층체를 들 수 있다. 즉, 후술하는 처리 4c 등 공정 4 에 있어서 회로 패턴을 형성할 때, 내층의 회로 패턴과의 위치 맞춤용의 구멍 (T) 을 X 선 구멍 내기 가공기를 사용하여 형성한 적층체, 및 노광용의 위치 맞춤용의 구멍 (T) 을 드릴 구멍 내기 가공한 적층체를 들 수 있다.
이와 같은 적층체에 있어서는, 위치 맞춤용의 구멍 (T) 의 단부보다 적층체의 단부에 가까운 위치에 형성된 구멍 (H) 에 절연 재료가 충전됨으로써, 주로 적층체의 외주 부분에서의 약액의 스며듦을 억제할 수 있고, 또, 적층체의 단부 이상으로 위치 맞춤용의 구멍 (T) 의 단부에 가까운 위치에 형성된 구멍 (H) 에 절연 재료가 충전됨으로써, 주로 위치 맞춤용의 구멍 (T) 및 그 주위에서의 약액의 스며듦을 억제할 수 있다. 즉, 상기한 적층체의 외주 부분에 더하여, 위치 맞춤용의 구멍 (T) 및 그 주위에도, 공정 2 에 있어서의 구멍 (H) 내기와, 공정 3 에 있어서의 구멍 (H) 에의 절연 재료의 충전을 실시함으로써, 공정 5 에 있어서 제거되는 캐리어 기판 (G) 과 금속층 (M) 의 계면 (박리면) 에 있어서, 공정 4 에 있어서의 약액을 사용한 처리시에 약액이 스며들기 쉬운 적층체의 외주 부분이나, 위치 맞춤용의 구멍 (T) 및 그 주위의 박리 강도를 향상시킬 수 있다. 이 때문에, 그들 부분에서의 약액의 스며듦을 억제할 수 있고, 그 결과, 외관이 양호하고, 금속층 (M) 의 두께가 보다 균일한 적층체를 제조할 수 있다. 또, 제 3 중간 적층체를 복수의 약액조 내의 약액에 차례로 침지시키는 처리를 실시하는 경우, 약액의 스며듦을 억제함으로써, 그 다음의 약액 처리를 실시하는 약액조 내의 약액 오염도 방지할 수 있다.
공정 4 의 약액을 사용하여 처리하는 공정으로는, 특별히 한정되지 않지만, 예를 들어, 이하의 공정 4a, 4b 및 4c 를 들 수 있다. 이들 공정에서는, 금속 부식성을 갖는 약액을 사용하므로, 이와 같은 약액이 캐리어 기판 (G) 과 금속층 (M) 의 계면에 스며든 경우, 외관 불량이 되거나, 금속층 (M) 의 두께가 불균일해지거나 하기 쉽다. 외관 불량이 되거나, 금속층 (M) 의 두께가 불균일해지거나 하면, 적층체 1 장당의 프린트 배선판 및 반도체 소자 탑재용 기판의 생산량이 적어져 버린다. 본 실시형태의 적층체의 제조 방법은, 공정 4 로서, 이들 공정 4a, 4b 및 4c 중 하나의 공정을 1 회 또는 2 회 이상 갖는 것이어도 되고, 공정 4a, 4b 및 4c 중 2 개 이상의 공정을 조합하여 갖는 것이어도 된다.
공정 4a : 레이저 가공에 의해 비관통공 (R) 을 형성했을 때에 생기는 스미어를 제거하는 공정.
공정 4b : 금속박의 표면에 도금을 실시하는 공정.
공정 4c : 금속박으로부터 서브트랙티브법에 의해 회로 패턴을 형성하는 공정.
또, 본 실시형태의 적층체는, 상기한 공정 1 ∼ 4 의 사이, 공정 4 뒤 (단 공정 5 를 갖지 않는 경우), 또는 공정 4 와 공정 5 의 사이에, 이하의 공정 A ∼ C 를 갖는 제조 방법에 의해 제조되어도 된다. 그 때, 적층체는 공정 A ∼ C 중 하나의 공정을 1 회 또는 2 회 이상 거쳐 제조되어도 되고, 공정 A ∼ C 중 2 개 이상의 공정을 조합하여 제조되어도 된다.
공정 A : 어느 중간 적층체 또는 적층체 상에 절연 재료 (K) 및 금속박을 이 순서로 적층하여 배치하고, 그것들을 가열하면서 그들의 적층 방향으로 가압하여, 중간 적층체 또는 적층체에 절연 재료 (K) 및 금속박을 접착하는 공정.
공정 B : 어느 중간 적층체 또는 적층체 표면의 금속층 (M) 상에 패턴 도금을 실시하여 회로 패턴을 형성하는 공정.
공정 C : 어느 중간 적층체가 갖는 금속박으로부터 서브트랙티브법에 의해 회로 패턴을 형성하는 공정.
또한, 공정 B 및 C 는 공정 3 보다 앞에 형성되는 점에서, 공정 4 (공정 4b, 공정 4c) 와는 상이하다.
예를 들어, 임베디드 배선 코어리스 기판의 제조 방법 (임베디드 배선 코어리스 프로세스) 으로 얻어지는 본 실시형태의 적층체는, 공정 1, 공정 2, 공정 B, 공정 3, 공정 4 (공정 4a), 공정 4 (공정 4b), 공정 4 (공정 4c) 를 순서대로 거침으로써 제조할 수 있고, 또한 공정 4 (공정 4c) 뒤에 공정 5 를 거쳐도 제조할 수 있다. 그 때, 필요에 따라, 공정 3 과 공정 4 의 사이에 있어서 위치 맞춤용의 구멍 (T) 을 형성하고, 공정 2 에 있어서 위치 맞춤용의 구멍 (T) 의 주위 (적층체의 단부 이상으로 구멍 (T) 의 단부에 가까운 위치) 에 구멍 (H) 을 형성해도 된다.
또, 3 층 코어리스 기판의 제조 방법 (3 층 코어리스 프로세스) 으로 얻어지는 본 실시형태의 적층체는, 공정 1, 공정 2, 공정 3, 공정 4 (공정 4c), 공정 A 를 순서대로 거침으로써 제조할 수 있고, 또한 공정 A 뒤에 공정 5 를 거쳐도 제조할 수 있다. 그 때, 필요에 따라, 공정 3 과 공정 4 의 사이에 있어서 위치 맞춤용의 구멍 (T) 을 형성하고, 공정 2 에 있어서 위치 맞춤용의 구멍 (T) 의 주위 (적층체의 단부 이상으로 구멍 (T) 의 단부에 가까운 위치) 에 구멍 (H) 을 형성해도 된다.
또, 4 층 코어리스 기판의 제조 방법 (4 층 코어리스 프로세스) 으로 얻어지는 본 실시형태의 적층체는, 공정 1, 공정 A, 공정 2, 공정 C, 공정 3, 공정 4 (공정 4a), 공정 4 (공정 4b), 공정 4 (공정 4c), 공정 A 를 순서대로 거침으로써 제조할 수 있고, 또한 마지막 공정 A 뒤에 공정 5 를 거쳐도 제조할 수 있다. 그 때, 필요에 따라, 공정 3 과 공정 4 의 사이에 있어서 위치 맞춤용의 구멍 (T) 을 형성하고, 공정 2 에 있어서 위치 맞춤용의 구멍 (T) 의 주위 (적층체의 단부 이상으로 구멍 (T) 의 단부에 가까운 위치) 에 구멍 (H) 을 형성해도 된다.
이하에, 본 실시형태의 적층체를 제조하기 위한 공정 1 ∼ 5 에 대해 보다 상세하게 설명한다.
[공정 1]
공정 1 에서는, 지지체 (F) 를 내부에 포함하는 캐리어 기판 (G) 과, 그 캐리어 기판 (G) 의 적어도 편면에 형성된, 후술하는 공정 5 에 있어서 박리가 가능한 금속층 (M) 을 구비하는 제 1 중간 적층체를 준비한다. 구체적으로는, 캐리어 기판 (G) 의 편면 또는 양면에, 캐리어 기판 (G) 과 금속층 (M) 사이에 박리면을 갖는 금속층 (M) 을 형성하여 제 1 중간 적층체를 제조해도 된다.
「캐리어 기판 (G)」 이란, 공정 5 에 있어서 본 실시형태의 적층체로부터 박리, 제거되는 코어 기판이다. 공정 1 에 있어서 준비되는 제 1 중간 적층체는, 공정 5 에 있어서 박리, 제거되는 캐리어 기판 (G) 상에 금속층 (M) 이 형성된 적층체이다. 캐리어 기판 (G) 은, 지지체 (F) 만으로 이루어지는 단층이어도 되고, 지지체 (F) 의 기능을 저해하지 않는 범위에 있어서, 지지체 (F) 이외에 1 개 또는 복수의 층을 갖는 것이어도 된다. 캐리어 기판 (G) 에 있어서의 지지체 이외의 층으로는, 예를 들어, 캐리어 기판 (G) 과 금속층 (M) 의 계면에 있어서의 박리 강도를 후술하는 바람직한 범위로 조정하기 위해서 형성되는, 캐리어 기판 (G) 의 금속층 (M) 과 접촉하는 면을 갖는 박리층 (L), 및 그 박리층 (L) 과 지지체를 접착하는 접착층을 들 수 있다. 또, 캐리어 기판이 지지체 (F) 이외에 층을 갖는 경우, 그 층의 재질은 특별히 한정되지 않고, 도전성이어도 되고 절연성이어도 된다. 그 재질로는, 예를 들어, 구리 및 알루미늄 등의 금속, 그리고 폴리이미드, 에폭시 수지, 아크릴 수지, 폴리테트라플루오로에틸렌 (PTFE), 및 비스말레이미드트리아진 수지 (BT 수지) 등의 절연 재료, 그리고 당해 절연 재료를 종이, 유리 섬유 직포, 탄소 섬유 및 유리 부직포 등에 함침한 프리프레그를 들 수 있다. 캐리어 기판 (G) 이 복수의 층으로 이루어지는 것인 경우, 그 층 구성은 특별히 한정되지 않지만, 예를 들어, 도전성층, 지지체 (F) 의 순서로 적층된 것, 도전성층, 지지체 (F), 도전성층의 순서로 적층된 것, 도전성층, 절연성층, 지지체 (F) 의 순서로 적층된 것, 도전성층, 절연성층, 지지체 (F), 절연성층, 도전성층의 순서로 적층된 것, 절연성층, 도전성층, 지지체 (F) 의 순서로 적층된 것, 그리고 절연성층, 도전성층, 지지체 (F), 도전성층, 절연성층의 순서로 적층된 것을 들 수 있다.
캐리어 기판 (G) 의 두께는 특별히 한정되지 않지만, 30 ∼ 250 ㎛ 이면 바람직하고, 60 ∼ 200 ㎛ 이면 보다 바람직하다. 캐리어 기판 (G) 의 두께가 30 ㎛ 이상이면, 캐리어 기판 (G) 은 그 위에 금속층 (M) 및 절연 재료층 등을 형성하는 데에 보다 충분한 강성을 갖고, 250 ㎛ 이하이면 보다 경제적이다.
금속층 (M) 의 금속의 종류는 특별히 한정되지 않고, 예를 들어, 금, 은, 구리, 알루미늄, 및 이들 중 2 종 이상의 금속으로 이루어지는 합금에서 선택되는 적어도 1 종을 사용할 수 있다. 그 중에서도, 열팽창률, 도전성 및 경제성의 점에서 구리가 바람직하게 사용된다.
금속층 (M) 의 두께는 특별히 한정되지 않지만, 20 ㎛ 이하가 바람직하고, 10 ㎛ 이하가 보다 바람직하고, 1 ∼ 5 ㎛ 가 특히 바람직하다. 금속층 (M) 의 두께가 20 ㎛ 이하이면 보다 경제적이고, 적층체의 생산성의 관점에서도 바람직하다.
캐리어 기판 (G) 과 금속층 (M) 의 계면에 있어서의 박리 강도는 특별히 한정되지 않지만, 1 ∼ 50 N/m 이면 바람직하고, 3 ∼ 40 N/m 이면 보다 바람직하고, 5 ∼ 10 N/m 이면 더욱 바람직하다. 박리 강도가 1 N/m 이상이면, 공정 2 에 있어서의 구멍 (H) 내기와 공정 3 에 있어서의 구멍 (H) 에의 절연 재료 (J) 의 충전에 의해 캐리어 기판 (G) 과 금속층 (M) 의 계면으로의 약액의 스며듦을 보다 효과적으로 억제할 수 있다. 또, 박리 강도가 50 N/m 이하이면, 공정 5 에 있어서 캐리어 기판 (G) 으로부터 적층체를 박리할 때, 금속층 (M) 의 박리 불균일이 보다 발생하기 어려워진다. 이 박리 강도는, 금속층 (M) 의 재질 및 표면의 상태를 기초로 한 후에, 캐리어 기판 (G) 의 금속층 (M) 과 접촉하는 면에 있어서의 재질의 선택 및 필요에 따라 캐리어 기판 (G) 의 금속층 (M) 과 접촉하는 면에 대해 표면 처리를 실시함으로써, 상기 범위로 조정할 수 있다. 혹은, 캐리어 기판 (G) 과 금속층 (M) 사이에 접착층 및 박리층으로 이루어지는 군에서 선택되는 1 종 이상의 층을 형성함으로써, 박리 강도를 상기 범위로 조정할 수도 있다.
지지체 (F) 는, 기존의 제조 장치에서도, 본 실시형태의 적층체로부터 박형의 프린트 배선판 및 반도체 소자 탑재용 기판 등을 제조할 수 있도록 하기 위한 강성을 캐리어 기판 (G) 에 부여하는 것이다. 또, 지지체 (F) 는, 그 지지체 (F) 에 대한 공정 2 에 있어서의 구멍 (H) 의 형성과, 공정 3 에 있어서의 구멍 (H) 에의 절연 재료 (J) 의 충전에 의해, 캐리어 기판과 박리 가능한 금속층의 계면으로의 약액의 스며듦을 억제하는 것이다. 지지체 (F) 로는 특별히 한정되지 않고, 통상은 시트상이고, 예를 들어, 금속 기판 및/또는 절연 재료 (S) 를 사용할 수 있다. 지지체 (F) 로서 금속 기판을 사용하는 경우, 금속 기판은 금속으로 이루어지는 기판이고, 그 금속 기판에 있어서의 금속의 종류는 특별히 한정되지 않는다. 그 금속의 종류로는, 예를 들어, 알루미늄, 스테인리스강, 구리, 철, 티탄 및 이들의 합금을 들 수 있다. 지지체 (F) 로는, 예를 들어, 금속 기판 및/또는 절연 재료 (S) 를 사용할 수 있지만, 캐리어 기판 (G) 으로서 지지체 (F) 만을 사용하는 경우에는, 금속층 (M) 과의 열팽창률의 차이, 박리 강도 및 경제성의 점에서, 지지체 (F) 는, 이후에 상세히 서술하는 절연 재료 (S) 이면 보다 바람직하다. 또, 지지체 (F) 에 후술하는 유기 필름으로 이루어지는 박리층 (L) 등의 다른 재료를 적층시킨 캐리어 기판 (G) 을 사용하는 경우에 있어서도, 그 밖의 재료와의 열팽창률의 차이, 박리 강도 및 경제성의 점에서, 이후에 상세히 서술하는 절연 재료 (S) 가 보다 바람직하다.
지지체 (F) 의 두께는 특별히 한정되지 않지만, 5 ∼ 200 ㎛ 가 바람직하고, 15 ∼ 150 ㎛ 가 보다 바람직하다. 지지체 (F) 의 두께가 5 ㎛ 이상이면, 보다 강성이 높은 캐리어 기판 (G) 을 제조할 수 있고, 200 ㎛ 이하이면, 보다 경제적이다.
지지체 (F) 에 사용할 수 있는 절연 재료 (S) 로는, 특별히 한정되지 않고, 예를 들어, 유리 기판, 유기 필름 기판 및 프리프레그를 들 수 있다. 유리 기판은 유리로 이루어지는 기판이고, 그 유리 기판을 사용하는 경우, 유리의 재질 및 유리의 종류로는 특별히 한정되지 않고, 예를 들어, 규산알칼리계 유리, 무알칼리 유리 및 석영 유리 등의 유리를 사용할 수 있다. 또, 유기 필름 기판은 유기 필름으로 이루어지는 기판이고, 그 유기 필름 기판을 사용하는 경우, 유기 필름의 재질은 특별히 한정되지 않는다. 유기 필름으로는, 예를 들어, 폴리아미드 필름, 폴리이미드 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름 (PET 필름), 폴리부틸렌테레프탈레이트 필름 (PBT 필름), 폴리염화비닐 필름, 폴리비닐알코올계 필름, 폴리스티렌 필름, 폴리염화비닐리덴 필름, 및 폴리산화비닐리덴 필름을 사용할 수 있다. 이들은 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다. 지지체 (F) 에 사용할 수 있는 절연 재료 (S) 로는, 상기 서술한 유리 기판, 유기 필름 기판 및 프리프레그를 들 수 있다. 이들은 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다. 이들 중, 구멍 내기 가공성의 점에서, 절연 재료 (S) 로는, 유리 기판 이외의 절연 재료가 보다 바람직하고, 열팽창성 및 내열성의 점에서, 이후에 상세히 서술하는 프리프레그가 더욱 바람직하다.
「프리프레그」 란, 유리 섬유 및 유기 섬유 등의 섬유상 보강재에 수지 조성물을 첨착 (添着) 시킨 재료이다. 지지체 (F) 로서 사용할 수 있는 프리프레그는 특별히 한정되지 않고, 예를 들어, 이하의 수지 조성물 및 섬유상 보강재로 이루어지는 것을 들 수 있다. 프리프레그에 사용할 수 있는 수지 조성물로는, 예를 들어, 에폭시 수지, 시아네이트 수지, 비스말레이미드 수지, 비스말레이미드트리아진 수지, 폴리이미드 수지, 폴리페닐렌에테르 수지, 페놀 수지, 멜라닌 수지, 폴리우레탄 수지, 및 폴리에스테르 수지로 이루어지는 군에서 선택되는 1 종 이상의 수지를 함유하는 조성물을 들 수 있다. 이들은 1 종을 단독으로 사용해도 되고, 2 종 이상을 혼합하여 사용해도 된다. 섬유상 보강재로는, 예를 들어, 유리 섬유 (예를 들어 E 유리, D 유리, S 유리, NE 유리, T 유리, Q 유리 등), 및 석영 (쿼츠) 등으로 이루어지는 무기 섬유, 폴리이미드, 폴리아미드 및 폴리에스테르 등으로 이루어지는 유기 섬유, 탄소 섬유, 그리고 셀룰로오스 섬유를 들 수 있다. 이들은, 목적으로 하는 용도나 성능에 따라 적절히 선택할 수 있고, 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다. 섬유 보강재의 형상으로는, 예를 들어, 직포, 부직포, 로빙, 촙드 스트랜드 매트, 및 서페이싱 매트 등의 형상을 들 수 있다. 또, 프리프레그로서 사용되는 수지 조성물은, 무기 충전제를 함유하고 있어도 된다. 무기 충전제로는, 예를 들어, 천연 실리카, 용융 실리카, 아모르퍼스 실리카, 및 중공 실리카 등의 실리카, 베마이트, 수산화알루미늄, 및 알루미나 등의 알루미늄 화합물, 산화마그네슘, 및 수산화마그네슘 등의 마그네슘 화합물, 탄산칼슘 등의 칼슘 화합물, 산화몰리브덴, 및 몰리브덴산아연 등의 몰리브덴 화합물, 천연 탤크, 및 소성 탤크 등의 탤크, 마이카 (운모), 그리고 단섬유상 유리, 구상 유리, 및 미분말 유리 (E 유리, T 유리, D 유리 등) 등의 유리를 들 수 있다. 이들은 1 종을 단독으로 또는 2 종 이상을 조합하여 사용된다.
그 중에서도, 절연 신뢰성, 금속층 (M) 및 금속박과의 접착 강도, 배선 형성성, 내열성, 내흡습성, 강성 및 전기 특성의 점에서, 무기 충전제로서 실리카, 수산화알루미늄, 베마이트, 산화마그네슘 및 수산화마그네슘으로 이루어지는 군에서 선택되는 1 종 이상이 바람직하고, 수지 조성물로서 비스말레이미드트리아진 수지 (BT 수지) 의 수지 조성물이 바람직하고, 섬유상 보강제로서 유리 섬유 직포가 바람직하다. 동일한 관점에서, 프리프레그로는, 무기 충전제로서 실리카, 수산화알루미늄, 베마이트, 산화마그네슘, 및 수산화마그네슘으로 이루어지는 군에서 선택되는 1 종 이상을 함유하는 비스말레이미드트리아진 수지 (BT 수지) 의 수지 조성물을 유리 섬유 직포에 함침시켜 B 스테이지화한 프리프레그가 특히 바람직하다.
공정 1 에 있어서 준비되는 제 1 중간 적층체의 형태, 즉, 공정 5 에 있어서 박리, 제거되는 캐리어 기판 (G) 상에 금속층 (M) 이 형성된 제 1 중간 적층체의 형태는 특별히 한정되는 것은 아니다. 그 형태로는, 예를 들어, 캐리어 기판 (G) 에 포함되는 지지체 (F) 상에 박리 가능한 금속층 (M) 이 직접 형성된 형태, 지지체 (F) 와 그 위에 형성된 유기 필름으로 이루어지는 박리층 (L) 을 구비하는 캐리어 기판 (G) 상에 박리 가능한 금속층 (M) 이 형성된 형태, 및 지지체 (F) 상에 캐리어 금속박이 부착된 금속박을, 캐리어 금속박측이 지지체 (F) 에 대향하도록 직접 적층시킨 형태를 들 수 있다. 그 중에서도, 지지체 (F) 상에 캐리어 금속박이 부착된 금속박을, 캐리어 금속박측이 지지체 (F) 에 대향하도록 직접 적층시킨 형태를 보다 간편하게 사용할 수 있고, 금속층 (M) 의 두께를 보다 용이하게 얇게 할 수 있으므로 바람직하다.
또한, 「캐리어 금속박이 부착된 금속박」 이란, 캐리어 금속박과 그 캐리어 금속박보다 얇은 금속박 (이하, 「박 금속박」 이라고 한다) 을 구비하는 적층체 시트이다. 보다 상세하게는, 캐리어 금속박이 부착된 금속박은, 캐리어 금속박에, 필요에 따라 다른 필름을 개재하여, 박 (薄) 금속박이 박리 가능한 상태로 적층된 적층 시트이고, 시판되는 것이어도 된다. 지지체 (F) 상에 캐리어 금속박이 부착된 금속박을 직접 적층시킨 형태에 있어서는, 하기의 부분이 캐리어 기판 (G) 및 금속층 (M) 에 각각 상당한다. 즉, 캐리어 금속박이 부착된 금속박이, 캐리어 금속박과 박 금속박을 적층하여 이루어지는 적층 시트인 경우, 캐리어 금속박과 박 금속박 사이에서 박리되게 되므로, 지지체 (F) 와 캐리어 금속박으로 이루어지는 부분이 캐리어 기판 (G) 에 상당하고, 박 금속박이 금속층 (M) 에 상당한다. 또, 캐리어 금속박이 부착된 금속박이, 캐리어 금속박과, 다른 필름층과, 박 금속박을 이 순서로 적층하여 이루어지는 적층 시트인 경우로서, 캐리어 금속박과 다른 필름층의 계면의 박리 강도가, 다른 필름층과 박 금속박의 계면의 박리 강도보다 높은 경우, 다른 필름층과 박 금속박 사이에서 박리되게 되므로, 지지체 (F) 와 캐리어 금속박과 다른 필름층으로 이루어지는 부분이 캐리어 기판 (G) 에 상당하고, 박 금속박이 금속층 (M) 에 상당한다. 또한 캐리어 금속박이 부착된 금속박이, 캐리어 금속박과, 다른 필름층과, 박 금속박을 이 순서로 적층하여 이루어지는 적층 시트인 경우로서, 캐리어 금속박과 다른 필름층의 계면의 박리 강도가, 다른 필름층과 박 금속박의 계면의 박리 강도보다 낮은 경우, 캐리어 금속박과 다른 필름층 사이에서 박리되게 된다. 단, 이 경우에는, 캐리어 금속박을 박리한 후에, 다른 필름층을 박 금속박으로부터 박리하기 때문에, 지지체 (F) 와 캐리어 금속박으로 이루어지는 부분이 캐리어 기판 (G) 에 상당하고, 박 금속박이 금속층 (M) 에 상당한다. 그리고, 이 경우에는, 캐리어 금속박과 다른 필름층의 계면, 및 다른 필름층과 박 금속박의 계면의 양방에서 약액이 스며들기 쉬워지므로, 본 실시형태에 의하면, 그것들 어느 약액의 스며듦도 억제할 수 있다.
캐리어 기판 (G) 과, 그 위에 형성된 금속층 (M) 을 구비하는 적층체를 제조하는 방법은 특별히 한정되지 않는다. 그 제조 방법으로는, 예를 들어, 캐리어 기판 (G) 에 포함되는 지지체 (F) 의 편면 또는 양면에 박리 가능한 금속층 (M) 을 형성하는 방법, 지지체 (F) 의 편면 또는 양면에 유기 필름으로 이루어지는 박리층 (L) 을 형성한 캐리어 기판 (G) 상에 금속층 (M) 을 형성하는 방법, 및 지지체 (F) 의 편면 또는 양면에 캐리어 금속박이 부착된 금속박을 라미네이트시키는 방법을 들 수 있다. 그 중에서도, 지지체 (F) 의 편면 또는 양면에 캐리어 금속박이 부착된 금속박을 라미네이트시키는 방법이 간편하므로 바람직하다.
지지체 (F) 상에 박리 가능한 금속층 (M) 을 형성하고, 공정 1 에서 제조되는 제 1 중간 적층체로 하는 경우, 금속층 (M) 은 지지체 (F) 의 편면에만 형성되어도 되고, 양면에 형성되어도 되지만, 양면에 형성되는 것이 바람직하다. 이것은, 금속층 (M) 을 양면에 형성함으로써, 본 실시형태의 적층체의 생산성이 향상되기 때문이다. 또한, 지지체 (F) 의 양면에 금속층 (M) 을 형성하는 경우, 금속층 (M) 의 금속의 종류는, 서로 동일해도 되고 상이해도 된다.
지지체 (F) 상에 금속층 (M) 을 형성하는 방법은 특별히 한정되지 않는다. 그 방법으로는, 예를 들어, 지지체 (F) 에 금속 도금을 실시하는 방법, 지지체 (F) 에 금속박을 라미네이트하는 방법, 금속을 지지체 (F) 에 증착시키는 방법, 및 금속을 지지체 (F) 에 스퍼터링시키는 방법을 사용할 수 있다. 그 중에서도 지지체 (F) 에 금속박을 라미네이트하는 방법이 간편하므로 바람직하다.
금속박의 금속의 종류는, 상기 서술한 금속층 (M) 의 금속의 종류와 동일한 것이어도 된다. 이와 같은 금속박으로는, 예를 들어, JX 닛코 닛세키 킨조쿠 (주) 제조의 GHY5 (상품명, 12 ㎛ 두께 동박) 및 미츠이 금속 광업 (주) 제조의 3EC-III (상품명, 18 ㎛ 두께 동박) 등의 시판품을 사용할 수도 있다. 또, 금속박과 지지체 (F) 사이에 그것들을 접착하기 위한 접착층을 형성해도 되고, 접착층이 부착된 금속박을 사용해도 된다. 접착층의 재질은 특별히 한정되지 않고, 예를 들어, 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지 및 폴리에스테르계 수지를 사용할 수 있다.
지지체 (F) 상에 유기 필름으로 이루어지는 박리층 (L) 을 형성한 캐리어 기판 (G) 상에 박리 가능한 금속층 (M) 을 형성하고, 공정 1 에서 제조되는 제 1 중간 적층체로 하는 경우, 박리층 (L) 으로서 사용할 수 있는 유기 필름의 재질은 특별히 한정되지 않는다. 그 재질로는, 예를 들어, 폴리아미드 필름, 폴리이미드 필름, 및 폴리에스테르 필름을 들 수 있다. 그 중에서도, 박리성 및 내열성의 관점에서, 폴리이미드 필름이 바람직하다. 박리층 (L) 의 두께는 특별히 한정되지 않지만, 20 ㎛ 이하인 것이 경제적이어서 바람직하다. 또한, 박리층 (L) 의 두께의 하한은 특별히 한정되지 않고, 그 두께는, 예를 들어 1 ㎛ 이상이어도 된다.
박리층 (L) 은, 지지체 (F) 의 편면에만 형성해도 되고 양면에 형성해도 되지만, 양면에 형성하는 것이 바람직하다. 이것은, 양면에 형성함으로써 본 실시형태의 적층체의 생산성이 향상되기 때문이다. 또한, 지지체 (F) 의 양면에 유기 필름으로 이루어지는 박리층 (L) 을 형성하는 경우, 유기 필름의 종류는, 서로 동일해도 되고 상이해도 된다.
지지체 (F) 상에 유기 필름으로 이루어지는 박리층 (L) 을 형성하는 방법은, 특별히 한정되지 않는다. 그 방법으로는, 예를 들어, 유기 필름을 구성하는 재료를 용제에 녹인 용액을 지지체 (F) 상에 도포하고 나서 건조시키는 방법, 지지체 (F) 상에 유기 필름을 배치하고 프레스에 의해 열용착하는 방법, 및 지지체 (F) 와 유기 필름을 접착제로 접착하는 방법을 사용할 수 있다. 그 중에서도, 지지체 (F) 상에 유기 필름을 배치하고 프레스에 의해 열용착하는 방법이 간편하므로 바람직하다.
박리층 (L) 상에 금속층 (M) 을 형성하는 방법은 특별히 한정되지 않는다. 그 방법으로는, 예를 들어, 박리층 (L) 에 금속 도금을 실시하는 방법, 박리층 (L) 에 금속박을 라미네이트하는 방법, 금속을 박리층 (L) 에 증착시키는 방법, 및 금속을 박리층 (L) 에 스퍼터링시키는 방법을 사용할 수 있다. 그 중에서도, 박리층 (L) 에 금속박을 라미네이트하는 방법이 간편하므로 바람직하다.
특히, 지지체 (F) 상에, 박리층 (L) 으로서의 유기 필름과 금속층 (M) 으로서의 금속박을 배치하고 한 번에 라미네이트하는 방법이, 지지체 (F) 상에 유기 필름으로 이루어지는 박리층 (L) 과 금속층 (M) 을 형성하는 방법으로서, 특히 간편하므로 바람직하다.
지지체 (F) 상에 캐리어 금속박이 부착된 금속박을 라미네이트시켜, 공정 1 에서 제조되는 제 1 중간 적층체로 하는 경우의 캐리어 금속박 및 그것보다 얇은 금속박의 금속의 종류는 특별히 한정되지 않는다. 그들 금속박의 종류로는, 예를 들어, 금, 은, 구리, 알루미늄, 니켈, 철, 크롬, 망간, 몰리브덴 및 이들 중 2 종 이상의 금속으로 이루어지는 합금에서 선택되는 적어도 1 종을 합계로 90 ％ 이상 함유하는 합금을 들 수 있다. 특히, 열팽창률, 도전성 및 경제성의 점에서, 구리가 가장 바람직하다. 또, 캐리어 금속박이 부착된 금속박이 상기 다른 필름층을 구비하는 경우, 그 다른 필름층의 재질은 특별히 한정되지 않고, 예를 들어, 폴리이미드, 폴리아미드, 폴리테트라플루오로에틸렌 (PTFE), 아크릴 수지, 폴리에틸렌테레프탈레이트, 실리콘 수지, 폴리부틸렌테레프탈레이트 (PBT), 아라미드 수지, 우레아 수지, 셀로판, 폴리술폰, 에틸렌프로필렌디엔 고무 (EPDM), 폴리에스테르, 폴리에틸렌, 폴리프로필렌, 폴리에스테르, 나일론, 폴리카보네이트, 페놀 수지, BT 수지, 트리아세테이트, 에폭시 수지, 폴리페닐렌술파이드, 액정 폴리머 (LCP), 폴리에틸렌나프탈레이트, 및 폴리염화비닐 (PVC) 을 들 수 있다.
캐리어 금속박이 부착된 금속박에 있어서의 캐리어 금속박의 두께는, 특별히 한정되지 않지만, 9 ∼ 70 ㎛ 이면 바람직하고, 12 ∼ 35 ㎛ 이면 보다 바람직하다. 캐리어 금속박의 두께가 9 ㎛ 이상이면, 캐리어 금속박이 부착된 금속박의 핸들링이 보다 용이해지고, 70 ㎛ 이하이면 보다 경제적이다. 박 금속박의 두께는 특별히 한정되지 않지만, 5 ㎛ 이하이면 바람직하고, 1 ∼ 5 ㎛ 이면 보다 바람직하다. 박 금속박의 두께가 5 ㎛ 이하이면 보다 경제적이고, 적층체의 생산성도 보다 양호하다. 또, 캐리어 금속박이 부착된 금속박이 상기 다른 필름층을 구비하는 경우, 그 다른 필름층의 두께는 특별히 한정되지 않지만, 0.01 ∼ 100 ㎛ 이면 바람직하고, 1 ∼ 10 ㎛ 이면 보다 바람직하다. 이 다른 필름층의 두께가 0.01 ㎛ 이상임으로써, 박리성이 보다 양호해지고, 100 ㎛ 이하임으로써, 경제성이 보다 양호해진다.
캐리어 금속박과 박 금속박의 계면에 있어서의 박리 강도는 특별히 한정되지 않지만, 1 ∼ 50 N/m 이면 바람직하고, 3 ∼ 40 N/m 이면 보다 바람직하고, 5 ∼ 10 N/m 이면 더욱 바람직하다. 박리 강도가 1 N/m 이상이면, 공정 2 에 있어서의 구멍 (H) 내기와 공정 3 에 있어서의 구멍 (H) 에의 절연 재료 (J) 의 충전에 의해, 캐리어 기판 (G) 과 금속층 (M) 의 계면, 즉 캐리어 금속박과 박 금속박의 계면으로의 약액의 스며듦을 보다 효과적으로 억제할 수 있다. 또, 박리 강도가 50 N/m 이하이면, 공정 5 에 있어서, 캐리어 기판 (G) 을 제 3 중간 적층체로부터 박리 제거할 때, 박 금속박의 박리 불균일이 보다 발생하기 어렵다. 박리 강도의 측정 방법은 이하와 같다. 먼저, 미츠비시 가스 화학 (주) 제조의 구리 피복 적층판 (상품명 「CCL-HL832NS 0.2t T/T」, 0.2 ㎜ 두께) 의 양면에 미츠비시 가스 화학 (주) 제조의 프리프레그 (상품명 「GHPL-830NS SN74」, 45 ㎛ 두께) 와 캐리어 금속박이 부착된 금속박을 캐리어 금속박측이 외측을 향하도록 적층하고, 220 ℃, 3 ㎫ 의 조건으로 2 시간 진공 핫 프레스를 실시하여 적층판을 제조한다. 제조한 적층판을 5 ㎝ 폭으로 절단하고, 실온 (23 ℃) 에서 캐리어 금속박을 오토그래프 또는 스프링만을 사용하여 박리하고, 그 때의 박리 강도를 측정한다.
또, 상기와 동일한 관점에서, 캐리어 금속박이 부착된 금속박이 상기의 다른 필름층을 구비하는 경우, 캐리어 금속박과 다른 필름층의 계면에 있어서의 박리 강도와, 다른 필름층과 박 금속박의 계면에 있어서의 박리 강도 중, 어느 낮은 쪽의 박리 강도가 1 ∼ 50 N/m 이면 바람직하고, 3 ∼ 40 N/m 이면 보다 바람직하고, 5 ∼ 10 N/m 이면 더욱 바람직하다. 또, 그들의 박리 강도 중, 어느 높은 쪽의 박리 강도는, 특별히 한정되지 않고, 예를 들어, 10 ∼ 100 N/m 이어도 된다.
이와 같은 캐리어 금속박이 부착된 금속박으로는, 예를 들어, 미츠이 금속 광업 (주) 제조 MT18Ex (상품명, 5 ㎛ 박 (薄) 동박) 등의 시판품을 사용할 수 있다. 또, 캐리어 금속박이 부착된 금속박과 지지체 (F) 의 사이에 접착층을 형성해도 되고, 접착층이 부착된 캐리어 금속박이 부착된 금속박을 사용해도 된다. 그 접착층의 재질은 특별히 한정되지 않고, 예를 들어, 아크릴계 접착제 및 에폭시계 접착제를 사용할 수 있다.
캐리어 금속박이 부착된 금속박은, 지지체 (F) 의 편면에만 라미네이트해도 되고 양면에 라미네이트해도 되지만, 양면에 라미네이트하는 것이 바람직하다. 이것은, 양면에 라미네이트함으로써, 본 실시형태의 적층체의 생산성이 향상되기 때문이다. 또한, 지지체 (F) 의 양면에 캐리어 금속박이 부착된 금속박을 라미네이트하는 경우, 캐리어 금속박이 부착된 금속박의 금속의 종류는, 서로 동일해도 되고 상이해도 된다.
캐리어 금속박이 부착된 금속박을 지지체 (F) 에 라미네이트하는 방법은, 특별히 한정되지 않는다. 그 방법으로는, 예를 들어, 캐리어 금속박이 부착된 금속박 및 지지체 (F) 를 중첩한 후에 진공 (감압) 하에서 가열하면서 그들의 적층 방향으로 가압하는 방법, 및 그것들을 접착제 또는 접착 시트를 사용하여 접착하는 방법을 들 수 있다. 그 중에서도, 캐리어 금속박이 부착된 금속박 및 지지체 (F) 를 중첩한 후에 진공 (감압) 하에서 가열하면서 그것들을 적층 방향으로 가압하는 방법이, 지지체 (F) 에 캐리어 금속박이 부착된 금속박을 라미네이트하는 방법으로서 간편하므로 바람직하다. 그러한 관점에서, 지지체 (F) 는 프리프레그인 것이 바람직하다.
따라서, 공정 1 에서 준비되는 제 1 중간 적층체로는, 예를 들어, 금속 기판, 유리 기판, 유기 필름 기판 및 프리프레그로 이루어지는 군에서 선택되는 1 종, 또는 그들 중 2 종 이상을 적층한 것의 편면 또는 양면에 금속 도금을 실시한 적층체 ; 금속 기판, 유리 기판, 유기 필름 기판 및 프리프레그로 이루어지는 군에서 선택되는 1 종, 또는 그들 중 2 종 이상을 적층한 것의 편면 또는 양면에 금속박을 라미네이트한 적층체 ; 금속 기판, 유리 기판, 유기 필름 기판 및 프리프레그로 이루어지는 군에서 선택되는 1 종, 또는 그들 중 2 종 이상을 적층한 것의 편면 또는 양면에 유기 필름과 금속박을 적층한 적층체 ; 그리고 금속 기판, 유리 기판, 유기 필름 기판 및 프리프레그로 이루어지는 군에서 선택되는 1 종, 또는 그들 중 2 종 이상을 적층한 것의 편면 또는 양면에 캐리어 금속박이 부착된 금속박을 라미네이트한 적층체를 들 수 있다. 그 중에서도, 프리프레그의 편면 또는 양면에 금속박을 라미네이트한 적층체, 및 프리프레그의 편면 또는 양면에 캐리어 금속박이 부착된 금속박을 라미네이트한 적층체가 생산성 및 간편성의 관점에서 특히 바람직하다.
[공정 2]
공정 2 에서는, 공정 1 에서 준비된 제 1 중간 적층체의 제품이 되지 않는 부분에, 제 1 중간 적층체의 표면에서 적어도 캐리어 기판 (G) 중의 지지체 (F) 까지 도달하는 구멍 (H) 을 형성하여, 구멍 (H) 이 형성된 제 2 중간 적층체를 제조한다. 공정 2 에 있어서, 구멍 (H) 을 형성하는 이유는 하기와 같다. 즉, 공정 2 뒤의 공정 3 에 있어서, 구멍 (H) 이 형성된 제 2 중간 적층체 상에, 절연 재료 (J) 및 금속박을 배치하고, 그것들을 가열하면서, 그들의 적층 방향으로 가압한다. 이로써, 절연 재료 (J) 가 구멍 (H) 의 내부에 비집고 들어가, 캐리어 기판 (G) 과 금속층 (M) 을 서로 고정시키는 역할을 한다. 그 결과, 박리면에 있어서의 박리 강도가 강해지기 때문에, 후술하는 공정 4 에 있어서의 디스미어 등의 약액을 사용한 처리시에 박리면으로의 약액의 스며듦이 방지된다.
본 명세서에 있어서, 「제품이 되지 않는 부분」 이란, 본 실시형태의 적층체로부터 반도체 소자 탑재용 기판 또는 프린트 배선판을 제조할 때, 적층체로부터 절단 제거되는 부분을 말하고, 최종적인 제품인 반도체 소자 탑재용 기판 및 프린트 배선판을 구성하지 않는 부분이다.
구멍 (H) 을 형성하는 제 1 중간 적층체의 제품이 되지 않는 부분은, 예를 들어, 제 1 중간 적층체의 외주 부분 (단부 및 그 주위) 의 일부 또는 전부이고, 이 부분은, 본 실시형태에 관련된 적층체의 외주 부분의 일부 또는 전부에 대응한다. 예를 들어, 적층체의 형상이 방형 (예를 들어 사각형) 인 경우, 적층체의 네 귀퉁이에 구멍 (H) 을 형성하는 것이 바람직하다. 이것은, 캐리어 기판 (G) 과 금속층 (M) 사이의 박리 강도가 약해지기 쉬운 적층체의 네 귀퉁이로부터, 보다 약액이 스며들기 쉽기 때문이다.
구멍 (H) 을 형성하는 위치는, 제 1 중간 적층체에 있어서의 단부의 주위의 일부 또는 전부에 있어서, 제 1 중간 적층체의 단부로부터 50 ㎜ 이내의 거리에 있는 위치이면 바람직하고, 보다 바람직하게는 제 1 중간 적층체의 단부로부터 0.1 ㎜ ∼ 30 ㎜ 의 거리에 있는 위치이고, 더욱 바람직하게는 적층체의 단부로부터 1 ㎜ ∼ 10 ㎜ 의 거리에 있는 위치이다. 구멍 (H) 을 형성하는 위치가, 적층체의 외주 부분의 일부 또는 전부에 있어서, 적층체의 단부로부터 50 ㎜ 이내의 범위이면, 공정 4 에 있어서의 약액 처리시의 약액의 스며듦을 충분히 방지할 수 있다. 또한, 제 1 중간 적층체의 크기는, 상기의 위치에 구멍 (H) 을 형성할 수 있는 크기이면 되고, 예를 들어, 제 1 중간 적층체의 평면 형상 (적층 방향에서 본 형상) 이 방형 (예를 들어 사각형) 인 경우, 한 변이 100 ㎜ 이상의 방형이면 바람직하고, 300 ㎜ ∼ 800 ㎜ 의 방형이면 보다 바람직하다. 또한, 제 2 중간 적층체, 제 3 중간 적층체 및 본 실시형태의 적층체의 크기는, 제 1 중간 적층체의 크기와 동일해도 된다.
여기서, 본 명세서에 있어서 「거리」 란, 2 점을 연결하는 최단의 길이를 의미한다. 예를 들어, 1 개의 제 1 (또는 제 2) 중간 적층체의 단부와 1 개의 구멍 (H) 의 단부의 거리는, 각각의 단부 사이의 길이가 가장 짧아지도록 각각의 단부에 있어서 점 (상기 중간 적층체의 단부에 있어서의 점 및 구멍 (H) 의 단부에 있어서의 점의 2 점) 을 결정하고, 그것들 2 점을 연결한 직선의 길이이다.
본 실시형태의 적층체의 제조 방법에 있어서는, 회로 패턴을 형성하기 위한 노광용 또는 레이저 가공의 위치 맞춤의 목적으로, 공정 3 과 공정 4 의 사이에, 위치 맞춤용의 구멍 (T) 을 형성하는 공정을 가져도 된다. 그 경우에 있어서, 위치 맞춤용 구멍 (T) 의 주위에 구멍 (H) 을 형성하는 것이 바람직하다. 보다 상세하게는, 위치 맞춤용의 구멍 (T) 의 단부보다 적층체의 단부에 가까운 위치에 형성된 구멍 (H) 에 더하여, 적층체의 단부 이상으로 위치 맞춤용의 구멍 (T) 의 단부에 가까운 위치에 구멍 (H) 을 형성하는 것이 바람직하다. 더욱 구체적으로는, 위치 맞춤용의 구멍 (T) 의 주위에 형성되는 구멍 (H) 의 위치는, 구멍 (T) 의 단부로부터 50 ㎜ 이내의 거리에 있는 위치이면 바람직하고, 보다 바람직하게는 구멍 (T) 의 단부로부터 0.1 ㎜ ∼ 30 ㎜ 의 거리에 있는 위치이고, 더욱 바람직하게는 구멍 (T) 의 단부로부터 1 ㎜ ∼ 10 ㎜ 의 거리에 있는 위치이다. 구멍 (H) 을 형성하는 위치가, 구멍 (T) 의 단부로부터 50 ㎜ 이내의 거리에 있는 위치이면, 공정 4 에 있어서의 약액 처리시에, 구멍 (T) 에서 기인하는 약액의 스며듦을 더욱 충분히 방지할 수 있다.
구멍 (H) 의 깊이는, 적어도, 구멍 (H) 이 캐리어 기판 (G) 중의 지지체 (F) 에 도달하는 깊이일 필요가 있다. 구멍 (H) 의 깊이가 캐리어 기판 (G) 중의 지지체 (F) 까지 도달하고 있으면, 공정 3 에 있어서 절연 재료 (J) 가 구멍 (H) 의 내부에 비집고 들어가, 박리면에 있어서의 박리 강도가 강해진다. 그 결과, 박리면에서 기인하는 약액 처리시의 약액의 스며듦을 충분히 방지할 수 있다. 즉, 구멍 (H) 은, 제 1 (제 2) 중간 적층체를 관통하는 구멍 (관통공) 이어도 되고, 제 1 (제 2) 적층체 표면으로부터 지지체 (F) 에 도달하는 비관통공 (절삭공) 이어도 된다.
구멍 (H) 의 크기는 특별히 한정되지 않지만, 제 2 중간 적층체 표면에서 본 구멍 (H) 의 단면적 (즉, 제 2 중간 적층체의 적층 방향에 직교하는 임의의 단면의 면적) 이 0.002 ㎟ 이상, 8 ㎟ 이하인 것이 바람직하고, 0.005 ㎟ 이상, 4 ㎟ 이하인 것이 보다 바람직하다. 구멍 (H) 의 단면적이 0.002 ㎟ 이상이면, 박리면에 있어서의 박리 강도가 보다 강해지므로, 공정 4 에 있어서의 약액 처리시의 약액의 스며듦을 더욱 충분히 방지할 수 있다. 또, 그 단면적이 8 ㎟ 이하이면, 캐리어 기판 (G) 을 제 3 중간 적층체로부터 박리할 때, 얻어지는 적층체 표면의 금속층 (M) 의 박리 불균일이 보다 잘 일어나지 않게 된다.
구멍 (H) 의 형상은 특별히 한정되지 않고, 예를 들어, 제 2 중간 적층체 표면에서 봐서, 원형, 타원형, 정방형, 장방형 및 육각형 등의 형상이어도 된다. 또, 구멍 (H) 의 제 2 중간 적층체의 적층 방향에 평행한 단면의 형상도 특별히 한정되지 않고, 예를 들어, 정방형, 장방형 및 사다리꼴 등의 형상이어도 된다.
제 2 중간 적층체에 있어서의 구멍 (H) 의 수는 특별히 한정되지 않지만, 100 ㎜ 사방으로 3 개 이상이면 바람직하고, 100 ㎜ 사방으로 5 개 이상이면 보다 바람직하다. 구멍 (H) 이 100 ㎜ 사방으로 3 개 이상이면, 박리면에 있어서의 박리 강도가 더욱 강해지므로, 공정 4 에 있어서의 약액 처리시의 약액의 스며듦을 더욱 충분히 방지할 수 있다.
구멍 (H) 을 형성하는 방법은 특별히 한정되지 않고, 예를 들어, 드릴로 구멍 내기 가공하는 방법, 및 레이저로 구멍을 내는 방법을 사용할 수 있다. 특히, 위치 좌표를 지정한 구멍 내기가 가능한 NC 드릴 가공기를 사용한 구멍 내기 방법이, 미세한 배선 구조를 갖는 프린트 배선판 및 반도체 소자 탑재용 기판을 경제적으로 제조할 수 있으므로 바람직하다.
[공정 3]
공정 3 에서는, 공정 2 에서 제조된 구멍 (H) 이 형성된 제 2 중간 적층체에 있어서의 구멍 (H) 을 형성한 표면 상에, 그 표면측으로부터 절연 재료 (J) 및 금속박을 이 순서로 적층하여 배치하고, 그것들을 가열하면서, 그들의 적층 방향으로 가압하여, 구멍 (H) 에 절연 재료 (J) 가 충전된 제 3 중간 적층체를 제조한다. 공정 3 에 있어서는, 상기 서술한 바와 같이, 절연 재료 (J) 가 구멍 (H) 의 내부에 비집고 들어감으로써, 박리면에 있어서의 박리 강도가 강해진다. 그 결과, 후술하는 공정 4 의 디스미어 등의 약액을 사용한 처리시에 박리면으로의 약액의 스며듦이 방지된다.
절연 재료 (J) 는, 공정 3 에 있어서의 가열 온도에서 유동 가능한 절연 재료이고, 바람직하게는, 절연 재료 (S) 중 유리 기판 이외의 절연 재료이다. 절연 재료 (J) 로는, 예를 들어, 유기 필름 기판 및 프리프레그를 들 수 있다. 그 중에서도, 프리프레그는, 보다 고강성이고, 또한 절연 신뢰성이 더욱 높고, 구멍 (H) 에 충전했을 때의 캐리어 기판 (G) 과 금속층 (M) 의 계면에 있어서의 박리 강도를 보다 적절히 조정할 수 있으므로 바람직하다. 유기 필름 기판의 유기 필름의 재질로는, 절연 재료 (S) 로서 사용할 수 있는 유기 필름 기판의 부분에서 서술한 것을 사용할 수 있다. 절연 재료 (J) 로서 사용할 수 있는 프리프레그로는, 상기 서술한 지지체 (F) 로서 사용할 수 있는 프리프레그를 이용할 수 있다.
절연 재료 (J) 의 두께는 특별히 제한되지 않지만, 5 ∼ 200 ㎛ 이면 바람직하고, 5 ∼ 150 ㎛ 이면 보다 바람직하다. 절연 재료 (J) 의 두께가 5 ㎛ 이상이면, 강성 및 절연 신뢰성이 더욱 높아지고, 200 ㎛ 이하이면, 레이저 가공에 의한 비관통공 (R) 의 형성 및 비관통공 (R) 에 대한 금속 도금이 더욱 용이해지고, 또한 더욱 경제적이다.
금속박의 금속의 종류는 특별히 한정되지 않고, 예를 들어, 금, 은, 구리, 알루미늄, 및 이들 중 2 종 이상의 금속으로 이루어지는 합금에서 선택되는 적어도 1 종을 사용할 수 있다. 그 중에서도, 열팽창률, 도전성 및 경제성의 점에서 구리가 바람직하게 사용된다.
금속박의 두께는 특별히 제한되지 않지만, 1 ∼ 70 ㎛ 이면 바람직하고, 1.5 ∼ 35 ㎛ 이면 보다 바람직하다. 금속박의 두께가 1 ㎛ 이상이면, 핸들링이 보다 용이하고, 70 ㎛ 이하이면 더욱 경제적이다.
이와 같은 금속박으로는, 예를 들어, JX 닛코 닛세키 킨조쿠 (주) 제조 JDLC (상품명, 12 ㎛ 두께 동박) 나 미츠이 금속 광업 (주) 제조 3EC-III (상품명, 18 ㎛ 두께 동박) 등의 시판품을 사용할 수 있다. 또, 금속박과 절연 재료 (J) 의 사이에 접착층을 형성해도 되고, 접착층이 부착된 금속박을 사용해도 된다. 접착층의 재질은 특별히 한정되지 않고, 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지 및 폴리에스테르계 수지를 사용할 수 있다.
가열 및 가압 처리의 방법은 특별히 한정되는 것은 아니며, 예를 들어, 진공 (감압) 핫 프레스, 및 진공 (감압) 라미네이트를 들 수 있다. 그 중에서도, 진공 (감압) 핫 프레스가 절연 재료 (J) 로서 프리프레그를 사용할 때, 접착 강도를 보다 높게 할 수 있기 때문에 바람직하다.
가열 온도는 특별히 한정되는 것은 아니지만, 180 ∼ 230 ℃ 이면 바람직하고, 210 ∼ 220 ℃ 이면 보다 바람직하다. 가열 온도가 180 ∼ 230 ℃ 이면, 구멍 (H) 이 형성된 제 2 중간 적층체와 절연 재료 (J) 와 금속박이 보다 충분히 접착하여, 구멍 (H) 에의 절연 재료 (J) 의 충전도 더욱 충분해진다.
가압 압력은 특별히 한정되는 것은 아니지만, 1 ∼ 4 ㎫ 이면 바람직하고, 2.5 ∼ 3.5 ㎫ 이면 보다 바람직하다. 가압 압력이 1 ∼ 4 ㎫ 이면, 구멍 (H) 이 형성된 제 2 중간 적층체와 절연 재료 (J) 와 금속박이 보다 충분히 접착하여, 구멍 (H) 에의 절연 재료 (J) 의 충전도 더욱 충분해진다.
가열 및 가압 처리의 시간은 특별히 한정되는 것은 아니지만, 60 ∼ 300 분간이 바람직하고, 120 ∼ 180 분간이 보다 바람직하다. 가열 및 가압 처리의 시간이 60 ∼ 300 분간이면, 구멍 (H) 이 형성된 제 2 중간 적층체와 절연 재료 (J) 와 금속박이 보다 충분히 접착하여, 구멍 (H) 에의 절연 재료 (J) 의 충전도 더욱 충분해진다.
[공정 4]
공정 4 는, 구멍 (H) 에 절연 재료 (J) 가 충전된 제 3 중간 적층체에 대해 약액을 사용하여 처리하는 공정이다. 약액을 사용하여 처리하는 공정으로는 특별히 한정되지 않고, 예를 들어 상기 서술한 공정 4a, 4b 및 4c 를 들 수 있다. 이하, 공정 4a, 4b 및 4c 에 대해 보다 상세하게 설명한다.
공정 4a 는, 공정 3 을 거치거나, 또는 이후에 상세히 서술하는 공정 A (단, 공정 3 보다 뒤의 공정 A) 에 있어서 금속박을 추가로 적층한, 구멍 (H) 에 절연 재료 (J) 가 충전된 제 3 중간 적층체에, 레이저 가공에 의해 비관통공 (R) 을 형성했을 때에 생기는 스미어를 제거하는 공정이다. 공정 4a 에 있어서의 「약액을 사용한 처리」 란, 비관통공 (R) 을 형성했을 때에 생겨, 제 3 중간 적층체에 부착된 수지 등의 스미어를 제거하는 처리 (디스미어 처리) 이다.
레이저 가공에 의해 비관통공 (R) 을 형성하는 방법으로는 특별히 한정되지 않고, 예를 들어, 탄산 가스 레이저에 의한 가공 방법, 및 UV 레이저에 의한 가공 방법 등, 통상적인 다층 프린트 배선판의 제조에 있어서 실시되고 있는 가공 방법을 사용할 수 있다. 비관통공 (R) 의 형상은 특별히 한정되지 않고, 예를 들어, 제 3 중간 적층체 표면에서 봐서, 원형 및 타원형 등의 통상적으로 다층 프린트 배선판의 제조에 있어서 형성되어 있는 형상이면 된다. 또, 비관통공 (R) 의 제 3 중간 적층체의 적층 방향에 평행한 단면의 형상도 특별히 한정되지 않고, 예를 들어, 정방형, 장방형, 및 사다리꼴 등의 통상적으로 다층 프린트 배선판의 제조에 있어서 형성되어 있는 형상이면 된다.
비관통공 (R) 의 크기는 특별히 한정되지 않고, 예를 들어, 제 3 중간 적층체 표면에서 본 구멍 (R) 의 단면적 (즉, 제 3 중간 적층체의 적층 방향에 직교하는 임의의 단면의 면적) 이 0.0003 ∼ 3 ㎟ 인 통상적으로 다층 프린트 배선판의 제조에 있어서 형성되어 있는 크기이면 된다. 비관통공 (R) 의 깊이도 특별히 한정되지 않고, 예를 들어, 5 ∼ 200 ㎛ 의 통상적으로 다층 프린트 배선판의 제조에 있어서 형성되어 있는 깊이이면 된다.
디스미어 처리의 방법 및 디스미어 처리에 사용되는 약액의 종류는, 특별히 한정되는 것은 아니며, 통상적인 다층 프린트 배선판의 제조에 있어서의 디스미어 처리의 방법 및 약액이면 된다. 예를 들어, 디스미어 처리의 방법으로는, 예를 들어, 팽윤액에 의한 처리, 디스미어액에 의한 처리, 및 중화액에 의한 처리를 들 수 있다. 또, 디스미어 처리에 사용되는 약액은 시판품이어도 된다.
또, 디스미어 처리의 조건은, 적층체에 사용하는 절연 재료의 종류나, 약액의 종류, 및 농도에 의해 적절히 선택된다. 이와 같은 디스미어 처리의 방법으로는, 예를 들어, 제 3 중간 적층체를, 오쿠노 제약 공업 (주) 제조의 디스미어용 팽윤액 (상품명 「PTH-B103」) 에 65 ℃ 에서 5 분간 침지시키고, 다음으로, 오쿠노 제약 공업 (주) 제조 디스미어 처리액 (상품명 「PTH1200」 및 「PTH1200NA」) 에 80 ℃ 에서 8 분간 침지시키고, 마지막으로 오쿠노 제약 공업 (주) 제조의 디스미어용 중화액 (상품명 「PTH-B303」) 에 45 ℃ 에서 5 분간 침지시키는 방법이어도 된다.
공정 4b 는, 공정 3 또는 이후에 상세히 서술하는 공정 A (단, 공정 3 보다 뒤의 공정 A) 에 있어서 형성된 금속박의 표면에 도금을 실시하는 공정이다. 즉, 공정 4b 에 있어서의 「약액을 사용한 처리」 란, 금속박의 표면에 도금을 실시하는 처리이다. 금속박의 표면에 도금을 실시하는 처리로는 특별히 한정되는 것은 아니며, 통상적으로 다층 프린트 배선판의 제조에 있어서 실시되고 있는 구리 도금 처리이어도 되고, 구리 도금 처리가 바람직하다. 도금 처리의 방법 및 도금 처리에 사용되는 약액의 종류는, 특별히 한정되는 것은 아니며, 통상적인 다층 프린트 배선판의 제조에 있어서의 도금 처리의 방법 및 약액이어도 된다. 예를 들어, 구리 도금 처리의 방법으로는, 탈지액에 의한 처리, 소프트 에칭액에 의한 처리, 산세정, 프리딥액에 의한 처리, 카탈리스트액에 의한 처리, 액셀러레이터액에 의한 처리, 화학 구리액에 의한 처리, 산세정 및 황산구리액에 침지시켜 전류를 흘리는 처리를 들 수 있다. 도금 처리에 사용되는 약액은 시판품이어도 된다.
또, 도금 처리의 조건은 적층체에 사용하는 절연 재료의 종류나, 약액의 종류, 농도에 따라 적절히 선택된다. 이와 같은 도금 처리의 방법으로는, 예를 들어, 하기 방법이어도 된다. 즉, 제 3 중간 적층체를, 전처리로서, 컨디셔너액인 오쿠노 제약 공업 (주) 제조의 OPC-B41 콘디클린 (상품명) 에 65 ℃ 에서 5 분간 침지시킨 후에 수돗물로 수세하고, 미츠비시 가스 화학 (주) 제조의 에칭제인 NPE-300 (상품명) 에 25 ℃ 에서 1 분간 침지시킨 후에 수돗물로 수세한다. 계속해서, 그 수세 후의 제 3 중간 적층체를, 50 ％ 황산에 25 ℃ 에서 3 분간 침지시킨 후에 수돗물로 수세하고, 다음으로, 프리딥액인 오쿠노 제약 공업 (주) 제조의 OPC-SALM (상품명) 에 25 ℃ 에서 2 분간 침지시킨 후에 수돗물로 수세한다. 이어서, 그 수세 후의 제 3 중간 적층체를, 카탈리스트액인 오쿠노 제약 공업 (주) 제조의 OPC-80 카탈리스트 M (상품명) 에 25 ℃ 에서 6 분간 침지시킨 후에 수돗물로 수세하고, 추가로 활성화제인 오쿠노 제약 공업 (주) 제조의 OPC-500 액셀러레이터 MX (상품명) 에 28 ℃ 에서 8 분간 침지시킨 후에 수돗물로 수세한다. 그 후, 수세 후의 제 3 중간 적층체를, 무전해 구리 도금욕 처리로서, 오쿠노 제약 공업 (주) 제조의 무전해 구리 도금액인 ATS 애드코퍼 IW (상품명) 에 32 ℃ 에서 10 분간 침지시키고, 50 ％ 황산에 20 ℃ 에서 2 분간 침지시킨 후, 수돗물로 수세하고, 최종적으로 오쿠노 제약 공업 (주) 제조의 황산구리 첨가액인 탑루치나 SF (상품명) 에 22 ℃ 에서 2 A/d㎡ 의 전기를 흘리면서 46 분간 침지시키는 방법이어도 된다.
공정 4c 는, 공정 3 또는 이후에 상세히 서술하는 공정 A (단, 공정 3 보다 뒤의 공정 A) 에 있어서 형성된 금속박으로부터 서브트랙티브법에 의해 회로 패턴을 형성하는 공정이다. 금속박으로부터 서브트랙티브법에 의해 회로 패턴을 형성하는 방법은, 특별히 한정되는 것은 아니며, 통상적으로 다층 프린트 배선판의 제조에 있어서 실시되고 있는 방법이어도 된다. 예를 들어, 서브트랙티브법에 의한 동박으로부터의 회로 패턴의 형성은, 이하와 같이 하여 실시할 수 있다. 먼저, 멕 (주) 제조 CZ-8100 (상품명) 등의 과수 (過水) 황산계의 소프트 에칭액을 사용하여, 동박 표면을 1 ∼ 2 ㎛ 에칭 (조화 처리) 하고, 다음으로, 그 동박 표면에, 온도 110 ± 10 ℃, 압력 0.50 ± 0.02 ㎫ 로 드라이 필름 (히타치 화성 제조 RD-1225) 을 라미네이트한다. 이어서, 마스크 노광기를 사용하여 위치 맞춤용의 구멍 (T) 을 기준으로 노광하고, 1 ％ 탄산나트륨 수용액으로 드라이 필름 레지스트를 현상하고, 그 후, 에칭 레지스트에 덮이지 않은 부분의 동박을 염화 제 2 구리 수용액으로 제거하고, 최종적으로 아민계의 레지스트 박리액으로 드라이 필름 레지스트를 박리함으로써 회로 패턴을 형성할 수 있다. 공정 4b 에 있어서의 약액을 사용한 처리로는, 예를 들어, 소프트 에칭액에 의한 조화 처리, 염화 제 2 구리 수용액에 의한 구리의 제거 및 아민계 레지스트 박리액에 의한 처리를 들 수 있다.
[공정 5]
공정 5 는 제 3 중간 적층체로부터 캐리어 기판 (G) 을 제거하는 공정이다. 캐리어 기판 (G) 을 제거하는 방법은 특별히 한정되지 않고, 예를 들어, 캐리어 기판 (G) 을 사람의 손 또는 기계로 제 3 중간 적층체로부터 박리함으로써 제거할 수 있다.
[공정 A]
공정 A 는, 어느 중간 적층체 또는 적층체 상에 절연 재료 (K) 및 금속박을 이 순서로 적층하여 배치하고, 그것들을 가열하면서 그들의 적층 방향으로 가압하여, 중간 적층체 또는 적층체에 절연 재료 (K) 및 금속박을 접착하는 공정이다. 본 실시형태의 적층체의 제조 방법은, 상기한 공정 1 ∼ 4 의 사이, 공정 4 뒤 (단, 공정 5 를 갖지 않는 경우), 또는 공정 4 와 공정 5 의 사이에 공정 A 를 가질 수 있다. 예를 들어, 적층체의 제조 방법은, 공정 1 과 공정 2 의 사이, 및/또는 공정 4 뒤에 공정 A 를 가질 수 있다. 공정 A 에 있어서 사용할 수 있는 절연 재료 (K) 는 특별히 한정되지 않고, 예를 들어, 공정 3 에 있어서의 절연 재료 (J) 와 동일한 재료를 사용할 수 있고, 그 중에서도 프리프레그가 바람직하다. 공정 A 에 있어서 사용할 수 있는 금속박에 대해서는, 상기 서술한 공정 3 에서 설명한 금속박과 동일하면 된다. 공정 A 에 있어서의 가열 및 가압 처리의 방법, 가열 온도, 가압 압력, 그리고 가열 및 가압 처리의 시간은 특별히 한정되지 않고, 예를 들어, 상기 서술한 공정 3 에 있어서의 가열 및 가압 처리의 방법, 가열 온도, 가압 압력, 그리고 가열 및 가압 처리의 시간이어도 된다.
[공정 B]
공정 B 는, 어느 중간 적층체 또는 적층체 표면의 금속층 (M) 상에 패턴 도금을 실시하여 회로 패턴을 형성하는 공정이다. 본 실시형태의 적층체의 제조 방법은, 상기한 공정 1 ∼ 3 의 사이에 공정 B 를 가질 수 있고, 예를 들어, 공정 2 와 공정 3 의 사이에 가질 수 있다. 패턴 도금을 실시하여 회로 패턴을 형성하는 방법은 특별히 한정되지 않고, 통상적으로 다층 프린트 배선판의 제조에 있어서 실시되고 있는 방법을 사용할 수 있다. 예를 들어, 온도 110 ± 10 ℃, 압력 0.50 ± 0.02 ㎫ 로 드라이 필름 (히타치 화성 제조 RD-1225 (상품명)) 을 라미네이트하고, 다음으로 마스크 노광기를 사용하여 위치 맞춤용의 구멍 (T) 을 기준으로 노광하고, 1 ％ 탄산나트륨 수용액으로 드라이 필름 레지스트를 현상하고, 그 후, 레지스트에 덮이지 않은 금속층 (M) 상에 전해 구리 도금 등에 의해 구리를 석출시키고, 최종적으로 아민계의 레지스트 박리액으로 드라이 필름 레지스트를 박리하는 방법이어도 된다.
[공정 C]
공정 C 는, 어느 중간 적층체가 갖는 금속박으로부터 서브트랙티브법에 의해 회로 패턴을 형성하는 공정이다. 본 실시형태의 적층체의 제조 방법은, 상기한 공정 1 ∼ 3 의 사이에 공정 C 를 가질 수 있고, 예를 들어, 공정 2 와 공정 3 의 사이에 가질 수 있다. 금속박으로부터 서브트랙티브법에 의해 회로 패턴을 형성하는 방법은 특별히 한정되는 것은 아니며, 상기한 처리 4c 와 동일하게, 통상적으로 다층 프린트 배선판의 제조에 있어서 실시되고 있는 방법을 사용할 수 있다.
[빌드업 구조를 갖는 적층체]
본 실시형태의 빌드업 구조를 갖는 적층체는, 본 실시형태의 적층체의 편면 또는 양면에, 추가로 금속박 및 절연 재료를 적층하여 배치하고, 그것들을 가열하면서 그들의 적층 방향으로 가압하는 공정을 1 개 또는 2 개 이상을 갖는 제조 방법에 의해 제조되는 것이다. 즉, 상기 공정을 적어도 1 회 이상 반복함으로써, 빌드업 구조를 갖는 적층체를 제조할 수 있다. 금속박 및 절연 재료의 적층의 차례는 특별히 한정되지 않는다. 빌드업 구조를 갖는 적층체를 제조할 때에 사용할 수 있는 절연 재료는 특별히 한정되지 않고, 예를 들어, 공정 3 의 절연 재료 (J) 이어도 되고, 프리프레그가 바람직하다. 또, 금속박도 특별히 한정되지 않고, 예를 들어, 공정 3 의 부분에서 설명한 금속박이어도 된다. 빌드업 구조를 갖는 적층체를 제조할 때의 가열 및 가압 처리의 방법, 가열 온도, 가압 압력, 그리고 가열 및 가압 처리의 시간은 특별히 한정되지 않고, 예를 들어, 상기 서술한 공정 3 의 가열 및 가압 처리의 방법, 가열 온도, 가압 압력, 그리고 가열 및 가압 처리의 시간이어도 된다.
[반도체 소자 탑재용 기판]
본 실시형태의 반도체 소자 탑재용 기판은, 본 실시형태의 적층체의 외층에, 추가로 서브트랙티브법에 의해 회로 패턴을 형성하는 공정을 갖는 제조 방법에 의해 제조된다. 회로 패턴은, 적층체의 편면에만 형성되어도 되고, 양면에 형성되어도 된다. 서브트랙티브법에 의해 회로 패턴을 형성하는 방법은 특별히 한정되는 것은 아니며, 상기한 공정 4c 와 동일하게, 통상적인 다층 프린트 배선판의 제조에 있어서 실시되고 있는 방법이어도 된다.
본 실시형태의 적층체는, 캐리어 기판 (G) 중의 지지체 (F) 까지 도달하는 구멍 (H) 에 절연 재료 (J) 가 충전되어 있음으로써, 외관 불량이 적고, 금속층 (M) 의 두께가 보다 균일한 적층체이다. 이 적층체를 사용함으로써, 박형의 프린트 배선판 및 반도체 소자 탑재용 기판의 생산성이 종래보다 양호한 것이 된다.
실시예
이하에 실시예, 비교예를 나타내어, 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들의 실시예에 의해 전혀 한정되는 것은 아니다.
<실시예 1>
먼저, 도 1 의 (1) 에 나타내는 캐리어 기판 (G) (10) 의 양면에 금속층 (M) (3) 이 형성된 제 1 중간 적층체를 다음과 같이 하여 제조하였다 (공정 1). 비스말레이미드트리아진 수지 (BT 수지) 를 유리 클로스 (유리 섬유) 에 함침시켜 B 스테이지로 한 프리프레그 (두께 0.100 ㎜ : 미츠비시 가스 화학 제조, 상품명 「GHPL-830NS ST56」) 로 이루어지는 지지체 (F) (1) 를 준비하였다. 그 양면에, 캐리어 동박 (두께 18 ㎛) (2) 과 박 동박 (두께 5 ㎛) (3) 을 적층하여 구비하고, 그들 계면의 박리 강도가 5 N/m 인 캐리어 동박이 부착된 동박 (미츠이 금속 광업 (주) 제조, 상품명 「MT18Ex」, 18 ㎛ 캐리어 동박이 부착된 5 ㎛ 박 동박. 복수의 캐리어 동박이 부착된 동박 중에서 박리 강도가 5 N/m 인 것을 선택하였다) 을, 박 동박 (3) 의 매트면이 외측을 향하도록 (즉, 매트면의 반대면이 지지체 (F) 측을 향하도록) 배치하였다. 이어서, 그것들에 대해, 진공 (감압) 하, 가열 온도 220 ℃, 적층 방향으로의 프레스 압력 3 ㎫ 로 120 분간 프레스 처리를 실시하여, 캐리어 기판 (G) (10) 과, 그 양면에 형성된 박 동박으로 이루어지는 금속층 (M) (3) 을 구비하는 제 1 중간 적층체를 제조하였다. 제조한 제 1 중간 적층체는 평면 형상이 사각형이고, 그 사이즈는 514 ㎜ × 409 ㎜ 이었다.
다음으로, 공정 2 로서, 공정 4 의 약액을 사용한 처리시에, 캐리어 기판 (G) (10) 과 금속층 (M) (3) 의 계면에서 박리가 일어나기 쉬운 제 1 중간 적층체의 네 귀퉁이에, 드릴을 사용하여, 직경 0.30 ㎜, 단면적 0.071 ㎟ 의 관통한 구멍 (H) (7) 을 형성하여, 제 2 중간 적층체를 얻었다 (도 1 의 (2)). 구멍 (H) (7) 의 수는 1 개의 귀퉁이에 대해 5 개로 하고, 합계 20 개로 하였다. 구멍 (H) (7) 의 위치는 제 2 중간 적층체의 단부로부터 4 ㎜ 의 거리에 있는 위치로 하고, 이웃하는 구멍 (H) (7) 끼리의 간격은 30 ㎜ 로 하였다.
계속해서, 도 1 의 (3) 에 나타내는 바와 같이, 비스말레이미드트리아진 수지 (BT 수지) 를 유리 클로스에 함침시켜 B 스테이지로 한 프리프레그 (5) (두께 0.080 ㎜ : 미츠비시 가스 화학 제조, 상품명 「GHPL-830NS SH65」) 와 두께 12 ㎛ 의 동박 (6) (JX 닛코 닛세키 킨조쿠 (주) 제조 전해 동박, 두께 12 ㎛, 상품명 「JDLC」) 을, 구멍 (H) (7) 을 형성한 제 2 중간 적층체의 양면에 배치하고, 진공 (감압) 하, 가열 온도 220 ℃, 적층 방향으로의 프레스 압력 3 ㎫ 로 120 분간 프레스 처리를 실시하여, 제 3 중간 적층체를 얻었다 (공정 3).
다음으로, 공정 3 에서 얻어진 제 3 중간 적층체에 약액을 사용한 처리를 실시했을 때의 캐리어 기판 (G) 과 금속층 (M) 의 계면 (박리면) 으로의 약액의 스며듦의 유무 및 정도를 확인하기 위해, 제 3 중간 적층체에 대해 디스미어 처리를 실시하였다 (공정 4). 구체적으로는, 먼저, 제 3 중간 적층체를, 오쿠노 제약 공업 (주) 제조의 디스미어용 팽윤액 (상품명 「PTH-B103」) 에 65 ℃ 에서 5 분간 침지시켜 팽윤시킨 후, 오쿠노 제약 공업 (주) 제조의 디스미어 처리액 (상품명 「PTH1200」및 상품명 「PTH1200NA」) 에 80 ℃ 에서 8 분간 침지시키고, 마지막으로 오쿠노 제약 공업 (주) 제조의 디스미어용 중화액 (상품명 ＠PTH-B303」) 에 45 ℃ 에서 5 분간 침지시켰다.
마지막으로, 도 1 의 (4) 에 나타내는 바와 같이, 캐리어 기판 (G) (10) 과 금속층 (M) (3) 의 계면 (박리면) 에서, 디스미어 처리 후의 제 3 중간 적층체로부터 캐리어 기판 (G) (10) 을 박리하여 (공정 5), 적층체 (9) 를 얻음과 함께, 그 박리면에 있어서의 약액의 스며듦의 유무를 육안으로 확인하였다. 육안 검사의 결과, 적층체 (9) 의 박리면에 있어서의 약액의 스며듦은, 도 2 에 나타내는 바와 같이 적층체 (9) 의 단부로부터 최대 5 ㎜ 까지의 범위에 관찰되었다. 또한, 도 2 에 있어서, 화살표로 나타낸 부분에 구멍 (H) 이 형성되어 있다. 또, 구멍 (H) (7) 의 단면이 나타날 때까지 적층체 (9) 를 단부로부터 연마하고, 적층체 (9) 의 단면을 현미경으로 관찰한 결과, 구멍 (H) (7) 에 프리프레그가 충전되어 있는 것을 알 수 있었다.
<비교예 1>
공정 2 를 거치지 않았던 것 이외에는 실시예 1 과 동일하게 하여, 적층체를 제조하고, 박리면에 있어서의 약액의 스며듦의 유무를 육안으로 확인하였다. 육안 검사의 결과, 적층체의 박리면에는, 적층체의 단부로부터 50 ㎜ 의 범위까지 약액이 스며들어 있었다 (도 4 참조).
실시예 1 과 비교예 1 의 결과의 대비로부터, 적층체의 제품이 되지 않는 부분인 외주 부분으로서, 적층체의 단부로부터 50 ㎜ 이내의 거리에 있는 범위에, 캐리어 기판 (G) 중의 지지체 (F) 인 프리프레그까지 도달하는 구멍 (H) 을 형성하고, 이 구멍 (H) 에 절연 재료 (J) 로서 프리프레그를 충전함으로써, 약액의 스며듦이 억제된 적층체를 제조할 수 있는 것을 알 수 있었다. 즉, 실시예 1 에서 얻어진 적층체는, 비교예 1 에서 얻어진 적층체에 비해, 외관이 양호하다는 것을 알 수 있었다. 적층체의 외관이 양호하지 않은 부분은, 프린트 배선판 및 반도체 소자 탑재용 기판으로 사용할 수 없어, 절단 제거할 필요가 있다. 따라서, 실시예 1 에서 얻어진 적층체는, 비교예 1 에서 얻어진 적층체에 비해, 1 장당의 프린트 배선판 및 반도체 소자 탑재용 기판의 생산량을 많게 할 수 있으므로, 생산성이 우수한 것을 알 수 있었다.
<실시예 2>
먼저, 도 5 의 (1) 에 나타내는 바와 같이, 비스말레이미드트리아진 수지 (BT 수지) 를 유리 클로스에 함침시켜 B 스테이지로 한 프리프레그 (두께 0.100 ㎜ : 미츠비시 가스 화학 제조, 상품명 「GHPL-830NS ST56」) 로 이루어지는 지지체 (F) (1) 를 준비하였다. 그 양면에, 캐리어 동박 (두께 18 ㎛) (2) 과 박 동박 (두께 5 ㎛) (3) 을 적층하여 구비하고, 그들 계면의 박리 강도가 5 N/m 인 캐리어 동박이 부착된 동박 (미츠이 금속 광업 (주) 제조, 상품명 「MT18Ex」, 18 ㎛ 캐리어 동박이 부착된 5 ㎛ 박 동박. 복수의 캐리어 동박이 부착된 동박 중에서 박리 강도가 5 N/m 인 것을 선택하였다.) 을, 박 동박 (3) 의 매트면이 외측을 향하도록 (즉, 매트면의 반대면이 지지체 (F) 측을 향하도록) 배치하였다. 이어서, 그것들에 대해, 진공 (감압) 하, 가열 온도 220 ℃, 적층 방향으로의 프레스 압력 3 ㎫ 로 120 분간 프레스 처리를 실시하여, 캐리어 기판 (G) (10) 과, 그 양면에 형성된 박 동박으로 이루어지는 금속층 (M) (3) 을 구비하는 제 1 중간 적층체를 제조하였다 (공정 1). 제조한 제 1 중간 적층체는 평면 형상이 사각형이고, 그 사이즈는 514 ㎜ × 409 ㎜ 이었다.
다음으로, 도 5 의 (2) 에 나타내는 바와 같이, 제 1 중간 적층체의 네 귀퉁이와, 공정 3 뒤에 형성하는 위치 맞춤용의 구멍 (T) (11) 의 주위에, 드릴을 사용하여, 직경 0.300 ㎜, 단면적 0.071 ㎟ 의 관통한 구멍 (H) (7) 을 형성하여, 제 2 중간 적층체를 얻었다 (공정 2). 구멍 (H) (7) 의 배치 및 수 중, 제 2 중간 적층체의 네 귀퉁이에 있어서는, 제 2 중간 적층체의 단부로부터 5 ㎜ 의 거리에 있는 위치에, 1 개의 귀퉁이에 대해 5 개, 합계 20 개의 구멍 (H) (7) 을 형성하였다. 이웃하는 구멍 (H) (7) 의 간격은 30 ㎜ 로 하였다. 또, 공정 3 뒤에 형성하는 위치 맞춤용의 구멍 (T) (11) 의 주위에 있어서는, 위치 맞춤용의 구멍 (T) (11) 의 단부로부터 5 ㎜ 또는 7 ㎜ 의 거리에 있는 위치에 8 개의 구멍 (H) (7) 을 형성하였다. 이웃하는 구멍 (H) (7) 의 간격은 5 ㎜ 로 하였다. 위치 맞춤용의 구멍 (T) (11) 의 주위의 구멍 내기에는, 위치 좌표를 지정한 구멍 내기가 가능한 NC 드릴 가공기를 사용하였다.
계속해서, 공정 B 로서, 도 5 의 (3) 에 나타내는 바와 같이, 제 1 중간 적층체의 표면 상에 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 「RD-1225」) 를 라미네이트한 후, 소정의 회로 패턴을 따라 노광, 현상 처리를 하여, 레지스트를 형성하였다. 그 후, 전해 구리 도금 처리를 실시하여, 레지스트에 덮이지 않은 금속층 (M) 상에 구리를 석출시켜 회로 패턴 (4) 을 형성하였다. 다음으로, 레지스트 박리액을 사용하여 레지스트를 박리하였다. 이어서, 회로 패턴 (4) 과 후술하는 공정 3 에서 적층하는 프리프레그의 접착 강도를 높이기 위해, 미츠비시 가스 화학 (주) 제조 에칭제 (상품명 「클린에치 EMR-5000」) 를 사용하여 회로 패턴 (4) 의 표면의 조화 처리를 실시하였다. 이렇게 하여 제 2 중간 적층체를 얻었다.
그 후, 공정 3 으로서, 비스말레이미드트리아진 수지 (BT 수지) 를 유리 클로스에 함침시켜 B 스테이지로 한 프리프레그 (5) (두께 0.080 ㎜, 미츠비시 가스 화학 제조, 상품명 「GHPL-830NS SH65」) 와 두께 12 ㎛ 의 동박 (6) (JX 닛코 닛세키 킨조쿠 (주) 제조 전해 동박, 두께 12 ㎛, 상품명 「JDLC」) 을, 구멍 (H) (7) 을 형성한 제 2 중간 적층체의 양면에 배치하고, 진공 (감압) 하, 가열 온도 220 ℃, 적층 방향으로의 프레스 압력 3 ㎫ 로 120 분간 프레스 처리를 실시하여, 제 3 중간 적층체를 얻었다 (도 5 (4) 참조).
또한, 도 5 의 (5) 에 나타내는 바와 같이, X 선 구멍 내기 장치를 사용하여, 위치 맞춤용의 구멍 (T) (11) (원형, 직경 2.0 ㎜) 을 형성하였다. 이어서, 도 5 의 (6) 에 나타내는 바와 같이, 제 3 중간 적층체의 표면에 감광성 드라이 필름 레지스트 (히타치 화성 (주) 제조, 상품명 「RD-1225」) 를 라미네이트하였다. 그 후, 위치 맞춤용의 구멍 (T) (11) 에 맞춰, 소정의 회로 패턴을 따라 노광 후, 1 ％ 탄산나트륨 수용액으로 현상 처리를 하여, 에칭 레지스트를 형성하였다. 또한 염화 제 2 구리 수용액으로, 에칭 레지스트에 덮이지 않은 부분의 동박 (6) 을 제거하고, 또한 레지스트 박리액으로 에칭 레지스트를 박리하여, 제 3 중간 적층체 표면에 동박 (6) 으로부터 회로 패턴을 형성하였다 (공정 4c).
다음으로, 약액을 사용한 처리를 실시했을 때의 캐리어 기판 (G) (10) 과 금속층 (M) (3) 의 계면 (박리면) 으로의 약액의 스며듦의 유무 및 정도를 확인하기 위해, 공정 4c 를 거친 제 3 중간 적층체에 대해 디스미어 처리를 실시하였다 (공정 4). 구체적으로는, 먼저, 그 제 3 중간 적층체를, 오쿠노 제약 공업 (주) 제조의 디스미어용 팽윤액 (상품명 「PTH-B103」) 에 65 ℃ 에서 5 분간 침지시켜 팽윤시킨 후, 오쿠노 제약 공업 (주) 제조의 디스미어 처리액 (상품명 「PTH1200」 및 상품명 「PTH1200NA」) 에 80 ℃ 에서 8 분간 침지시키고, 마지막으로 오쿠노 제약 공업 (주) 제조의 디스미어용 중화액 (상품명 「PTH-B303」) 에 45 ℃ 에서 5 분간 침지시켰다.
마지막으로, 도 5 의 (7) 에 나타내는 바와 같이, 캐리어 기판 (G) (10) 과 금속층 (M) (3) 의 계면 (박리면) 에서, 디스미어 처리 후의 제 3 중간 적층체로부터 캐리어 기판 (G) (10) 을 박리하여 (공정 5), 적층체 (9) 를 얻음과 함께, 그 박리면에 있어서의 약액의 스며듦의 유무를 육안으로 확인하였다. 육안 검사의 결과, 적층체 (9) 의 박리면에 있어서의 약액의 스며듦은, 도 6 에 나타내는 바와 같이, 위치 맞춤용의 구멍 (H) (11) 의 단부로부터 최대 2 ㎜ 까지의 범위에 관찰되었다. 또한, 도 6 에 있어서, 화살표로 나타낸 부분에 구멍 (H) 이 형성되어 있다. 또, 적층체 (9) 의 박리면에 있어서의 약액의 스며듦은, 실시예 1 과 동일하게, 적층체 (9) 의 단부로부터 최대 5 ㎜ 까지의 범위에 관찰되었다 (도시 생략). 또한 구멍 (H) (7) 의 단면이 나타날 때까지 적층체 (9) 를 단부로부터 연마하고, 적층체 (9) 의 단면을 현미경으로 관찰한 결과, 구멍 (H) (7) 에 프리프레그가 충전되어 있는 것을 알 수 있었다.
<실시예 3>
실시예 2 에 있어서, 위치 맞춤용의 구멍 (T) (11) 주위의 구멍 (H) (7) 을, 위치 맞춤용의 구멍 (T) (11) 의 단부로부터 2 ㎜ 또는 3 ㎜ 의 거리에 있는 위치에 8 개 형성한 것 이외에는 실시예 2 와 동일하게 하여 적층체를 제조하고, 박리면에 있어서의 약액의 스며듦의 유무를 육안으로 확인하였다. 육안 검사의 결과, 박리면에 있어서의 약액의 스며듦은, 위치 맞춤용의 구멍 (T) (7) 의 단부로부터 최대 2 ㎜ 까지의 범위에 관찰되었다 (도 7 참조). 또한, 도 7 에 있어서, 화살표로 나타낸 부분에 구멍 (H) 이 형성되어 있다. 또, 적층체 (9) 의 박리면에 있어서의 약액의 스며듦은, 실시예 1 과 동일하게, 적층체 (9) 의 단부로부터 최대 5 ㎜ 까지의 범위에 관찰되었다 (도시 생략). 또한 구멍 (H) (7) 의 단면이 나타날 때까지 적층체 (9) 의 단부로부터 연마하고, 적층체 (9) 의 단면을 현미경으로 관찰한 결과, 구멍 (H) (7) 에 프리프레그가 충전되어 있는 것을 알 수 있었다.
<비교예 2>
공정 2 를 거치지 않았던 것 이외에는 실시예 2 와 동일하게 하여, 적층체를 제조하고, 박리면에 있어서의 약액의 스며듦의 유무를 육안으로 확인하였다. 육안 검사의 결과, 적층체의 박리면에는, 위치 맞춤용의 구멍 (T) 으로부터 30 ㎜ 의 범위까지 약액이 스며들어 있었다 (도 9 참조). 또, 적층체의 단부로부터 50 ㎜ 의 범위까지 약액이 스며들어 있었다 (도시 생략).
실시예 2 및 3 과 비교예 2 의 결과의 대비로부터, 회로 패턴을 형성할 목적으로 공정 3 뒤에 형성되는 위치 맞춤용의 구멍 (T) 의 주위에 구멍 (H) 을 형성하고, 이 구멍 (H) 에 절연 재료 (J) 로서 프리프레그를 충전함으로써, 구멍 (T) 의 주위에서도 약액의 스며듦이 억제된 적층체를 제조할 수 있는 것을 알 수 있었다. 즉, 실시예 2 및 3 에서 얻어진 적층체는, 비교예 2 에서 얻어진 적층체에 비해, 외관이 양호하다는 것을 알 수 있었다. 실시예 2 및 3 에서 얻어진 적층체는, 비교예 2 에서 얻어진 적층체에 비해, 1 장당의 프린트 배선판 및 반도체 소자 탑재용 기판의 생산량을 많게 할 수 있으므로, 생산성이 우수한 것을 알 수 있었다.
본 출원은, 2014년 7월 18일 출원의 일본 특허출원 (특원 2014-147703) 에 기초하는 것이며, 그 내용은 여기에 참조로서 받아들여진다.
산업상 이용가능성
본 발명에 의하면, 캐리어 기판과, 그 위에 형성한 박리 가능한 금속층을 구비하는 중간 적층체에, 금속박 및 절연 재료를 적층시키고, 필요에 따라 마지막에 캐리어 기판을 제거하여 제조하는 적층체로서, 캐리어 기판과 박리 가능한 금속층의 계면으로의 약액의 스며듦을 억제하는 적층체, 그리고 그 적층체로부터 제조되는 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법을 제공할 수 있다. 따라서, 그러한 분야에 있어서 산업상의 이용 가능성이 있다.
1…지지체 (F)
2…캐리어 동박
3…박 동박 (금속층 (M))
4…회로 패턴
5…프리프레그
6…동박
7…구멍 (H)
9…적층체
10…캐리어 기판 (G)
11…위치 맞춤용의 구멍 (T)

Claims (23)

  1. 지지체를 내부에 포함하는 캐리어 기판과, 그 캐리어 기판의 적어도 편면에 형성된 박리 가능한 금속층을 구비하는 제 1 중간 적층체를 준비하는 공정과,
    상기 제 1 중간 적층체의 제품이 되지 않는 부분에, 상기 제 1 중간 적층체의 표면으로부터 적어도 상기 캐리어 기판 중의 상기 지지체까지 도달하는 제 1 구멍을 형성하여, 상기 제 1 구멍이 형성된 제 2 중간 적층체를 제조하는 공정과,
    상기 제 2 중간 적층체의 상기 제 1 구멍을 형성한 상기 표면 상에, 상기 표면측으로부터 절연 재료 및 금속박을 이 순서로 적층하여 배치하고, 상기 제 2 중간 적층체, 상기 절연 재료 및 상기 금속박을 가열하면서 그들의 적층 방향으로 가압하여, 상기 제 1 구멍에 상기 절연 재료가 충전된 제 3 중간 적층체를 제조하는 공정과,
    상기 제 3 중간 적층체에 대해 약액을 사용하여 처리하는 공정을 적어도 갖는 제조 방법에 의해 제조되는, 적층체.
  2. 제 1 항에 있어서,
    상기 제 1 구멍은, 그 단부가 상기 적층체의 단부로부터 50 ㎜ 이내의 거리에 있는, 적층체.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제조 방법은, 상기 제 3 중간 적층체를 제조하는 공정과 상기 약액을 사용하여 처리하는 공정 사이에 위치 맞춤용의 제 2 구멍을 형성하는 공정을 갖고, 또한 상기 제 2 중간 적층체를 제조하는 공정에 있어서, 상기 제 1 구멍은, 적어도, 상기 제 2 구멍의 단부보다 상기 적층체의 단부에 가까운 위치와, 상기 적층체의 단부 이상으로 상기 제 2 구멍의 단부에 가까운 위치에 형성되는, 적층체.
  4. 제 3 항에 있어서,
    상기 적층체의 단부 이상으로 상기 제 2 구멍의 단부에 가까운 위치에 형성된 상기 제 1 구멍은, 그 단부가 상기 제 2 구멍의 상기 단부로부터 50 ㎜ 이내의 거리에 있는, 적층체.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제조 방법은, 상기 약액을 사용하여 처리하는 공정 뒤에, 상기 제 3 중간 적층체로부터 상기 캐리어 기판을 제거하는 공정을 추가로 갖는, 적층체.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 구멍의 단면적이 0.002 ㎟ 이상 8 ㎟ 이하이고, 또한 상기 제 1 구멍의 수가 100 ㎜ 사방으로 3 개 이상인, 적층체.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 캐리어 기판의 두께가 30 ∼ 250 ㎛ 인, 적층체.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 금속층의 두께가 20 ㎛ 이하인, 적층체.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 캐리어 기판과 상기 금속층의 계면에 있어서의 박리 강도가 1 ∼ 50 N/m 인, 적층체.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 약액을 사용하여 처리하는 공정이, 레이저 가공에 의해 비관통공을 형성했을 때에 생기는 스미어를 제거하는 공정인, 적층체.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 약액을 사용하여 처리하는 공정이, 상기 금속박의 표면에 도금을 실시하는 공정인, 적층체.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 약액을 사용하여 처리하는 공정이, 상기 금속박으로부터 서브트랙티브법에 의해 회로 패턴을 형성하는 공정인, 적층체.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 중간 적층체가, 상기 지지체의 편면 또는 양면에, 캐리어 금속박과 상기 캐리어 금속박보다 얇은 금속박을 구비하는 캐리어 금속박이 부착된 금속박을 적층하여 제조된 적층체인, 적층체.
  14. 제 13 항에 있어서,
    상기 캐리어 금속박이 부착된 금속박에 있어서의 금속박의 두께가 5 ㎛ 이하인, 적층체.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 캐리어 금속박이 부착된 금속박이, 캐리어 동박과 상기 캐리어 동박보다 얇은 동박을 구비하는 캐리어 동박이 부착된 동박인, 적층체.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 지지체의 두께가 5 ∼ 200 ㎛ 인, 적층체.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 지지체가 절연 재료인, 적층체.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 절연 재료가 프리프레그인, 적층체.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 금속박이 동박인, 적층체.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 기재된 적층체의 편면 또는 양면에, 금속박 및 절연 재료를 적층하여 배치하고, 상기 적층체, 상기 금속박 및 상기 절연 재료를 가열하면서 그들의 적층 방향으로 가압하는 공정을 1 개 또는 2 개 이상 갖는 제조 방법에 의해 제조되는, 빌드업 구조를 갖는 적층체.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 기재된 적층체의 외층에 서브트랙티브법에 의해 회로 패턴을 형성하는 공정을 갖는 제조 방법에 의해 제조되는, 반도체 소자 탑재용 기판.
  22. 적어도,
    지지체를 내부에 포함하는 캐리어 기판과, 그 캐리어 기판의 적어도 편면에 형성된 박리 가능한 금속층을 구비하는 제 1 중간 적층체를 준비하는 공정과,
    상기 제 1 중간 적층체의 제품이 되지 않는 부분에, 상기 제 1 중간 적층체의 표면으로부터 적어도 상기 캐리어 기판 중의 상기 지지체까지 도달하는 제 1 구멍을 형성하여, 상기 제 1 구멍이 형성된 제 2 중간 적층체를 제조하는 공정과,
    상기 제 2 중간 적층체의 상기 제 1 구멍을 형성한 상기 표면 상에, 상기 표면측으로부터 절연 재료 및 금속박을 이 순서로 적층하여 배치하고, 상기 제 2 중간 적층체, 상기 절연 재료 및 상기 금속박을 가열하면서 그들의 적층 방향으로 가압하여, 상기 제 1 구멍에 상기 절연 재료가 충전된 제 3 중간 적층체를 제조하는 공정과,
    상기 제 3 중간 적층체에 대해 약액을 사용하여 처리하는 공정을 갖는, 적층체의 제조 방법.
  23. 제 22 항에 기재된 적층체의 제조 방법에 의해 얻어진 적층체의 외층에 서브트랙티브법에 의해 회로 패턴을 형성하는 공정을 갖는, 반도체 소자 탑재용 기판의 제조 방법.
KR1020177000889A 2014-07-18 2015-07-15 적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법 KR102326101B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-147703 2014-07-18
JP2014147703 2014-07-18
PCT/JP2015/070299 WO2016010083A1 (ja) 2014-07-18 2015-07-15 積層体及び半導体素子搭載用基板、並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
KR20170032293A true KR20170032293A (ko) 2017-03-22
KR102326101B1 KR102326101B1 (ko) 2021-11-12

Family

ID=55078570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177000889A KR102326101B1 (ko) 2014-07-18 2015-07-15 적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법

Country Status (8)

Country Link
US (1) US10964552B2 (ko)
EP (1) EP3197251B1 (ko)
JP (1) JP6493404B2 (ko)
KR (1) KR102326101B1 (ko)
CN (1) CN106538080B (ko)
SG (1) SG11201700368WA (ko)
TW (1) TWI671863B (ko)
WO (1) WO2016010083A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190097186A (ko) * 2017-04-27 2019-08-20 미츠비시 가스 가가쿠 가부시키가이샤 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6236119B2 (ja) * 2015-06-24 2017-11-22 Ｊｘ金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
WO2017141377A1 (ja) * 2016-02-17 2017-08-24 富士機械製造株式会社 作業装置および生産ライン
US10716217B2 (en) * 2016-09-15 2020-07-14 Advanced Copper Foil Inc. Poly-based burr suppressor
CN107353841A (zh) * 2017-08-14 2017-11-17 东莞市哲华电子有限公司 一种Mylar片的低成本生产工艺
WO2020017551A1 (ja) * 2018-07-18 2020-01-23 日立化成株式会社 銅張積層板、プリント配線板、半導体パッケージ及び銅張積層板の製造方法
CN111354650A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种埋入式元件电路板及其制作方法
CN113192896A (zh) * 2020-01-14 2021-07-30 何崇文 芯片封装结构及其制作方法
CN117457618B (zh) * 2023-12-25 2024-04-09 长电集成电路(绍兴)有限公司 芯片封装结构及芯片封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59500341A (ja) 1982-03-04 1984-03-01 エコノミツクス・ラボラトリ−，インコ−ポレテツド 多層回路板を製造する方法及び装置
JP2011139064A (ja) * 2009-12-29 2011-07-14 Kyokutoku Kagi Kofun Yugenkoshi 回路板とその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
TW428877U (en) * 1996-07-05 2001-04-01 Haisoole Kk An electronic circuit board
KR100346400B1 (ko) 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
WO2004034759A1 (ja) * 2002-10-08 2004-04-22 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
WO2005029933A1 (ja) * 2003-09-18 2005-03-31 Mitsubishi Denki Kabushiki Kaisha 多層プリント配線板およびその製造方法
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
JP5047906B2 (ja) * 2008-08-27 2012-10-10 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
US8510936B2 (en) 2009-12-29 2013-08-20 Subtron Technology Co., Ltd. Manufacturing method of package carrier
JP5302920B2 (ja) * 2010-03-12 2013-10-02 日本特殊陶業株式会社 多層配線基板の製造方法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
JP5896200B2 (ja) * 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2012109430A (ja) * 2010-11-18 2012-06-07 Toppan Printing Co Ltd 配線基板の製造方法および電子部品実装構造体の製造方法
WO2012132923A1 (ja) * 2011-03-29 2012-10-04 三菱瓦斯化学株式会社 プリプレグ、及び金属箔張り積層板、並びにプリント配線板
SG11201401906SA (en) * 2011-11-07 2014-10-30 Mitsubishi Gas Chemical Co Resin composition, and prepreg and laminate using the same
CN102548199A (zh) * 2011-12-29 2012-07-04 广东生益科技股份有限公司 电路基板及其制作方法
JP5955050B2 (ja) * 2012-03-26 2016-07-20 京セラ株式会社 配線基板の製造方法
JP6318690B2 (ja) * 2013-02-21 2018-05-09 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59500341A (ja) 1982-03-04 1984-03-01 エコノミツクス・ラボラトリ−，インコ−ポレテツド 多層回路板を製造する方法及び装置
JP2011139064A (ja) * 2009-12-29 2011-07-14 Kyokutoku Kagi Kofun Yugenkoshi 回路板とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190097186A (ko) * 2017-04-27 2019-08-20 미츠비시 가스 가가쿠 가부시키가이샤 지지체 및 그것을 사용한 반도체 소자 실장 기판의 제조 방법

Also Published As

Publication number Publication date
JP6493404B2 (ja) 2019-04-03
US20170213745A1 (en) 2017-07-27
KR102326101B1 (ko) 2021-11-12
US10964552B2 (en) 2021-03-30
EP3197251A4 (en) 2018-02-28
WO2016010083A1 (ja) 2016-01-21
TWI671863B (zh) 2019-09-11
TW201606953A (zh) 2016-02-16
EP3197251B1 (en) 2023-10-18
SG11201700368WA (en) 2017-02-27
CN106538080B (zh) 2021-04-16
EP3197251A1 (en) 2017-07-26
CN106538080A (zh) 2017-03-22
JPWO2016010083A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
KR20170032293A (ko) 적층체 및 반도체 소자 탑재용 기판, 그리고 그들의 제조 방법
JP2007088288A (ja) 回路基板、その製造方法及び多層回路基板
US5573632A (en) Multilayer printed-circuit substrate, wiring substrate and process of producing the same
US20140124475A1 (en) Method of manufacturing printed circuit board
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP4293278B1 (ja) ２枚合わせ片面金属箔張積層板およびその製造方法、ならびに、片面プリント配線板およびその製造方法
US6103135A (en) Multi-layer laminate and method of producing same
US20120023744A1 (en) Method for manufacturing multilayer printed circuit board
US9095082B2 (en) Method for manufacturing multilayer printed circuit board
JP7201405B2 (ja) 多層配線板の製造方法
JP2010045155A (ja) 多層積層回路基板
KR20110097961A (ko) 다층 프린트 기판 및 그의 제조 방법
TWI481499B (zh) 兩張合成的單面金屬箔積層板及其製造方法以及單面印刷配線板及其製造方法
TWI796378B (zh) 附設有經圖案化之金屬箔之疊層體的製造方法及附設有經圖案化之金屬箔之疊層體
KR101465083B1 (ko) 회로기판의 제조방법
JP2010108984A (ja) プリント配線板の製造方法
JP2010050116A (ja) 多層積層回路基板
KR100977329B1 (ko) 2장 합체 편면 금속박장 적층판 및 그의 제조 방법, 및,편면 인쇄 배선판 및 그의 제조 방법
JP2011029528A (ja) 多層プリント配線板の製造方法
JPH11238965A (ja) 多層プリント配線板の製造方法
JPH0483394A (ja) 薄型四層基板の製造方法
JPH07226588A (ja) フレックス／リジット複合配線板
JP2011146467A (ja) プリント基板の製造方法及びこれを用いたプリント基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant