JP2012109430A - 配線基板の製造方法および電子部品実装構造体の製造方法 - Google Patents

配線基板の製造方法および電子部品実装構造体の製造方法 Download PDF

Info

Publication number
JP2012109430A
JP2012109430A JP2010257733A JP2010257733A JP2012109430A JP 2012109430 A JP2012109430 A JP 2012109430A JP 2010257733 A JP2010257733 A JP 2010257733A JP 2010257733 A JP2010257733 A JP 2010257733A JP 2012109430 A JP2012109430 A JP 2012109430A
Authority
JP
Japan
Prior art keywords
wiring
substrate
prepreg
board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010257733A
Other languages
English (en)
Inventor
Yuki Umemura
優樹 梅村
Masaaki Chino
正晃 地野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2010257733A priority Critical patent/JP2012109430A/ja
Publication of JP2012109430A publication Critical patent/JP2012109430A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板の製造方法において、信頼性よく低コストで製造できる方法を提供する。
【解決手段】非粘着性基板の外周の一部を含むように形成され、非粘着性基板の厚さが他の部分よりも小さい領域からなるプリプレグ形成領域の片面若しくは両面に、プリプレグを配置し、全体として厚さが均一になるように第1の仮基板を形成する工程と、金属箔を積層する工程と、プリプレグを硬化し、金属箔と第1の仮基板を接着して第2の仮基板を得る工程と、金属箔上に、少なくとも絶縁層と配線パターンの組を交互に積層した1組以上の配線層を形成して第3の仮基板を得る工程と、プリプレグ形成領域を含む領域を切断除去することにより、非粘着性基板から金属箔の上に配線層が形成された配線基板を分離する工程とを含むことを特徴とする配線基板の製造方法。
【選択図】図6

Description

本発明は配線基板の製造方法および電子部品実装構造体の製造方法に係り、さらに詳しくは、電子部品の実装基板に適用できる配線基板およびその配線基板に電子部品を実装する為の電子部品実装構造体の製造方法に関する。
従来、電子部品が実装される配線基板として、仮基板の上に剥離できる状態で所要の配線層を形成した後に、配線層を仮基板から分離して配線基板を得る方法がある。特許文献1には、樹脂基板の上に銅箔をその周縁側のみを接着層で接着して形成し、その上にビルドアップ配線層を形成した後に、配線基盤の接着層の内側部分を切断することにより、銅箔およびビルドアップ配線層を樹脂基板から分離して配線基板を得る方法が記載されている。
また、特許文献2には、プリプレグ上の配線形成領域に下地層が配置され、前記下地層の大きさより大きな金属箔が前記配線形成領域の外周部に接するように、前記下地層を介して前記金属箔を前記プリプレグ上に配置し、過熱・加圧によってプリプレグを硬化させることにより、仮基板を得て、その上にビルドアップ配線層を形成した後に、前記下地層の周縁部分を切断することにより、銅箔およびビルドアップ配線層を樹脂基板から分離して配線基板を得る方法が記載されている。
特開2005−236244号広報 特開2007−158174号広報
しかしながら、上記した特許文献では、廃棄するプリプレグの量が多くなり、コスト等の面において無駄が増えるといった問題があった。また、従来の方法では、プリプレグを基板に形成した際に、その形状が崩れることにより配線を形成する領域の内側にプリプレグが入ってしまい、前記下地層の周縁部分を切断した後にも、金属箔と配線層がくっついた状態になってしまうという問題があった。
本発明は以上の課題を鑑みて創作されたものであり、仮基板の上に剥離できる状態で所要の配線層を形成した後に、配線層を仮基板から分離して配線基板を得る製造方法において、なんら不具合が発生することなく、プリプレグの破棄量を軽減し、低コストで製造できる配線基板の製造方法およびその配線基板に電子部品を容易に実装する為の電子部品実装構造体の製造方法を提供することを目的とする。
上記課題を解決する為、本発明の請求項1の発明は配線基板の製造方法に係り、少なくとも非粘着性基板の外周の一部を含むように形成され、前記非粘着性基板の厚さが他の部分よりも小さい領域からなるプリプレグ形成領域の片面若しくは両面に、プリプレグを配置し、全体として厚さが均一になるように第1の仮基板を形成する工程と、前記第1の仮基板表面に金属箔を積層する工程と、前記プリプレグを硬化し、前記金属箔と前記第1の仮基板を接着して第2の仮基板を得る工程と、前記第2の仮基板の片面若しくは両面上に形成された前記金属箔上に、少なくとも絶縁層と配線パターンの組を交互に積層した1組以上の配線層を形成して第3の仮基板を得る工程と、前記第3の仮基板のうち少なくとも前記プリプレグ形成領域を含む領域を切断除去することにより、前記非粘着性基板から前記金属箔の上に前記配線層が形成された配線基板を分離する工程とを含むことを特徴とする配線基板の製造方法である。
また、本発明の請求項2の発明は、前記配線部材を得る工程の後に、前記金属箔を除去する工程をさらに有することを特徴とする請求項1に記載の配線基板の製造方法である。
また、本発明の請求項3の発明は、前記第2の仮基板を得る工程が、前記非粘着性基板の前記プリプレグ形成領域内に設けられたスリットを介して、プリプレグにより接着することを特徴とする請求項1又は2に記載の配線基板の製造方法である。
また、本発明の請求項4の発明は前記配線層を形成する配線形成領域は、前記非粘着性基板の両面側において少なくとも1つずつ区画されていることを特徴とする請求項1〜3のいずれか一項に記載の配線基板の製造方法である。
また、本発明の請求項5の発明は、前記プリプレグは、ガラス織布もしくは不織布に樹脂を含侵させたものからなることを特徴とする請求項1〜4のいずれか一項に記載の配線基板の製造方法である。
また、本発明の請求項6の発明は、前記非粘着性基板は、フッ素樹脂板、フッ素樹脂加工された樹脂板及び金属板からなることを特徴とする請求項1〜5のいずれか一項に記載の配線基板の製造方法である。
そして、本発明の請求項7の発明は、前記第3の仮基板を得る工程と、前記非粘着性基板から前記金属箔の上に前記配線層が形成された配線基板を分離する工程との間に、前記配線層の最上の配線層に電気的に接続される電子部品を実装する工程を有することを特徴とする請求項1〜6のいずれか一項に記載の電子部品実装構造体の製造方法である。
そして、本発明の請求項8の発明は、前記非粘着性基板から前記金属箔の上に前記配線層が形成された配線基板を分離する工程と、前記金属箔を除去する工程との間に、前記配線層の最上の配線層に電子部品を電気的に接続して実装する工程を有することを特徴とする請求項2〜6のいずれか一項に記載の電子部品実装構造体の製造方法である。
本発明では、まず、配線層が後に積層される配線形成領域Aと配線形成領域に対し高さが低く(非粘着性基板の厚さが小さく)形成されたプリプレグ形成領域を有する外周からなる非粘着性基板を用意し、この非粘着性基板のプリプレグ形成領域にプリプレグが配置され(第1の仮基板)、非粘着性基板より大きさが一回り大きな金属箔が前記外周に接するように、非粘着性基板及びプリプレグ形成領域上に配置され、積層される。この際、プリプレグ形成領域は凹状や傾斜型など様々な形を有するが、プリプレグを型崩れすることなく非粘着性基板と接着することが可能なように、凹状にすることがより好ましい。
その後に、非粘着性基板、プリプレグ及び金属箔を加熱・加圧することにより、プリプレグを溶融・硬化させて非粘着性基板に固定し、プリプレグの硬化に伴ってプリプレグに金属箔がそれぞれ接着される(第2の仮基板)。このとき、プリプレグがなく非粘着性基板と金属箔が重なる領域では、両者が単に接触した状態となっている。
次いで、金属箔の上に所要の配線層を形成する。さらに、非粘着性基板、プリプレグ及び金属箔よりなる第2の仮基板上に、配線層が形成された構造体のプリプレグ上の部分を切断する。勿論のことであるが、このときプリプレグ上の切断される部分には配線形成は行われておらず不要な部分のみが切り取られる。これにより、非粘着性基板の配線形成領域と金属箔とが重なる領域が得られ、非粘着性基板と金属箔を容易に分離することができる。
このようにして、金属箔の上に少なくとも絶縁層と配線パターンを一組以上積層した配線層が形成された配線部材が得られる。本発明では、非粘着性基板外周に形成されたプリプレグ形成領域の接着機能をもつプリプレグを硬化させることで仮基板上の金属箔の外周が接着された構造を容易に形成することができる。また、なんら不具合が発生することなく、プリプレグの破棄量を軽減し、低コストで製造できる配線基板の製造方法およびその配線基板に電子部品を容易に実装する為の電子部品実装構造体の製造方法を提供することができる。
以上説明したように、本発明では、なんら不具合が発生することなく、プリプレグの破棄量を軽減し、プリプレグを基板に形成した際に、その形状が崩れにより配線を形成する領域の内側に入ってしまい、下地層の周縁部分(外周部分)を切断した後にも、金属箔と配線層がくっついた状態になってしまうという問題を発生することなくコア基板をもたない配線基板及び電子部品実装構造体を低コストで製造することができる。
図1(a)〜(b)は本発明の実施形態の配線基盤の製造方法を示す断面図(その1)である 図2(a)〜(b)は本発明の実施形態の配線基盤の製造方法を示す断面図(その2)である 図3(a)〜(c)は本発明の実施形態の配線基盤の製造方法を示す断面図(その3)である 図4(a)〜(b)は本発明の実施形態の配線基盤の製造方法を示す断面図(その4)である 図5(a)〜(b)は本発明の実施形態の配線基盤の製造方法を示す断面図(その5)である 図6(a)〜(b)は本発明の実施形態の配線基盤の製造方法を示す断面図(その6)である
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(実施の形態)
図1〜図4は本発明の実施形態の配線基板の製造方法を順に示す断面図である。
図1(a)に示すように、まず、フッ素樹脂板、フッ素樹脂加工した樹脂版及び金属板等、非粘着性基板10aを用意する。非粘着性基板10aを使用することで、後述するプリプレグを容易に分離することができる。非粘着性基板10aの両面側には、配線形成領域Aとその外側の外周部B及びプリプレグ形成領域がそれぞれ画定されている。配線形成領域Aは、非粘着性基板10aの両面側において一つずつ区画されてもよいし、複数で区画されていてもよい。外周部B内に形成されたプリプレグ形成領域は配線形成領域Aに対して段差が設けられており、その高さは後述するプリプレグの厚みと同様とする。そして、プリプレグ形成領域Aにプリプレグが形成される(第1の仮基板)。
その後に、図1(b)に示すように、ガラスクロス(織布)、ガラス不織布又はアラミド繊維などにエポキシ樹脂などの樹脂を含侵させて構成されるプリプレグ(prepreg)12aを用意する。プリプレグ12aはB−ステージ(半硬化状態)のものが使用される。プリプレグ12aは非粘着性基板10aの外周部Bを覆う形状にカットされており、前述した段差にはめ込む形で、外周部Bに配置する。また、図1(b)では、額縁状のプリプレグを配置した図が記載されているが、例えば外周部の4つ辺ごとにプリプレグを分割し配置してもかまわない。一般的な配線基板に使用されているプリプレグを使用することで外周部Bの製造工程に耐えうる剛性が得られる。また、後述する切断時に一般的な配線基板で使用されている外形加工装置を流用することができる。
その後に、図2(a)に示すように、厚みが12〜35μmの銅箔12c(金属箔)を用意する。
銅箔12cは、10aの配線形成領域A及び外周部B(即ち、ここではプリプレグ形成領域)を覆う大きさである。そして、非粘着性基板10aの上側に下から順にプリプレグ12aと銅箔12cをそれぞれ配置する。また、非粘着性基板10aの下側に上から順にプリプレグ12aと銅箔12cをそれぞれ配置する。プリプレグ12aは非粘着性基板10a上の外周部B内のプリプレグ形成領域に対応して配置され、銅箔12cは非粘着性基板10aの配線形成領域A上に重なると共に、その周縁部がプリプレグ12aに接した状態で配置される。そして、非粘着性基板10a、プリプレグ12a及び銅箔12cを両面側から真空雰囲気で180〜220℃の温度で加熱・加圧する。これにより、図2(b)に示すように、2枚のプリプレグ12aが溶融し非粘着性基板10aに設けられたスリット12bに樹脂成分が流れ込み、硬化することで、非粘着性基板10aに固定されると共に、プリプレグ12aの硬化に伴ってプリプレグ12aに銅箔12cがそれぞれ接着される。非粘着性基板10aの配線形成領域と銅箔12cとが重なる領域では、両者が単に接触した状態となっており、後述するようにその領域では非粘着性基板10aと銅箔12cとを容易に分離できるようになっている。
このように、本実施形態では、非粘着性基板10a上にプリプレグ12a及び銅箔12cを配置して加熱・加圧することにより、非粘着性基板10a上に銅箔12cが接着された第2の仮基板10を得ることができる。
次いで、図3(a)に示すように、仮基板10の両面側に、所要部に開口部16xが設けられためっきレジスト膜16を形成する。さらに、銅箔12cをめっき給電層に利用する電解めっきにより、めっきレジスト膜16の開口部16xに銅(Cu)、金(Au)、ニッケル(Ni)、又はすず(Sn)などからなる第1配線層18を形成する。その後に、図3(b)に示すように、めっきレジスト膜16が除去される。第1配線層18は後に説明するように内部接続パッドC1として機能する。
続いて、図3(c)に示すように、仮基板10の両面側に第1配線層18及び銅箔12cを被覆する第1絶縁層20をそれぞれ形成する。第1絶縁層20の材料としては、エポキシ系樹脂、ポリイミド系樹脂などが使用される。第1絶縁層20の形成方法の一例としては、仮基板10の両面側に樹脂フィルムをそれぞれラミネートした後に、樹脂フィルムをプレス(押圧)しながら90〜150℃の温度で熱処理して硬化させることにより第1絶縁層20を得る。
次いで、同じく図3(c)に示すように、仮基板10の両面側の第1配線層18が露出するように第1絶縁層20をレーザなどで加工して第1ビアホール20xをそれぞれ形成する。
なお、第1絶縁層20は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、あるいは、スクリーン印刷により開口部が設けられた樹脂膜をパターニングしてもよい。
続いて、図4(a)に示すように、仮基板10の両面側に、第1ビアホール20xを介して第1配線層18に接続される銅(Cu)などからなる第2配線層18aを第1絶縁層20上にそれぞれ形成する。第2配線層18aは、例えばセミアディティブ法により形成される。詳しく説明すると、まず、無電解めっき又はスパッタ法により、第1ビアホール20x内及び第1絶縁層20の上にCuシード層(不図示)を形成した後に、第2配線層18aに対応する開口部を備えたレジスト膜(不図示)を形成する。次いで、Cuシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にCu層パターン(不図示)を形成する。続いて、レジスト膜を除去した後に、Cu層パターンをマスクにしてCuシード層をエッチングすることにより、第2配線層18aを得る。
第2配線層18aの形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。
次いで、図4(b)に示すように、同様な工程を繰り返すことにより、仮基板10の両面側に、第2配線層18aを被覆する第2絶縁層20aをそれぞれ形成した後に、第2配線層18a上の第2絶縁層20aの部分に第2ビアホール20yをそれぞれ形成する。さらに、第2ビアホール20yを介して第2配線層18aに接続される第3配線層18bを仮基板10の両面側の第2絶縁層20a上にそれぞれ形成する。
続いて、図5(a)に示すように、仮基板10の両面側に、第3配線層18b上に開口部22xが設けられたソルダレジスト膜22をそれぞれ形成する。これにより、ソルダレジスト膜22の開口部22x内に露出する第3配線層18bの部分が外部接続パッドC2となる。なお、必要に応じてソルダレジスト膜22の開口部22x内の第3配線層18bにNi/Auめっき層などのコンタクト層を形成してもよい。
このようにして、第2の仮基板10上に所要の配線層が形成される(第3の仮基板)。上記した例では、3層の配線層(第1〜第3配線層18〜18b)を形成したが、n層(nは1以上の整数)の配線層を形成してもよい。また、仮基板10の片面のみに配線層を形成してもよい。
次いで、図5(b)に示すように、図5(a)の構造体のスリット12bに対応する部分を切断することにより、図6(a)に示すように、非粘着性基板10aと銅箔12bとが単に接触する配線形成領域Aが得られ、銅箔12cと非粘着性基板10aとを容易に分離することができる。このようにして、銅箔12c及びその上に形成された配線層を非粘着性基板10aから分離することができる。これによって、仮基板10の両面側から銅箔12cとその上に形成された配線層とからなる配線基板30がそれぞれ得られる。また、プリプレグを非粘着性基板の外周部の部分又は全体に形成することによりプリプレグの使用及び破棄量を低減することが可能となる。さらには、プリプレグを基板に形成した際に、その形状が崩れることにより配線を形成する領域の内側に入ってしまい、下地層の周縁部分を切断した後にも、金属箔と配線層がくっついた状態になってしまうという問題を発生することなくコア基板をもたない配線基板を低コストで製造することができる。
その後に、図6(b)に示すように、配線基板30の銅箔12bを第1配線層18及び第1絶縁層20に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、第1配線層18(Auなど)及び第1絶縁層20に対して銅箔12cを選択的にエッチングして除去することができる。
これにより、図6(b)に示すように、第1配線層18の下面が露出して内部接続パッドC1が得られる。以上により、第1実施形態の配線基板1が製造される。
また、本発明では、構造体のスリット12bに対応する部分を切断した後に最上の配線層に電子部品を電気的に接続して実装することが可能である。このとき、前述した例では、構造体のスリット12bに対応する部分を切断した後に最上の配線層に電子部品を電気的に接続して実装したが、構造体のスリット12bに対応する部分を切断する前に電子部品を電気的に接続して実装しても良い。そして、その後に配線部材30の銅箔12bを第1配線層18及び第1絶縁層20に対して選択的にエッチングして除去することにより、配線基板に電子部品を実装した電子部品実装構造体を作成することも可能となる。
本実施形態の好適な形態では、非粘性基板10aの両面側に複数の配線形成領域Aがそれぞれ画定され、複数の配線形成領域Aからなるブロック領域の最外周部にプリプレグ12bを介して銅箔12cの周縁側が選択的に接着される。そして、それらの各配線形成領域Aに配線層がそれぞれ形成される。その後に、その構造体のプリプレグ12b上を切断・除去して得られる配線基板30から銅箔12cを除去した後に、個々の配線基板が得られるように分割する。
また、本実施形態の配線基板1の好適な例では、内部接続パッドC1(第1配線層18)に半導体チップが電気的に接続されて実装され、外部接続パッドC2(第3配線層18b)に外部接続端子が設けられる。勿論、本実施形態はこの例に限定されるものではなく、配線層の最も下の配線層が外部接続パッドとなり、配線層の最上の配線層が、電子部品を実装するための内部接続パッドとしても良い。
以上説明したように、本実施形態の配線基板の製造方法では、非粘性基板10aの両面の外周のプリプレグ形成領域にプリプレグ12bを配置(第1の仮基板)し、それより大きな銅箔12bを重ねて、加熱・加圧によってプリプレグ12bを硬化させて第2の仮基板10を得る。このとき同時に、仮基板10の両面に接着層を使用することなく銅箔12cを接着することができる。続いて、銅箔12c上に配線層を形成する(第3の仮基板)。さらに、その構造体のプリプレグ12bに対応する部分を切断することにより、非粘性基板10aと銅箔12cとを分離する。これによって、第2の仮基板10の両面側から、銅箔12b及びその上に形成された配線層からなる配線基板30及びこの配線部材に電子部品を実装した電子部品実装構造体がそれぞれ得られる。
1…配線基板、10…第2の仮基板、10a…非粘着性基板,12a…プリプレグ、12b…スリット、12c…薄膜銅箔(又は銅箔)、18…第1配線パターン、18a…第2配線パターン、18b…第3配線パターン、22…ソルダレジスト膜、20x,20y,22x…開口部、20…第1絶縁層、20a…第2絶縁層、30…配線部材

Claims (8)

  1. 少なくとも非粘着性基板の外周の一部を含むように形成され、前記非粘着性基板の厚さが他の部分よりも小さい領域からなるプリプレグ形成領域の片面若しくは両面に、プリプレグを配置し、全体として厚さが均一になるように第1の仮基板を形成する工程と、
    前記第1の仮基板表面に金属箔を積層する工程と、
    前記プリプレグを硬化し、前記金属箔と前記第1の仮基板を接着して第2の仮基板を得る工程と、
    前記第2の仮基板の片面若しくは両面上に形成された前記金属箔上に、少なくとも絶縁層と配線パターンの組を交互に積層した1組以上の配線層を形成して第3の仮基板を得る工程と、
    前記第3の仮基板のうち少なくとも前記プリプレグ形成領域を含む領域を切断除去することにより、前記非粘着性基板から前記金属箔の上に前記配線層が形成された配線基板を分離する工程とを含むことを特徴とする配線基板の製造方法。
  2. 前記配線基板を得る工程の後に、前記金属箔を除去する工程をさらに有することを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記第2の仮基板を得る工程が、前記非粘着性基板の前記プリプレグ形成領域内に設けられたスリットを介して、プリプレグにより接着することを特徴とする請求項1又は2に記載の配線基板の製造方法。
  4. 前記配線層を形成する配線形成領域は、前記非粘着性基板の両面側において少なくとも1つずつ区画されていることを特徴とする請求項1〜3のいずれか一項に記載の配線基板の製造方法。
  5. 前記プリプレグは、ガラス織布もしくは不織布に樹脂を含侵させたものからなることを特徴とする請求項1〜4のいずれか一項に記載の配線基板の製造方法
  6. 前記非粘着性基板は、フッ素樹脂板、フッ素樹脂加工された樹脂板及び金属板からなることを特徴とする請求項1〜5のいずれか一項に記載の配線基板の製造方法。
  7. 前記第3の仮基板を得る工程と、前記非粘着性基板から前記金属箔の上に前記配線層が形成された配線基板を分離する工程との間に、前記配線層の最上の配線層に電気的に接続される電子部品を実装する工程を有することを特徴とする請求項1〜6のいずれか一項に記載の電子部品実装構造体の製造方法。
  8. 前記非粘着性基板から前記金属箔の上に前記配線層が形成された配線基板を分離する工程と、前記金属箔を除去する工程との間に、前記配線層の最上の配線層に電子部品を電気的に接続して実装する工程を有することを特徴とする請求項2〜6のいずれか一項に記載の電子部品実装構造体の製造方法。
JP2010257733A 2010-11-18 2010-11-18 配線基板の製造方法および電子部品実装構造体の製造方法 Pending JP2012109430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010257733A JP2012109430A (ja) 2010-11-18 2010-11-18 配線基板の製造方法および電子部品実装構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010257733A JP2012109430A (ja) 2010-11-18 2010-11-18 配線基板の製造方法および電子部品実装構造体の製造方法

Publications (1)

Publication Number Publication Date
JP2012109430A true JP2012109430A (ja) 2012-06-07

Family

ID=46494728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010257733A Pending JP2012109430A (ja) 2010-11-18 2010-11-18 配線基板の製造方法および電子部品実装構造体の製造方法

Country Status (1)

Country Link
JP (1) JP2012109430A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016010083A1 (ja) * 2014-07-18 2016-01-21 三菱瓦斯化学株式会社 積層体及び半導体素子搭載用基板、並びにそれらの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016010083A1 (ja) * 2014-07-18 2016-01-21 三菱瓦斯化学株式会社 積層体及び半導体素子搭載用基板、並びにそれらの製造方法
JPWO2016010083A1 (ja) * 2014-07-18 2017-04-27 三菱瓦斯化学株式会社 積層体及び半導体素子搭載用基板、並びにそれらの製造方法
US10964552B2 (en) 2014-07-18 2021-03-30 Mitsubishi Gas Chemical Company, Inc. Methods for producing laminate and substrate for mounting a semiconductor device

Similar Documents

Publication Publication Date Title
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US8238114B2 (en) Printed wiring board and method for manufacturing same
KR101969174B1 (ko) 배선판 및 그 제조 방법
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
KR101580343B1 (ko) 다층 배선기판의 제조방법
JP6054080B2 (ja) 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP2008218450A (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP2013120771A (ja) 配線基板の製造方法、及び、配線基板製造用の支持体
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
US20130341073A1 (en) Packaging substrate and method for manufacturing same
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
KR20140086824A (ko) 배선 기판의 제조 방법
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
JP4994988B2 (ja) 配線基板の製造方法
JP2013149941A (ja) 多層配線基板及びその製造方法
JP5955102B2 (ja) 配線基板およびその製造方法
JP2013135080A (ja) 多層配線基板の製造方法
JP2012109430A (ja) 配線基板の製造方法および電子部品実装構造体の製造方法
JP5972137B2 (ja) 配線基板の製造方法
JP5955050B2 (ja) 配線基板の製造方法
KR20070013634A (ko) 다층 인쇄회로기판의 제조방법
JP2012174870A (ja) 多層配線基板
JP2012209322A (ja) 配線基板の製造方法
JP2016034007A (ja) 配線基板の製造方法
JP2020004930A (ja) プリント配線板